TWI569696B - 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板 - Google Patents

Description

製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板

本發明係有關於包含有空腔及晶片封裝之電路板的製造方法及裝置連同其實施例，及藉由所述製造方法製成之電路板。

本申請案在此聲明以2012年10月19日提出申請之韓國專利申請第10-2012-0116744號案及2013年2月26日提出申請之韓國專利申請第10-2013-0020670號案主張優先權，該等申請之全部內容已合併於本說明中作為參考。

由於電子裝置的零件及尺寸近年來不斷的縮小，而使用者又偏號具有多功能的產品，導致電子裝置的零件數量增加。由是，引起對能以高密度安裝大量電子零件之電路板製造技術之需求。

多層電路板為電子裝置中的一種元件，其係堆積多數的基板所形成的多層體，各層上裝有電子零件。由於多層電路板較單側邊的電路板或雙側邊的電路板可具有 電氣上更複雜的功能，而且可高密度安裝電子零件，多層電路板係廣泛應用於各種電子裝置。

特別是近年來有一種系統整合技術的需求，藉以製成輕、薄、短、小的電子產品，更有一種製造空腔印刷電路板(PCB)技術的系統整合技術，引人注目。在空腔型PCB中，由於其零件並非完全埋入PCB，而係埋入形成於晶片安裝方向的空腔內，如此，更換零件或點檢零件時埋入於空腔者遠較埋入PCB內者更為方便有效。

然而，多層技術卻很少應用於空腔型PCB。此係由於想要精準的形成空腔有所困難，而在電鍍或蝕刻PCB的過程中可能損及空腔內的電路所致。

特別是，在藉由於堆積有已完成零件的PCB上實施雷射鑽孔時，由於調整深度有其困難，內部電路圖形與內部絕緣層可能常常受損。同時藉由使用起槽機形成空腔時，由於其過程上的精準度有很大的差異，空腔需要個別形成，於大量生產的場合產品可靠度可能降低，而且由於生產性低落，以致不易大量生產。同時，藉由鑽孔器欲精準地在成品的空腔內鑽孔將不能避免地對空腔外壁造成傷害。對空腔外壁造成傷害的結果，將造成濕氣的吸收而引起積層的崩潰及對空腔底面的傷害。由於鑽孔治具的製造成本使整體的製造成本增加，而空腔的設計寬度卻很小。當空腔形成且絕緣層積層前已堆積零件時，由於熱硬 化性樹脂的流動不易控制，致容易產生黏污，並須額外進行去污工作。同時由於完全清除黏污有所困難，因此基板的可靠性降低而大量生產能力亦降低。

茲有一或數實施例提供以低成本簡單製造電路板及晶片封裝的方法，及藉由此方法製造電路板。

依據典型實施例，所提供之電路板的製造方法包含：準備一基板，該基板包含一芯層及形成於芯層至少一表面上並含有一內部電路圖形的第一導電層；形成一組合材料用以覆蓋第一導電層；在組合材料內至少形成一空腔，經此空腔曝露芯層及第一導電層；藉由固化其中至少有一空腔的該組合材料形成一疊片體；及形成具有一外部電路圖形之第二導電層於該疊片體之一外表面上。

組合材料可包含一矩陣，其中的結構體係經浸漬，而矩陣則包含有B級的熱硬化性樹脂。

形成疊片體時可包含施加熱以完成B級之熱硬化性樹脂的交連，並獲得C級之熱硬化性樹脂。

B級之熱硬化性樹脂的重量可以小於C級之熱硬化性樹脂的重量。

在形成組合材料的製造過程溫度可能低於固化組合材料製造過程中的溫度。

至少一空腔的的形成可包含使用濕式蝕刻，以 去除組合材料曝露於一藉由使用一種溶液以形成至少一空腔時的部份。

該溶液可包含一玻璃蝕刻劑。

芯層可用與形成疊片體相同的材料來形成。

組合材料可包含形成於而面對基板之組合材料外表面上金屬層。

在形成至少一個空腔前，前述製造方法可更包含去除金屬層的一部份，其中形成至少一個空腔。

依照另一實施例的形態，其中提供一使用上述方法製造的電路板。

依照另一實施例的形態，其中提供一種晶片封裝的製造方法，該方法包含：準備一基板，其包含一芯層及第一導電層形成於芯層的至少一表面上，且包含一內部電路圖型；形成一組合材料，用以覆蓋第一導電層；於組合材料內形成至少一個空腔，經該空腔曝露該芯層與該第一導電層；藉由固化其中具有至少一個空腔的組合材料而形成一疊片體；形成第二導電層，其包含一外部電路圖形於疊片體的一外表面上；並安裝一半導體晶片於該至少一個空腔內，同時將該半導體晶片與第一及第二導電層中之至少一個做電氣性連接。

組合材料可包含一矩陣，其中的結構體係經浸漬，而矩陣則包含B級的熱硬化性樹脂。

形成疊片體時可包含施加熱以完成B級中熱硬化性樹脂的交連，並獲得C級的熱硬化性樹脂。

在B級的熱硬化性樹脂重量可以小於在C級的熱硬化性樹脂重量。

至少一個空腔之形成可包含使用濕式蝕刻，以去除組合材料曝露的部份，該部份藉由使用一種溶液以形成至少一個空腔。

100‧‧‧基板

115‧‧‧芯層

120‧‧‧導電層

121‧‧‧內部電路圖型

200‧‧‧電路板

210‧‧‧組合材料

211‧‧‧矩陣

212‧‧‧結構體

214‧‧‧玻璃纖維

215‧‧‧疊片體

216‧‧‧矽基填充料

220‧‧‧金屬層

221‧‧‧外部電路圖型

223‧‧‧部份

30、31、32‧‧‧半導體晶片

35‧‧‧連接線

300、300a‧‧‧晶片封裝

CV‧‧‧中空腔

上述及其他實施態樣將可藉由各例示具體實施例之詳細說明與附加圖示而更加清楚明白，其中：第1、2、5、6、7及9圖為依照本發明各實施例之說明電路板製造方法的斷面圖；第3圖為本發明一實施例中第2圖之組合材料的詳細說明圖；第4圖為本發明一實施例中說明熱硬性樹脂依照溫度模塑的曲線圖；第8圖為本發明一實施例中說明電路板製造方法每週期的溫度過程曲線圖；及第10圖及第11圖為本發明各實施例中說明利用晶片封裝製造方法所製造之晶片封裝的斷面圖。

由於本發明觀念上容許變化多端的多種實施 形態，茲就特定典型實施例以文字說明圖面並提供詳細的敘述。但是如此並非意圖限制發明概念於特定的使用範圍，而係表示凡不脫離本發明概念的精神與技術範圍之所有變更，設備及代用品，均包含於本發明中。在此之實施例的說明，其屬於傳統相關技術之詳細說明而可能非必要性導致對本發明概念之精義產生模糊者，均予以省略。

於此所使用之專有名詞係僅以說明特定實施例為目的而使用，並非意圖限制本發明概念者。本文中所用單數格式〝一個〞與〝該〞乃意圖包含複數格式，但文意中有明白指定者除外。應進一步明瞭者，用詞〝包含〞及/或〝含有〞，乃特指所敘述之特徵、整體、步驟、操作、構件、成份、及/或群體，但並不排除一或多個其他特徵、整體、步驟、操作、構件、成份、及/或群體的存在或加入。

本文中使用之措詞〝及/或〞包含任何及所有一或多個聯合列舉項目的組合。如先行於諸元件列舉有〝至少一個〞之表示，即為指稱所有列舉的元件，而非限於列舉的個別元件。

茲參照所附圖式進一步詳細說明本發明之實施形態。為圖式之清晰度，各種積層的厚度及範圍經予放大以便使圖面更加清楚。部份積層的厚度及範圍特別予以放大以便於圖面之說明。

第1、2、5、6、7及9圖為依照本發明各實施例 說明電路板製造方法的斷面圖。第3圖為第2圖之組合材料210的詳細說明圖。第4圖為依照本發明一實施例說明熱硬化性樹脂是否可依照溫度模塑的曲線圖。第8圖為依照本發明一實施例說明電路板製造方法每週期的製造過程溫度曲線圖。

參照第1圖，茲準備一基板100。

基板100為電路板的一部份，其中形成一用於傳達電氣信號之內部電路圖形121。基板100包含一含有形成於芯層115雙表面各面的內部電路圖形121之導電層120。

芯層115係由與疊片體215(參照第7圖)相同的材料所形成，將在下文中說明。詳言之，芯層115即如疊片體215，包含一完全固化之熱硬化性樹脂。

導電層120可包含一導電性材料如銅(Cu)或銀(Ag)，但本實施形態並不限定如此。導電層120可藉由篩網印花或滾壓塗佈方式形成於芯層115的雙表面各面。

內部電路圖形121可藉由多種圖形印製法形成，例如一種包含遮覆法之減損方法及一平板/模型法，也可採用一種加厚法包含半加(SAP)法，修正半加(MSAP)法，高級修正半加(AMSAP)法，及全加(FAP)法等。簡言之，減損方法係選擇性地從導電層120去除導電體以外之不必要部份，以便形成電路板，而加厚法乃選擇性地利用於芯層115上電鍍以澱積導電物質，以便形成一電路圖形，均為眾 所周知者，因此本文中並不做詳細描述。第1圖表示藉由遮覆法形成內部電路圖形121所得的結果。

在基板100內可形成貫通孔或穿孔以經由形成於芯層115上方與下方的內部電路圖形121供應電氣。雖然第1圖說明了2個內表面施有電鍍的貫通孔，但貫通孔之數量與形狀並非僅如此限定。基板100的厚度、材質、形狀及結構並不限定於以上所描述者，並可根據需要變更。

參照第2圖，組合材料210形成於基板100上。

當製造多層電路板時，組合材料210將導電層 120自金屬層220絕緣(參照第9圖)。組合材料210包含一結構體212(參照第3圖)及一矩陣211(參照第3圖)，其中結構體212係經過浸漬。

第3圖為說明第2圖所示組合材料210的詳細圖。

結構體212係為加強組合材料210或疊片體215之機械與化學強度及耐久性而加入之材料(參照第7圖)。例如，結構體212包含以玻璃為基礎的材料。詳言之，結構體212可包含玻璃纖維214及矽基填充料216。玻璃纖維材料214屬線狀物質，係編織於組合材料210或疊片體215中用以支持組合材料210或疊片體215的整個構造(參照第7圖)，並具有例如鋼筋混凝土中鋼筋之作用。矽基填充料216為粒子狀物質係分布於疊片體215(參照第7圖)或組合材料210內 以利增加強度與耐久性，並作為例如鋼筋混凝土中礫石之作用。

矩陣211相當於具有經浸漬的結構體212之材料，用以使不同的導電層120互相絕緣，並自金屬層220絕緣導電層120。矩陣211包含一熱硬化性樹脂，例如環氧樹脂。依照一實施例，包含於組合材料210中的矩陣211為熱硬化性樹脂。至於B級之熱硬化性樹脂的特性將詳加說明。

第4圖為說明熱硬化性樹脂級與溫度間關係的曲線圖。

參照第4圖，X軸代表溫度，Y軸代表依照溫度的熱硬化性樹脂模塑特性。換言之，溫度從低溫至高溫沿X軸增加，而熱硬化性樹脂的可動性沿Y軸增加。

熱硬化性樹脂至少包含B級與C級。

B級係指完全固化前熱硬化性樹脂部份固化並固化反應在中級的狀態。B級的熱硬化性樹脂包含未經加熱交連的聚合物。因此，當加熱於B級的熱硬化性樹脂時，聚合物的動能增加至具有可動性及軟性。當接觸某種熔液時，溶液中的分子穿透聚合物間而使熱硬化性樹脂膨脹。

如上所述，包含於組合材料210中的矩陣211係屬於B級的熱硬化性樹脂。因此，當加熱於組合材料210時，可獲得可動性，於是模塑工作得以完成。參照第4圖，當加熱於B級的熱硬化性樹脂時，熱硬化性樹脂並不固化，但軟 化成足以模塑。因此，當加熱堆積於基板100上的組合材料210時，B級的熱硬化性樹脂其係包含於組合材料210中可加以模塑。因此，當疊片工作藉由加壓完成時，熱硬化性樹脂即填充於內部電路圖形121內。加熱模塑熱硬化性樹脂的溫度乃為熱硬化性樹脂進入C級前之溫度。加熱模塑之溫度，例如環氧樹脂的場合，可以在大約120℃至大約180℃。正如將參照第6圖詳加說明者，由於包含於組合材料210中的矩陣211係屬於B級的熱硬化性樹脂，矩陣211乃具低化學性抵抗因此，由於矩陣211可利用溶液蝕刻，空腔CV可藉由濕式蝕刻形成。

其次，C級係指熱硬化性樹脂完全固化的狀態。換言之，C級係指施加能量以完成交連，於是熱硬化性樹脂成穩定交連的狀態。因此，由於經由交連而聚合物型體增大，C級的熱硬化性樹脂重量乃大於B級的熱硬化性樹脂重量。由於不可能以加熱方式模塑C級熱硬化性樹脂，C級熱硬化性樹脂即不能溶解及熔解於某些溶液中。如將參照第7圖詳加說明者，包含於疊片體215(參照第7圖)內的矩陣211係經由包含於組合材料210內的B級熱硬化性樹脂完全固化所得的C級熱硬化性樹脂。因此，疊片體215可不被模塑，而增加化學性抵抗，強度及耐久性。

如第2圖所示，組合材料210包含有形成於組合材料210外表面上，而面對著基板100的金屬層220。金屬層 220可由銅或銀形成。

然而，本實施例並非限定於第2圖所示者，而可將不具金屬層220的組合材料210被塗佈於基板100上，而後將金屬層220利用篩網印花或滾壓塗佈方式形成於組合材料210的外表面上。

參照第5圖，一部份其內將形成空腔CV之金屬層220被去除。

詳言之，第5圖的過程可認為屬於窗口形成過程。依照一實施例，組合材料210中的空腔CV係藉由濕式蝕刻所形成。因此，當組合材料210上形成金屬層220時，形成窗口之過程即已完成。

雖未顯示，但一乾式膜阻(DRF)被塗佈，完成曝光及顯像，而一圖形形成於用以形成空腔CV而預留的部份223。其次，對應於預留用以形成空腔CV的部份223之部份金屬層220藉由DFR法去除，而其上形成一圖形作為光罩之用。其次，將DFR剝離。窗口形成過程可利用任合眾所周知的方法施行之。

參照第6圖，至少一空腔CV集中形成於組合材料210內。雖然第6圖中僅顯示一個空腔CV，依照產品設計亦可形成複數個空腔CV。

藉由去除組合材料210，形成一空腔CV以安裝半導體晶片。空腔CV為一開口，透過此開口配置於組合材 料210下方之芯層115及包含內部電路圖形121的導電層120得以曝露。空腔CV不同於穿孔，透過穿孔只有配置於組合材料210下方之導電層120可曝露。由於空腔CV為一預留將來安裝半導體晶片之空間，空腔CV的功能不同於穿孔的功能，穿孔的內表面施有電鍍，而做為電氣連接的構件。同時，空腔CV與穿孔不同之處在於空腔CV具有足夠寬度用以安裝一半導體晶片。

詳言之，空腔CV係以濕式蝕刻方式所形成。空腔CV係去除曝露於部份223之組合材料210而形成者。而蝕刻時係使用金屬層220作為自動對準的光罩。如第3圖所述，組合材料210包含有矩陣211及結構體212。因此，所使用於濕式蝕刻的溶液應能同時去除矩陣211及結構體212。所用溶液包含蝕刻玻璃用劑，用以去除含有玻璃成份的結構體212。

去除組合材料210的方法可只經一個過程或複數個反覆的過程。例如，形成空腔CV的組合材料210之部份223所包含的矩陣211可利用第一溶液於第一過程中去除，而同樣包含於預留形成空腔CV的組合材料210之部份223內之結構體212可利用第二溶液於第二過程中去除。必要時，第一過程可在經第二過程後再重覆實行，亦可先完成第二過程後再施行第一過程。

第一溶液可以是鹼性溶液，例如高錳酸鈉或氫 氧化鈉，有機溶液，例如丙酮或其他酸性溶液。第二溶液可以是酸性溶液，例如氫氟酸(HF)或已知的蝕刻玻璃用劑。於第一過程去除矩陣211之前，凡可使熱硬化性樹脂膨脹之任何酸性、鹼性，或中性蝕刻補助劑均可使用。

依照一實施例，空腔CV係利用濕式蝕刻法以形成組合材料210的狀態所形成。

如上述情形，由於組合材料210包含有B級熱硬化性樹脂，故空腔CV可藉由濕式蝕刻來形成。當組合材料210形成於基板100之兩表面上且直接固化時，由於B級熱硬化性樹脂經完全固化變成具有高度化學抵抗性的C級熱硬化性樹脂，故不可能以濕式蝕刻法形成空腔CV。然而依照本實施例，由於形成了組合材料210，而空腔CV已先於組合材料210被固化成為疊片體215而形成(參照第7圖)，故可進行濕式蝕刻。

參照第1圖之說明，芯層115如疊片體215包含C級熱硬化性樹脂(參照第7圖)。因此，雖然形成空腔CV之過程中芯層115曝露於蝕刻液，芯層115也不致為蝕刻液所傷害。亦即芯層115與組合材料210包含有不同級之熱硬化性樹脂，故有既定之蝕刻選擇性。同時，由於組合材料210與導電層120之材料互不相同，導電層120不致於與去除組合材料210所用蝕刻液相反應。

依照本實施例，由於空腔CV係利用濕式蝕刻法 所形成，是故擬在其上堆積已完成零件的PCB內之空腔形成方法的問題得以解決，而諸空腔也可集中形成。同時，由於在完成產品中的空腔位置上精確鑽孔的方法上造成對外壁的傷害可避免，也不須使用鑽孔治具，可以低成本設計各種形狀的空腔。此外，可以避免產生黏污，生產成本及生產過程時間得以減少。

參照第7圖，疊片體215係將形成有空腔CV在其內的組合材料210完全固化而形成。

詳言之，疊片體215如組合材料210包含有矩陣211(參照第3圖)及結構體212(參照第3圖)，但疊片體215所包含之矩陣211係為C級熱硬化性樹脂。形成疊片體215的步驟乃為加熱於組合材料210所包含的B級熱硬化性樹脂以得到C級熱硬化性樹脂。亦即施加熱能以完成交連，於是熱硬化性樹脂被穩固地交連。因此，疊片體215的化學性抵抗，強度及耐久性皆被改善。

完成固化組合材料210的溫度可高於模塑第2圖所示組合材料210之溫度。例如，固化須以等於或高於大約200℃之溫度施行數分鐘。

第8圖為本發明一實施例中說明電路板製造方法每週期的溫度過程曲線圖。

第8圖的方法包含自組合材料210間歇性地形成疊片體215。亦即，在溫度T1下形成模塑組合材料210的 步驟係施行於t1期間。藉由固化組合材料210形成疊片體215的步驟係間歇性的施行於t3期間。形成空腔CV的步驟係施行於介於t3期間及t1期間中之t2期間。於空腔CV蝕刻完成後，在溫度T2下於t3期間固化組合材料210以形成疊片體215。

用以形成組合材料210及模塑組合材料210以穿透內部電路圖形121所需在t1期間的過程溫度係低於形成疊片體215所需在t3期間的過程溫度。此乃由於使聚合物交連所需熱能係高於增加聚合物可動性所需熱能所致。

依照本實施例，包含具有所需強度及耐久性的聚合物之最終電路板的疊片體215具有適合於封裝用的物理性能，而空腔CV可集中利用間歇性過程及濕式蝕刻過程形成。因此，依照本實施例之電路板的製造方法可以於短時間，以較少之投資及設備成本製造出具有能滿足使用者需求的物理性能之電路板。

參照第9圖，茲有一外部電路圖形221形成於設立在疊片體215外表面上的金屬層220上。形成外部電路圖形221的方法與形成內部電路圖形121的方法相同。雖然並未顯示於第9圖，一電路板可藉由穿設專孔及施行其他表面處理以印製保護層製成。

第10圖及第11圖為本發明各實施例中利用製造晶片封裝300及300a的方法所製造之晶片封裝300及300a 的斷面圖。

第10圖及第11圖所示各晶片封裝300及300a包含一半導體晶片安裝於第9圖所示電路板200上。

參照第10圖及第11圖，一半導體晶片係備安裝於第9圖所示電路板200上。如第10圖所示。一半導體晶片30可安裝於電路板200上。然而本實施例並非限定如此，如第11圖所示，複數的半導體晶片31及32可安裝於電路板200上。雖然於第11圖中顯示安裝有2個半導體晶片30及31，但本實施例並非僅限定如此，尚可有3個或更多半導體晶片安裝於電路板200上。

至少有一半導體晶片30、31或32係備安裝於空腔CV內。在第11圖中，半導體晶片31可安裝於空腔CV內，而半導體晶片32可安裝於空腔CV外。各半導體晶片30、31及32可使用連接線35電氣上連接於其上形成有外部電路圖形221的金屬層220之曝露部份，或連接於其上形成有內部電路圖形121的導電層120之曝露部份。因此，晶片封裝300或300a，亦即其上安裝有半導體晶片30、31及32之電路板200得以製成。

依照本實施例，由於空腔CV係形成於電路板200內，如第10圖所示，藉由安裝半導體晶片30於空腔CV內，晶片封裝300的厚度可進一步減小。由於安裝於空腔CV內的半導體晶片厚度可以減小，由是減少半導體晶片30的 背部研磨成為可能，晶片產量可以增多。同時，如第11圖所示，由於半導體晶片31係安裝於空腔CV內，較之未具空腔的電路板之晶片封裝，可安裝更多的半導體晶片。

雖未圖示，惟可更進一步形成一電氣連接件，例如焊球於金屬層220上。金屬層220係配置於電路板200表面相對之表面上，而電路板200內形成有空腔CV。同時，晶片封裝300或300a可利用模塑樹脂，例如一種環氧模塑複合物，來密封一部份或全部半導體晶片30、31及32，連接線35，及電路板200，以完成產品。

雖然本實施例中係例舉一包含導電層120及金屬層220共計4個的多層電路板，惟本發明之概念並非限定如此而已。本發明之製造方法可推及各種其他多層電路板(例如6層電路板或8層電路板等)。

同時，雖然為便於說明，本實施例中例舉了預定穿孔、電鍍貫通孔(PTH)、及預定之電路圖型等，惟本發明之概念並非僅限定如此。所須明瞭者，凡任何不同形狀、不同數目、或不同圖形者，均包含於本發明概念中。

如上揭敘述，依照本實施例，電路板之製造過程得以簡化，製造成本得以減少，並成本之競爭力得以增進。

綜上所述，本發明之發明概念，業已特予說明於本發明之實施例中。凡熟習於此方面技藝人士，可能對 本發明進行各種形式與內容的變更，但仍不能脫離以下所附本發明申請專利事項之範圍與精神。

300‧‧‧晶片封裝

100‧‧‧基板

30‧‧‧半導體晶片

35‧‧‧連接線

120‧‧‧導電層

121‧‧‧內部電路圖形

215‧‧‧疊片體

220‧‧‧金屬層

221‧‧‧外部電路圖形

CV‧‧‧空腔

Claims (17)

1. 一種電路板之製造方法，包含：準備一基板，該基板包含一芯層及形成於該芯層至少一表面上的第一導電層，該第一導電層含有一內部電路圖形；形成一組合材料用以覆蓋該第一導電層；形成一金屬層於該組合材料之外表面上，並面對該基板；去除該金屬層的一部份，以便其中形成至少一個空腔；在該組合材料內至少形成一空腔，經該空腔曝露該芯層及該第一導電層；藉由固化其中至少形成一空腔的該組合材料形成一疊片體；及藉由去除該金屬層的其他部份，以形成具有一外部電路圖形之第二導電層於該疊片體之一外表面上；其中至少一個空腔之形成包含使用濕式蝕刻，以去除該組合材料曝露的部份，該部份將採用一種溶液以形成該至少一個空腔。
2. 如申請專利範圍第1項之製造方法，其中組合材料包含一矩陣，其中的結構體係經浸漬，而該矩陣包含有B級之熱硬化性樹脂。
3. 如申請專利範圍第2項之製造方法，其中形成該疊片體之方法包含加熱以完成B級之熱硬化性樹脂的交連，並獲得C級之熱硬化性樹脂。
4. 如申請專利範圍第3項之製造方法，其中該B級之熱硬化性樹脂重量係小於該C級之熱硬化性樹脂重量。
5. 如申請專利範圍第1項之製造方法，其中在形成該組合材料的製造過程中溫度係低於固化該組合材料製造過程中的溫度。
6. 如申請專利範圍第1項之製造方法，其中溶液含有一種玻璃蝕刻劑。
7. 如申請專利範圍第1項之製造方法，其中芯層係由形成該疊片體相同之材料所形成者。
8. 如申請專利範圍第1項之製造方法，其中芯層係由形成該組合材料相同之材料所形成，及在該組合材料被固化而形成該疊片體之前，該組合材料中之材料所屬之級別係不同於依據溫度所歸類之級別所形成該芯層之材料者。
9. 如申請專利範圍第1項之製造方法，更包含：安裝一半導體晶片於該至少一個腔內，及將該半導體晶片與該第一及第二導電層中之至少一個作電氣上 連接。
10. 如申請專利範圍第9項之製造方法，其中所述組合材料包含一矩陣，其中的結構體係經浸漬，而該矩陣包含有B級熱硬化性樹脂。
11. 如申請專利範圍第10項之製造方法，其中所述形成該疊片體之方法包含加熱以完成B級的熱硬化性樹脂之交連，並獲得C級之熱硬化性樹脂。
12. 如申請專利範圍第11項之製造方法，其中所述該B級熱硬化性樹脂的重量係小於該C級熱硬化性樹脂的重量。
13. 如申請專利範圍第9項之製造方法，其中至少一個空腔之形成包含使用濕式蝕刻，以去除該組合材料曝露的部份，該部份使用一種溶液以形成該至少一個空腔。
14. 一種使用申請專利範圍第1項之製造方法所製造之電路板。
15. 一種使用申請專利範圍第2項之製造方法所製造之電路板。
16. 一種使用申請專利範圍第3項之製造方法所製造之電路板。
17. 一種使用申請專利範圍第8項之製造方法所製造之電路板。