TWI569252B - 像素驅動電路及其驅動方法 - Google Patents

像素驅動電路及其驅動方法 Download PDF

Info

Publication number
TWI569252B
TWI569252B TW104139731A TW104139731A TWI569252B TW I569252 B TWI569252 B TW I569252B TW 104139731 A TW104139731 A TW 104139731A TW 104139731 A TW104139731 A TW 104139731A TW I569252 B TWI569252 B TW I569252B
Authority
TW
Taiwan
Prior art keywords
capacitor
unit
liquid crystal
signal
transistor
Prior art date
Application number
TW104139731A
Other languages
English (en)
Other versions
TW201719621A (zh
Inventor
洪嘉澤
小澤德郎
謝嘉定
曾柏翔
郭家瑋
林志隆
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104139731A priority Critical patent/TWI569252B/zh
Priority to CN201610107183.6A priority patent/CN105679264B/zh
Priority to US15/172,853 priority patent/US9799291B2/en
Application granted granted Critical
Publication of TWI569252B publication Critical patent/TWI569252B/zh
Publication of TW201719621A publication Critical patent/TW201719621A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

像素驅動電路及其驅動方法
本發明是關於一種像素驅動電路及其驅動方法，且特別是有關於一種不受高頻效應影響的像素驅動電路及其驅動方法。
隨著平面電視、平板電腦的普及，液晶顯示技術亦迅速地發展。一般來說，液晶顯示裝置透過資料訊號控制液晶分子的偏轉程度來達成不同灰階效果。
然而隨著解析度及圖框頻率提高，電路操作之掃描訊號以及資料訊號頻率也隨之提高，使得液晶的介電係數受到操作頻率的影響而改變，亦即頻率越高則介電係數越低。在介電係數降低的情況下，液晶電容值亦隨之降低造成液晶電容兩端的電壓下降，此現象將進一步影響液晶分子的偏轉程度及液晶顯示裝置的灰階效果。
目前常見的解決方式是利用儲存電容來穩定此電壓的下降，但在操作頻率越高的應用中，例如：場序顯示器(field sequential display)，又或是在高介電系數液晶的應用中，例如藍相液晶(blue phase liquid crystal)、鐵電液晶 (ferroelectric liquid crystal)，皆需要很大面積的儲存電容，而使顯示器的開口率造成很大的損失。
另外，液晶顯示裝置中的驅動電晶體之次臨界電流(sub-threshold current)使得液晶電容的充電電壓過高而造成多餘的功率損耗，且驅動電晶體在長時間的電流應力(current stress)下常有臨界電壓(threshold voltage)偏移的問題。
本發明之一態樣是在於提供一種像素驅動電路。像素驅動電路包含第一電容、資料輸入單元、液晶電容、控制單元以及驅動單元。第一電容具有第一端用以接收第一參考電壓、以及第二端。資料輸入單元電性耦接第一電容，資料輸入單元根據第一掃描訊號將資料訊號輸入至第一電容之第二端。液晶電容具有第一端用以接收第一操作訊號、以及第二端。驅動單元電性耦接資料輸入單元、第一電容之第二端以及液晶電容之第二端，其中當第一掃描訊號禁能資料輸入單元後，驅動單元用以根據資料訊號控制液晶電容的第二端的電壓。控制單元電性耦接驅動單元，控制單元用以產生第二掃描訊號以重置液晶電容之第二端電壓。
本發明之次一態樣是在於提供一種像素驅動電路。像素驅動電路包含第一電容、資料輸入單元、液晶電容、控制單元以及驅動單元。第一電容具有第一端用以接收第一參考電壓、以及第二端。資料輸入單元電性耦接第一電容， 資料輸入單元根據第一掃描訊號將資料訊號輸入至第一電容之第二端。液晶電容具有第一端用以接收第一操作訊號、以及第二端。控制單元電性耦接液晶電容，控制單元用以根據第二掃描訊號控制液晶電容之第二端電壓。驅動單元電性耦接資料輸入單元、第一電容之第二端以及液晶電容之第二端，其中當第一掃描訊號禁能資料輸入單元後，驅動單元用以根據資料訊號控制液晶電容的第二端的電壓。
本發明之另一態樣是在於提供一種驅動方法。用以驅動第一至第四如上所述之像素驅動電路，其中第一及第二像素驅動電路的資料輸入單元用以接收第一列第一掃描訊號，第三及第四像素驅動電路的資料輸入單元用以接收第二列第一掃描訊號，第一及第三像素驅動電路的資料輸入單元電性耦接第一資料線，第二及第四像素驅動電路電性耦接第二資料線，驅動方法包含：提供第一列掃描訊號致能脈衝，以致能第一及第二像素驅動電路的資料輸入單元；提供具第一準位之第一資料訊號至第一像素驅動電路的第一電容；偵測第一像素驅動電路之驅動電流，其中驅動電流係根據第一資料訊號產生且流過第一像素驅動電路的驅動單元；以及接收顯示訊號，並根據第一像素驅動電路之驅動電流以及顯示訊號提供第二資料訊號至第一像素驅動電路的第一電容。
綜上所述，透過本揭示的像素驅動電路之一實施方式，使得像素驅動電路受掃描訊號以及資料訊號的高頻效應影響降低，透過本揭示的像素驅動電路之另一實施方式 不僅使得像素驅動電路受掃描訊號以及資料訊號的高頻效應影響降低，同時降低了液晶電容受到驅動單元的次臨界電流影響，且透過本揭示的驅動方法更進一步使得驅動單元的臨界電壓受到補償。
100,100a,200,200a,300,300a‧‧‧像素驅動電路
110,110a‧‧‧資料輸入單元
120,120a‧‧‧驅動單元
130,230,230a‧‧‧控制單元
340,340a‧‧‧開關單元
A,B,C‧‧‧端點
C1,C2‧‧‧電容
CLC‧‧‧液晶電容
F1‧‧‧第一畫面
F2‧‧‧第二畫面
M1,M1’,M2,M2’,M3,M3’,M4,M4’‧‧‧電晶體
Id,Id’‧‧‧驅動電流
S1,S2,S3‧‧‧掃描訊號
t10~t30,t10’~t30’,t10”~t30”,t10'''~t30'''‧‧‧時間
VCOM‧‧‧操作訊號
VDATA‧‧‧資料訊號
VSS,VDD‧‧‧參考電壓
500a‧‧‧驅動方法
500b‧‧‧像素驅動系統
300(1)~300(4)‧‧‧像素驅動電路
D1,D2‧‧‧資料線
505,506‧‧‧偵測單元
S510~S540‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第1B圖繪示第1A圖中像素驅動電路之操作波形的示意圖；第1C圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第1D圖繪示第1C圖中像素驅動電路之操作波形的示意圖；第2A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第2B圖繪示第2A圖中像素驅動電路之操作波形的示意圖；第2C圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第2D圖繪示第2C圖中像素驅動電路之操作波形的示意圖；第3A圖繪示根據本揭示內容之一實施例中一種像素驅 動電路的示意圖；第3B圖繪示第3A圖中像素驅動電路之操作波形的示意圖；第3C圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第3D圖繪示第3C圖中像素驅動電路之操作波形的示意圖；第4A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖；第4B圖繪示第4A圖中像素驅動電路之操作波形的示意圖；第5A圖繪示根據本揭示內容之一實施例中一種驅動方法的示意圖；以及第5B圖繪示根據本揭示內容之一實施例中一種像素驅動系統的示意圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
在全篇說明書與申請專利範圍所使用之用詞 (terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。
請參閱第1A圖，第1A圖繪示根據本揭示內容之一實施例中一種像素驅動電路100的示意圖。實際應用中，本實施例的像素驅動電路100可用於液晶顯示裝置(Liquid Crystal Display,LCD)中，液晶顯示裝置可以是電視螢幕、電腦螢幕、手機螢幕、觸控式手持裝置之螢幕以及其他具顯示功能的顯示裝置，本揭示並不以此為限。液晶顯示裝置中可包含多個如第1A圖所示的像素驅動電路100，用以組成完整的顯示畫面。
如第1A圖所示，像素驅動電路100包含電容C1、資料輸入單元110、液晶電容CLC、驅動單元120以及控制單元130。
電容C1具有第一端用以接收參考電壓Vss、以及第二端A。在此實施例中，參考電壓VSS為邏輯低準位，在其他實施例中，參考電壓VSS可以為任意電壓準位，本揭示並不以此為限。
資料輸入單元110電性耦接電容C1，資料輸入單元110根據掃描訊號S1將資料訊號VDATA輸入至電容C1之第二端A。在此實施例中，資料輸入單元110包含電晶體M1，電晶體M1具有第一端用以接收資料訊號VDATA、第二端電性耦接電容C1之第二端A與驅動單元120、以及控制端用以接收掃描訊號S1。
液晶電容CLC具有第一端B用以接收操作訊號VCOM、以及第二端C。液晶電容CLC之間夾有液晶分子，液晶電容CLC可以根據其第一端B與第二端C之間的電壓控制液晶分子的正向偏轉或反向偏轉，例如當液晶電容CLC第一端B與第二端C之間的電壓為正電壓則控制液晶分子正向偏轉，當液晶電容CLC第一端B與第二端C之間的電壓為負電壓則控制液晶分子負向偏轉，需注意到液晶分子的偏轉程度(亦即正向偏轉程度或負向偏轉程度)會進一步影響液晶顯示裝置的灰階效果。例如，當液晶分子正向偏轉到最大時液晶顯示裝置則顯示純黑，或當液晶分子負向偏轉到最大時液晶顯示裝置則顯示純白，而液晶分子的偏轉程度介於上述兩者之間時液晶顯示裝 置則顯示介於純黑及純白之間的灰色。在其他例中，亦可以是當液晶電容CLC第一端B與第二端C之間的電壓為正電壓則控制液晶分子負向偏轉，當液晶電容CLC第一端B與第二端C之間的電壓為負電壓則控制液晶分子正向偏轉，本揭示並不以此為限。
驅動單元120電性耦接資料輸入單元110、電容C1之第二端A以及液晶電容CLC之第二端C，其中當掃描訊號S1禁能資料輸入單元110後，驅動單元120用以根據資料訊號VDATA控制液晶電容CLC的第二端C的電壓。在此實施例中，驅動單元120包含電晶體M2，電晶體M2具有第一端、第二端電性耦接液晶電容CLC之第二端C、以及控制端電性耦接電容C1之第二端A以及資料輸入單元110。如第1A圖所示，電晶體M1、M2以正型電晶體作為舉例，亦即其控制端由正電壓準位致能。實際應用中電晶體M1、M2可為P型金氧半場效電晶體(pMOSFET)、N型金氧半場效電晶體(nMOSFET)、P型雙極性接面電晶體、N型雙極性接面電晶體或其他等效的電晶體，本揭示並不以此為限。其中負型電晶體的實施例可見於第1C圖(電晶體M1’以及電晶體M2’)，詳細描述見後說明。
控制單元130電性耦接驅動單元120，控制單元130用以產生第二掃描訊號S2以重置液晶電容CLC之第二端C的電壓。
進一步來說，請一併參閱第1A圖以及第1B圖。第1B圖繪示第1A圖中像素驅動電路100之操作波形的示意 圖。可以看到的是首先，掃描訊號S1致能資料輸入單元110時(例如在第一畫面F1中時間t10~t11內或是第二畫面F2中時間t20~t21內，第1B圖僅繪示兩畫面時間，實際應用中可以有三個畫面以上，本揭示並不以此為限)，資料訊號VDATA透過資料輸入單元110傳遞至電容C1的第二端A並將資料訊號VDATA儲存至電容C1，驅動單元120根據掃描訊號S2控制液晶電容CLC之第二端C的電壓，此時雖然驅動單元120之電晶體M2的控制端接收到資料訊號VDATA使得電晶體M2導通，然而可以看到電晶體M2的第一端所接收到的掃描訊號S2在此時為禁能狀態，在此實施例中禁能狀態之預設準位為邏輯低準位，亦即在此時掃描訊號S2可以透過導通的電晶體M2將液晶電容CLC的第二端C重置至邏輯低準位。其他實例中用以重置液晶電容CLC之第二端C的電壓(亦即預設準位)可以為邏輯高準位或任意電壓準位，本揭示並不以此為限。在此時期內驅動單元120不會產生驅動電流Id僅對液晶電容CLC之第二端C的電壓重置以及將資料訊號VDATA儲存至電容C1，故此時期(亦即在第一畫面F1中時間t10~t11內或是第二畫面F2中時間t20~t21內等)又稱為資料寫入及重置時期(data input & reset period)。此外，可以看到上述的驅動單元120中的電晶體M2使用於源極隨耦器(source follower)之架構。亦即以電晶體M2之閘極(控制端)作為輸入端，電晶體M2之源極(第二端)作為輸出端之電路架構。
接著，在掃描訊號S1禁能後控制單元130致能 電晶體M2所接收到的掃描訊號S2(例如在第一畫面F1中時間t12~t20內或是第二畫面F2中時間t22~30內)，在此實施例中控制單元130電性耦接於電晶體M2的第一端，在一些實施例中控制單元130可以電性耦接於電晶體M2的第二端如第2A圖所示，詳細描述見後說明。由於前一時期(亦即在第一畫面F1中時間t10~t11內或是第二畫面F2中時間t20~t21內)資料訊號VDATA儲存至電容C1，因此當掃描訊號S2致能時，驅動單元120的電晶體M2便提供驅動電流Id對液晶電容CLC充電，使得液晶電容CLC之第二端C的電壓從先前重置的電壓準位(例如邏輯低準位)充電至相應資料訊號VDATA的目標電壓準位。進一步來說，在此時期內液晶電容CLC之第二端C的電壓可以公式(1)表示如下：V C =VDATA-Vth……公式(1)；其中，VC為液晶電容CLC之第二端C的電壓，VDATA為資料訊號，Vth為驅動單元120中電晶體M2的臨界電壓threshold voltage)。一般來說，電晶體M2的臨界電壓Vth理想上為一定值，因此電晶體M2對液晶電容CLC之第二端C充電至上述電壓VC的電壓準位僅會受到不同的資料訊號VDATA影響，例如Vth為0.5V，當VDATA為1V時電晶體M2將液晶電容CLC充電至0.5V，又當VDATA為2V時電晶體M2將液晶電容CLC充電至1.5V，藉此控制液晶分子的偏轉程度(亦即正向偏轉程度或負向偏轉程度)。上述所列舉的數值僅用以舉例說明，並非用以限制或建議必須使用該數值。
除此之外，除了控制液晶電容CLC之第二端C的電壓可以改變液晶分子的偏轉程度(亦即正向偏轉程度或負向偏轉程度)，在此實施例中還可以透過液晶電容CLC之第一端B所接收的操作訊號VCOM來控制液晶分子偏轉的極性，亦即將液晶分子由正向偏轉切換至負向偏轉或是由負向偏轉切換至正向偏轉。舉例來說，如第1B圖中操作訊號VCOM在第一畫面F1中為邏輯低準位，而在第二畫面F2中時則切換至邏輯高準位，液晶分子可以例如在操作訊號VCOM為邏輯低準位時呈現正向偏轉，而控制液晶電容CLC之第二端C的電壓則進一步改變液晶分子的正向偏轉程度。液晶分子可以例如在操作訊號VCOM為邏輯高準位時由正向偏轉切換至負向偏轉，而控制液晶電容CLC之第二端C的電壓則進一步改變液晶分子的負向偏轉程度，在其他實施例中液晶分子的正向偏轉與負向偏轉可以分別對應邏輯高準位以及邏輯低準位的操作訊號VCOM，或任意電壓準位的操作訊號VCOM，本揭示並不以此為限。
如先前所述液晶電容CLC之第一端B以及第二端C的電壓會影響液晶分子的偏轉程度(亦即正向偏轉程度或負向偏轉程度)，而進一步影響液晶顯示裝置的灰階效果，因此當電晶體M2將液晶電容CLC充電至上述的目標電壓準位時，液晶顯示裝置的發光單元(未繪示)在此時期(亦即在第一畫面F1中時間t12~t20內或是第二畫面F2中時間t22~t30內等)灰階顯示，故此時期又稱為灰階顯示時期(emission period)。透過上述第1A圖、第1B圖的實施例，儘管在掃 描訊號S1以及資料訊號VDATA頻率很高的情況下，亦即掃描訊號S1致能的時間很短(第一畫面F1中時間t10~t11或是第二畫面F2中時間t20~t21很短)的情況下，由於在掃描訊號S1致能先將資料訊號VDATA儲存至電容C1，因此在第一掃描訊號S1禁能資料輸入單元110時，驅動單元120仍然能夠持續對液晶電容CLC充電，藉此讓像素驅動電路100不受掃描訊號S1以及資料訊號VDATA的高頻效應影響。
此外，在一些實施例中，像素驅動電路100更包含電容C2與液晶電容CLC並聯耦接，如第1A圖所示，此電容C2可用以當液晶電容CLC充電至上述的目標電壓準位時，穩定此目標電壓準位。
請參閱第1C圖以及第1D圖，第1C圖繪示根據本揭示內容之一實施例中一種像素驅動電路100a的示意圖。第1D圖繪示第1C圖中像素驅動電路100a之操作波形的示意圖。可以看到第1C圖中像素驅動電路100a與第1A圖中像素驅動電路100不同的是資料輸入單元110a、驅動單元120a中的電晶體M1’、M2’為負型電晶體，亦即其控制端由負電壓準位致能。而電容C1接收的參考電壓VDD在此實施例中為邏輯高準位，在其他實施例中，參考電壓VDD可以為任意電壓準位，本揭示並不以此為限。因此像素驅動電路100a的差別僅在於資料輸入單元110a、驅動單元120a中的電晶體M1’、M2’致能的電壓準位與資料輸入單元110、驅動單元120中的電晶體M1、M2致能的電壓準位不同，且驅動電流Id’流向相反，其他像素驅動電路100a內的操作(例 如重置、資料寫入、灰階顯示等)類似於先前所述的像素驅動電路100，在此不另贅述。類似地，在此實施例中的驅動單元120a中的電晶體M2’使用於源極隨耦器(source follower)之架構。亦即以電晶體M2’之閘極(控制端)作為輸入端，電晶體M2’之源極(第二端)作為輸出端之電路架構。
請參閱第2A圖以及第2B圖，第2A圖繪示根據本揭示內容之一實施例中一種像素驅動電路200的示意圖。第2B圖繪示第2A圖中像素驅動電路200之操作波形的示意圖。可以看到，先前所述第1A圖中像素驅動電路100中控制單元130電性耦接於電晶體M2的第一端，而將掃描訊號S2傳送至電晶體M2的第一端，而第2A圖中不同的是像素驅動電路200控制單元230電性耦接於電晶體M2的第二端。進一步來說，控制單元230包含電晶體M3具有第一端電性耦接電容C1之第一端、第二端電性耦接驅動單元120以及液晶電容CLC之第二端C、以及控制端用以接收掃描訊號S2。此外如第2B圖所示，在此實施例中，首先掃描訊號S2致能於第一畫面F1中時間t10’~t11’或是第二畫面F2中時間t20’~t21’，使得電晶體M3導通並重置液晶電容CLC之第二端C的電壓為參考電壓VSS的電壓準位，接著才進行後續的資料寫入(第一畫面F1中時間t11’~t12’或是第二畫面F2中時間t21’~t22’)以及灰階顯示(第一畫面F1中時間t12’~t20’或是第二畫面F2中時間t22’~t30’)。像素驅動電路200內的資料寫入、灰階顯示等操作類似於先前所述的像 素驅動電路100，在此不另贅述。因此同樣地透過上述第2A圖、第2B圖的實施例，儘管在掃描訊號S1以及資料訊號VDATA頻率很高的情況下，亦即掃描訊號S1致能的時間很短的情況下，由於在掃描訊號S1致能先將資料訊號VDATA儲存至電容C1，因此在第一掃描訊號S1禁能資料輸入單元110時，驅動單元120仍然能夠持續對液晶電容CLC充電，藉此讓像素驅動電路100不受掃描訊號S1以及資料訊號VDATA的高頻效應影響。同樣地，在此實施例中的驅動單元120中的電晶體M2使用於源極隨耦器(source follower)之架構。亦即以電晶體M2之閘極(控制端)作為輸入端，電晶體M2之源極(第二端)作為輸出端之電路架構。
請參閱第2C圖以及第2D圖，第2C圖繪示根據本揭示內容之一實施例中一種像素驅動電路200a的示意圖。第2D圖繪示第2C圖中像素驅動電路200a之操作波形的示意圖。可以看到第2C圖中像素驅動電路200a與第2A圖中像素驅動電路200不同的是資料輸入單元110a、驅動單元120a以及控制單元230a中的電晶體M1’、M2’、M3’為負型電晶體，亦即其控制端由負電壓準位致能。而電容C1接收的參考電壓VDD在此實施例中為邏輯高準位，在其他實施例中，參考電壓VDD可以為任意電壓準位，本揭示並不以此為限。因此像素驅動電路200a的差別僅在於資料輸入單元110a、驅動單元120a以及控制單元230a中的電晶體M1’、M2’、M3’致能的電壓準位與資料輸入單元110、驅動單元120以及控制單元230中的電晶體M1、M2、M3致能的電壓 準位不同，其他像素驅動電路200a內的操作類似於先前所述的像素驅動電路200，在此不另贅述。類似地，在此實施例中的驅動單元120a中的電晶體M2’使用於源極隨耦器(source follower)之架構。亦即以電晶體M2’之閘極(控制端)作為輸入端，電晶體M2’之源極(第二端)作為輸出端之電路架構。
請參閱第3A圖以及第3B圖，第3A圖繪示根據本揭示內容之一實施例中一種像素驅動電路300的示意圖。第3B圖繪示第3A圖中像素驅動電路300之操作波形的示意圖。可以看到第3A圖中的像素驅動電路300相較第2A圖中的像素驅動電路200更包含開關單元340電性耦接於驅動單元120以及參考電壓VDD之間，開關單元340根據掃描訊號S3導通參考電壓VDD至驅動單元120。進一步來說，開關單元340包含電晶體M4，電晶體M4具有第一端用以接收參考電壓VDD、第二端電性耦接驅動單元120、以及控制端用以接收掃描訊號S3。如第3B圖所示，類似於第2A圖中的像素驅動電路200，在此實施例中首先掃描訊號S2致能於第一畫面F1中時間t10”~t11”(或是第二畫面F2中時間t20”~t21”)，使得電晶體M3導通並重置液晶電容CLC之第二端C的電壓為參考電壓VSS的電壓準位，接著進行後續的資料寫入(第一畫面F1中時間t11”~t12”或是第二畫面F2中時間t21”~t22”)，不同的是在灰階顯示時期內(第一畫面F1中時間t12”~t20”或是第二畫面F2中時間t22”~t30”內)透過掃描訊號S3致能電晶體M4，將參考電 壓VDD導通至驅動單元120之電晶體M2，使得電晶體M2在掃描訊號S3致能的期間內提供驅動電流Id至液晶電容CLC。在此需注意到，此實施例中掃描訊號S3致能的期間(第一畫面F1中時間t13”~t14”)較灰階顯示時期(第一畫面F1中時間t12”~t20”或是第二畫面F2中時間t22”~t30”)短，藉此降低了液晶電容CLC已充電完成後仍然持續受到電晶體M2的次臨界電流(sub-threshold current)影響，舉例來說開關單元340在第一畫面F1中時間t14”~t20”禁能，因此驅動單元120在此時期內並不會有次臨界電流(sub-threshold current)的產生，因此透過上述第3A圖、第3B圖的實施例，不僅讓像素驅動電路不受掃描訊號以及資料訊號的高頻效應影響，同時降低了液晶電容受到驅動單元的次臨界電流影響。本實施例中開關單元340的致能時間可以為任意小於灰階顯示時期的時間，本揭示並不以此為限。同樣地，在此實施例中的驅動單元120中的電晶體M2使用於源極隨耦器(source follower)之架構。亦即以電晶體M2之閘極(控制端)作為輸入端，電晶體M2之源極(第二端)作為輸出端之電路架構。
請參閱第3C圖以及第3D圖，第3C圖繪示根據本揭示內容之一實施例中一種像素驅動電路300a的示意圖。第3D圖繪示第3C圖中像素驅動電路300a之操作波形的示意圖。可以看到第3C圖中像素驅動電路300a與第3A圖中像素驅動電路300不同的是資料輸入單元110a、驅動單元120a、控制單元230a以及開關單元340a中的電晶體M1’、 M2’、M3’、M4’為負型電晶體，亦即其控制端由負電壓準位致能。而電容C1接收的參考電壓VDD在此實施例中為邏輯高準位，開關單元340a所接收的參考電壓Vss在此實施例中為邏輯低準位，在其他實施例中，參考電壓VDD、Vss可以為任意電壓準位，本揭示並不以此為限。因此像素驅動電路300a的差別僅在於資料輸入單元110a、驅動單元120a、控制單元230a以及開關單元340a中的電晶體M1’、M2’、M3’、M4’致能的電壓準位與資料輸入單元110、驅動單元120、控制單元230以及開關單元340中的電晶體M1、M2、M3、M4致能的電壓準位不同，其他像素驅動電路300a內的操作類似於先前所述的像素驅動電路300，在此不另贅述。類似地，在此實施例中的驅動單元120a中的電晶體M2’使用於源極隨耦器(source follower)之架構。亦即以電晶體M2’之閘極(控制端)作為輸入端，電晶體M2’之源極(第二端)作為輸出端之電路架構。
請參閱第4A圖以及第4B圖，第4A圖繪示根據本揭示內容之一實施例中一種像素驅動電路400的示意圖。第4B圖繪示第4A圖中像素驅動電路400之操作波形的示意圖。在此請一併參閱第2A圖以及第2B圖，可以看到相較於像素驅動電路200，像素驅動電路400中控制單元430的電晶體M5之控制端用以接收掃描訊號S4，其中在此實施例中掃描訊號S4與掃描訊號S1同時致能，或者說掃描訊號S4與掃描訊號S1致能的時間至少部分重疊，使得像素驅動電路400同時進行資料寫入及灰階顯示。同樣地，在此實施 例中的驅動單元120中的電晶體M2使用於源極隨耦器(source follower)之架構。亦即以電晶體M2之閘極(控制端)作為輸入端，電晶體M2之源極(第二端)作為輸出端之電路架構。且補充說明的是在此實施例中電晶體M2與電晶體M5具有相同或實質相同的製程參數。進一步來說，流經電晶體M2與電晶體M5的驅動電流Id2以及Id5可分別以公式(2)、公式(3)表示如下： 其中Vgs2、Vgs5分別為電晶體M2、電晶體M5的閘極與源極之間的電壓差，Vth2、Vth5分別為電晶體M2、電晶體M5的臨界電壓(threshold voltage)，W2、W5分別為電晶體M2、電晶體M5的通道寬度，L2、L5分別為電晶體M2、電晶體M5的通道長度，C2、C5分別為電晶體M2、電晶體M5的閘極電容，μ2、μ5分別為電晶體M2、電晶體M5的等效載子遷移率(equivalent carrier mobility)，VDATA為資料訊號，VC為液晶電容CLC之第二端C的電壓，VBIAS為掃描訊號S4的致能電壓準位(如圖4B所示)，VSS為參考電壓。電晶體的製程參數所指的是電晶體在製作過程中已定義的參數，亦即上述的通道寬度(W2、W5)、通道長度(L2、 L5)、閘極電容(C2、C5)、等效載子遷移率(μ2、μ5)以及臨界電壓(Vth2、Vth5)。在此實施例中，當電晶體M2、M5導通時，亦即在第一畫面F1中時間t10'''~t12'''內或是第二畫面F2中時間t20'''~t22'''內，流經電晶體M2與電晶體M5的驅動電流Id2以及Id5相等(Id2=Id5)，且電晶體M2與電晶體M5具有相同的製程參數(W2=W5，L2=L5，C2=C5，μ2=μ5)，因此上述的公式(2)、(3)可以進一步化簡為公式(4)： 可以看到公式(4)中液晶電容CLC之第二端C的電壓僅受到資料訊號VDATA、掃描訊號S4的致能電壓準位VBIAS以及參考電壓VSS的影響，並不受電晶體M2以及電晶體M5的臨界電壓(Vth2、Vth5)影響，一般來說，電晶體的臨界電壓會受到長時間的電流應力(current stress)而有偏移的現象而影響液晶電容CLC的充電，然而透過上述第4A圖、第4B圖的實施例，不僅讓像素驅動電路不受掃描訊號以及資料訊號的高頻效應影響，同時降低了液晶電容受到驅動單元的臨界電壓影響。
請參閱第5A圖以及第5B圖。第5A圖繪示根據 本揭示內容之一實施例中一種驅動方法500a的示意圖，驅動方法500a用以驅動如前所述之像素驅動電路200、200a、300、300a。第5B圖繪示根據本揭示內容之一實施例中一種像素驅動系統500b的示意圖，在此為方便說明第5B圖所繪示的像素驅動系統500b為驅動方法500a應用於像素驅動電路300的實施例，實際應用中驅動方法500a可以應用於像素驅動電路200、200a、300、300a，亦可用於具相等性的像素驅動電路上，本揭示並不以此為限。如第5B圖所示，像素驅動電路300(1)、300(2)的資料輸入單元110用以接收第一列掃描訊號S1(n)，像素驅動電路300(3)、300(4)的資料輸入單元110用以接收第二列掃描訊號S1(n+1)，像素驅動電路300(1)、300(3)的資料輸入單元110電性耦接資料線D1，像素驅動電路300(2)、300(4)電性耦接資料線D2，如第5A圖所示，此實施例中的驅動方法500a首先執行步驟S510，提供第一列掃描訊號S1(n)致能脈衝，以致能像素驅動電路300(1)、300(2)的資料輸入單元110。
接著，執行步驟S520，提供具第一準位VREF1之第一資料訊號VDATA1至像素驅動電路300(1)的電容C1。
接著，執行步驟S530，偵測像素驅動電路300(1)之驅動電流Id，其中驅動電流Id係根據第一資料訊號VDATA1產生且流過像素驅動電路300(1)的驅動單元120。進一步來說步驟S530包含同時致能掃描訊號S2、S3、S4，在其他實施例中，例如驅動方法500a應用於像素驅動電路200、200a的實施例中，步驟S530包含同時致能掃描訊號 S2(n)、S3(n)。而可以看到像素驅動系統500b更包含偵測單元505、506電性耦接每一行像素驅動電路的參考電壓VDD，因此偵測單元505在步驟S530時可以偵測像素驅動電路300(1)的驅動電流Id。
接著，執行步驟S540，接收顯示訊號(未繪示)，並根據像素驅動電路300(1)之驅動電流Id以及顯示訊號提供第二資料訊號VDATA2至像素驅動電路300(1)的電容C1。在一些實施例中，步驟S540更包含步驟S541’(未繪示)，當像素驅動電路300(1)之驅動電流Id不同於顯示訊號之顯示電流，根據驅動電流Id與顯示電流的差值提供第二資料訊號VDATA2至像素驅動電路300(1)的電容C1。
進一步來說，如先前所述，一般來說電晶體的臨界電壓會受到長時間的電流應力(current stress)而有偏移的現象而影響液晶電容的充電，使得每一像素驅動電路之驅動電流Id在資料訊號相同的情形下，仍隨著時間而變動，進而影響液晶顯示裝置的顯示亮度，或造成畫素亮度不均等現象。因此步驟S540提供的顯示訊號之顯示電流正相關於每一像素驅動電路在一時刻下預計顯示的亮度，且顯示訊號之顯示電流值相等於由電晶體的原始臨界電壓(尚未偏移之臨界電壓)所產生的驅動電流值。因此當像素驅動電路300(1)中電晶體M2的臨界電壓偏移，而使得驅動電流Id隨著時間變動而不同於具第一準位VREF1之第一資料訊號VDATA1所應對應之顯示電流，步驟S540則提供具第二準位VREF2之第二資料訊號VDATA2至像素驅動電路300(1)的電 容C1，其中第二準位VREF2與第一準位VREF1不同。以下以數值舉例說明，並非用以限制或建議必須使用該數值。例如，第一資料訊號VDATA1所對應之顯示電流為1mA，而偵測單元505實際所偵測到的像素驅動電路300(1)之驅動電流Id為0.9mA，則代表電晶體M2的臨界電壓Vth2已產生偏移(舉例來說Vth2由0.5V上升為0.6V)，則步驟S540則提供具第二準位VREF2之第二資料訊號VDATA2至像素驅動電路300(1)的電容C1，其中第二準位VREF2在此例中可以例如較第一準位VREF1高0.1V。藉此，可讓像素驅動電路300(1)之驅動電流Id回復到顯示電流而不受到臨界電壓之偏移影響，透過調整資料訊號讓像素驅動電路300(1)的驅動單元120之臨界電壓Vth2受到補償。在其他實施例中，臨界電壓Vth2的偏移可以是降低電壓，而第二準位VREF2可以較第一準位VREF1低，本揭示並不以此為限。
在一些實施例中，若第一像素驅動電路300(1)之驅動電流Id仍然不同於顯示訊號之顯示電流，則重複步驟S540直至像素驅動電路300(1)之驅動電流Id相等於顯示訊號之顯示電流。以上述例子來說，第一次提供的第二準位VREF2可以例如較第一準位VREF1高0.05V，然而雖第一像素驅動電路300(1)之驅動電流Id因此較接近於顯示訊號之顯示電流，仍然尚未完全相等，則偵測單元550將再次偵測像素驅動電路300(1)之驅動電流Id，而步驟S540則再提供第二準位VREF2較第一準位VREF1高0.1V，讓像素驅動電路300(1)之驅動電流Id回復到顯示電流。換言之，透過上述驅 動方法500a，能夠讓原先未被補償的第一資料訊號VDATA1，調整為第二資料訊號VDATA2。使得驅動電流Id能不受到電晶體的臨界電壓偏移所影響而保持固定為對應的顯示訊號之顯示電流。
換言之，上述步驟係可以並根據第一像素驅動電路之驅動電流以及顯示訊號提供第二資料訊號至第一像素驅動電路的第一電容。顯示訊號可以例如是由外部接收未經調整的訊號，亦即上述系統用以控制畫素顯示灰階的訊號，而實際用以驅動畫素的訊號為第二資料訊號，則會根據驅動電流所反映的電晶體的特性變化來進行調整。進而降低電晶體的特性變化所造成的影響。
在一些實施例中，驅動方法500a更包含執行步驟S550(未繪示)，當像素驅動電路300(1)之驅動電流Id受到偵測時，禁能像素驅動電路300(3)、300(4)的資料輸入單元110，以及禁能像素驅動電路300(3)、300(4)的控制單元230。在一些實施例中，當像素驅動電路300(1)之驅動電流Id受到偵測時，禁能像素驅動電路300(3)、300(4)的開關單元340。如第5B圖所示，當像素驅動電路300(1)之驅動電流Id受到偵測時，像素驅動電路300(3)、300(4)中的電晶體M1、M3、M4皆為禁能，換言之，當提供S1(n)、S2(n)及S3(n)的脈衝為致能準位(在此例中為邏輯高準位)時，S1(n+1)、S2(n+1)及S3(n+1)為禁能準位。除此之外，由於資料線D2被提供禁能準位的電壓(此例中為0V)，像素驅動電路300(2)的電晶體M2因此為禁能，因此可以確保驅動 電流僅會流入像素驅動電路300(1)。也就是說，在本實施例中，同一時間下僅偵測、補償一像素驅動電路，例如第5B圖首先偵測、補償像素驅動電路300(1)，而後像素驅動電路300(2)、300(3)、300(4)的驅動電流Id再依序受到偵測，以其及各自的驅動單元120之臨界電壓Vth2依序受到補償。在其他實施例中，偵測的順序可以任意調換，例如可以是像素驅動電路300(1)、300(3)、300(2)、300(4)的順序，或是像素驅動電路300(4)、300(3)、300(2)、300(1)的順序，並不限於像素驅動電路300(1)、300(2)、300(3)、300(4)的順序。
綜上所述，透過本揭示的像素驅動電路之一實施方式，使得像素驅動電路受掃描訊號以及資料訊號的高頻效應影響降低，透過本揭示的像素驅動電路之另一實施方式不僅使得像素驅動電路受掃描訊號以及資料訊號的高頻效應影響降低，同時降低了液晶電容受到驅動單元的次臨界電流影響，且透過本揭示的驅動方法更進一步使得驅動單元的臨界電壓受到補償。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧像素驅動電路
110‧‧‧資料輸入單元
120‧‧‧驅動單元
130‧‧‧控制單元
A,B,C‧‧‧端點
C1,C2‧‧‧電容
CLC‧‧‧液晶電容
M1,M2‧‧‧電晶體
Id‧‧‧驅動電流
S1,S2‧‧‧掃描訊號
VCOM‧‧‧操作訊號
VDATA‧‧‧資料訊號
VSS‧‧‧參考電壓

Claims (13)

  1. 一種像素驅動電路，包含：一第一電容，具有一第一端用以接收一第一參考電壓、以及一第二端；一資料輸入單元，電性耦接該第一電容，該資料輸入單元用以根據一第一掃描訊號將一資料訊號輸入至該第一電容之該第二端；一液晶電容，具有一第一端用以接收一第一操作訊號、以及一第二端；一驅動單元，電性耦接該資料輸入單元、該第一電容之該第二端以及該液晶電容之該第二端，其中當該資料輸入單元禁能後，該驅動單元用以根據該資料訊號控制該液晶電容的第二端的電壓，該驅動單元包含一第一電晶體，該第一電晶體具有一第一端用以接收該第二掃描訊號、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該第一電容之該第二端以及該資料輸入單元；以及一控制單元，電性耦接該驅動單元，該控制單元用以產生一第二掃描訊號以重置該液晶電容之該第二端電壓。
  2. 如申請專利範圍第1項所述之像素驅動電路，其中該資料輸入單元包含一第二電晶體，該第二電晶體具有一第一端用以接收該資料訊號、一第二端電性耦接該第一電容之該第二端與該驅動單元、以及一控制端用以接收該第一掃描訊號。
  3. 如申請專利範圍第1項所述之像素驅動電路，該控制單元用以產生該第二掃描訊號，以透過該第二電晶體將該液晶電容的第二端重置至一預設準位。
  4. 一種像素驅動電路，包含：一第一電容，具有一第一端用以接收一第一參考電壓、以及一第二端；一資料輸入單元，電性耦接該第一電容，該資料輸入單元用以根據一第一掃描訊號將一資料訊號輸入至該第一電容之該第二端；一液晶電容，具有一第一端用以接收一第一操作訊號、以及一第二端；一控制單元，電性耦接該液晶電容，該控制單元用以接收該第一參考電壓並用以根據一第二掃描訊號控制該液晶電容之該第二端電壓；以及一驅動單元，電性耦接該資料輸入單元、該第一電容之該第二端以及該液晶電容之該第二端，該驅動單元用以根據該資料訊號控制該液晶電容的第二端的電壓，該驅動單元包含一第一電晶體，該第一電晶體具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該第一電容之該第二端以及該資料輸入單元。
  5. 如申請專利範圍第4項所述之像素驅動電路，其中該資料輸入單元包含一第二電晶體，該第二電晶體具有一第一端用以接收該資料訊號、一第二端電性耦接該第一電容之該第二端與該驅動單元、以及一控制端用以接收該第一掃描訊號。
  6. 如申請專利範圍第4至5項任一項所述之像素驅動電路，其中該控制單元包含一第三電晶體具有一第一端電性耦接該第一電容之該第一端、一第二端電性耦接該驅動單元以及該液晶電容之該第二端、以及一控制端用以接收該第二掃描訊號。
  7. 如申請專利範圍第6項所述之像素驅動電路，更包含：一開關單元，電性耦接於該驅動單元以及一第二參考電壓之間，該開關單元根據一第三掃描訊號導通該第二參考電壓至該驅動單元。
  8. 如申請專利範圍第7項所述之像素驅動電路，其中該開關單元包含一第四電晶體，該第四電晶體具有一第一端用以接收該第二參考電壓、一第二端電性耦接該驅動單元、以及一控制端用以接收該第三掃描訊號。
  9. 如申請專利範圍第4至5項任一項所述之像 素驅動電路，其中該控制單元包含一第五電晶體，該第五電晶體具有一第一端用以接收該第一參考電壓、一第二端耦接該液晶電容之該第二端、以及一控制端用以接收一第四掃描訊號，其中該第四掃描訊號與該第一掃描訊號的致能時間至少部分重疊。
  10. 一種驅動方法，用以驅動第一至第四像素驅動電路，其中，該第一至第四像素驅動電路各包含：一第一電容、一資料輸入單元、一液晶電容、一控制單元及一驅動單元，該第一電容具有一第一端用以接收一第一參考電壓、以及一第二端，該資料輸入單元電性耦接該第一電容，該資料輸入單元用以根據一第一掃描訊號將一資料訊號輸入至該第一電容之該第二端，該資料輸入單元包含一第二電晶體，該第二電晶體具有一第一端用以接收該資料訊號、一第二端電性耦接該第一電容之該第二端與該驅動單元、以及一控制端用以接收該第一掃描訊號，該液晶電容具有一第一端用以接收一第一操作訊號、以及一第二端，該控制單元電性耦接該液晶電容，該控制單元用以接收該第一參考電壓並用以根據一第二掃描訊號控制該液晶電容之該第二端電壓，該控制單元包含一第三電晶體具有一第一端電性耦接該第一電容之該第一端、一第二端電性耦接該驅動單元以及該液晶電容之該第二端、以及一控制端用以接收該第二掃描訊號，該驅動單元電性耦接該資料輸入單元、該第一電容之該第二端以及該液晶電容之該第 二端，該驅動單元用以根據該資料訊號控制該液晶電容的第二端的電壓，該驅動單元包含一第一電晶體，該第一電晶體具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該第一電容之該第二端以及該資料輸入單元，其中該第一及該第二像素驅動電路的資料輸入單元用以接收一第一列第一掃描訊號，該第三及該第四像素驅動電路的資料輸入單元用以接收一第二列第一掃描訊號，該第一及該第三像素驅動電路的資料輸入單元電性耦接一第一資料線，該第二及該第四像素驅動電路電性耦接一第二資料線，該驅動方法包含：提供該第一列掃描訊號一致能脈衝，以致能該第一及該第二像素驅動電路的資料輸入單元；提供具一第一準位之一第一資料訊號至該第一像素驅動電路的該第一電容；偵測該第一像素驅動電路之一驅動電流，其中該驅動電流係根據該第一資料訊號產生且流過該第一像素驅動電路的驅動單元；以及接收一顯示訊號，並根據該第一像素驅動電路之該驅動電流以及該顯示訊號提供一第二資料訊號至該第一像素驅動電路的該第一電容。
  11. 如申請專利範圍第10項所述之驅動方法，其中接收該顯示訊號，並根據該第一像素驅動電路之 該驅動電流以及該顯示訊號提供該第二資料訊號至該第一像素驅動電路的該第一電容包含：當該第一像素驅動電路之該驅動電流不同於該顯示訊號之一顯示電流，根據該驅動電流與該顯示電流的差值提供該第二資料訊號至該第一像素驅動電路的該第一電容。
  12. 如申請專利範圍第10項所述之驅動方法，更包含：當該第一像素驅動電路之該驅動電流受到偵測時，禁能該第三及該第四像素驅動電路的資料輸入單元。
  13. 如申請專利範圍第10項所述之驅動方法，更包含：當該第一像素驅動電路之該驅動電流受到偵測時，禁能該第三及該第四像素驅動電路的控制單元。
TW104139731A 2015-11-27 2015-11-27 像素驅動電路及其驅動方法 TWI569252B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104139731A TWI569252B (zh) 2015-11-27 2015-11-27 像素驅動電路及其驅動方法
CN201610107183.6A CN105679264B (zh) 2015-11-27 2016-02-26 像素驱动电路及其驱动方法
US15/172,853 US9799291B2 (en) 2015-11-27 2016-06-03 Pixel driving circuit and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104139731A TWI569252B (zh) 2015-11-27 2015-11-27 像素驅動電路及其驅動方法

Publications (2)

Publication Number Publication Date
TWI569252B true TWI569252B (zh) 2017-02-01
TW201719621A TW201719621A (zh) 2017-06-01

Family

ID=56306067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139731A TWI569252B (zh) 2015-11-27 2015-11-27 像素驅動電路及其驅動方法

Country Status (3)

Country Link
US (1) US9799291B2 (zh)
CN (1) CN105679264B (zh)
TW (1) TWI569252B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403204B2 (en) * 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
US10410587B2 (en) * 2016-09-23 2019-09-10 Apple Inc. Display pixel charge accumulation compensation systems and methods
TWI584264B (zh) * 2016-10-18 2017-05-21 友達光電股份有限公司 顯示控制電路及其操作方法
TWI603313B (zh) * 2016-10-18 2017-10-21 友達光電股份有限公司 顯示控制電路及其操作方法
US10685619B2 (en) * 2017-05-10 2020-06-16 Himax Display, Inc. Display apparatus and related driving method utilizing common voltage modulation
TWI653621B (zh) 2017-07-05 2019-03-11 友達光電股份有限公司 畫素電路與採用其之顯示面板
TWI711267B (zh) * 2018-06-15 2020-11-21 虹光精密工業股份有限公司 煞車電路及抬紙裝置
CN111292694B (zh) * 2020-02-18 2021-06-01 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111261122A (zh) * 2020-02-27 2020-06-09 深圳市华星光电半导体显示技术有限公司 蓝相液晶像素电路、其驱动方法及显示装置
CN111312187A (zh) * 2020-03-05 2020-06-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、液晶显示面板
US11062671B1 (en) 2020-03-05 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit, driving method thereof and liquid crystal display panel
US11315516B2 (en) 2020-03-23 2022-04-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of driving pixel driving circuit solving problems of greater power consumption of blue phase liquid crystal panel
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板
TWI810935B (zh) * 2022-05-13 2023-08-01 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164018A1 (en) * 2010-01-05 2011-07-07 Chul-Kyu Kang Pixel circuit, and organic light emitting display, and driving method thereof
TWI369563B (en) * 2008-11-06 2012-08-01 Au Optronics Corp Pixel circuit and driving method thereof
TWI387231B (zh) * 2006-08-24 2013-02-21 Gigle Semiconductor Sl 透過電力線之多重寬頻通訊
TWI430255B (zh) * 2011-06-14 2014-03-11 Benq Materials Corp 像素電路及其驅動方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
KR101091439B1 (ko) * 2008-10-07 2011-12-07 파나소닉 주식회사 화상 표시 장치 및 그 제어 방법
JP5560206B2 (ja) * 2010-04-05 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
KR101065405B1 (ko) 2010-04-14 2011-09-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
TWI428890B (zh) 2010-10-08 2014-03-01 Au Optronics Corp 具電源電壓降補償功能之畫素電路與發光面板
TWI505248B (zh) 2010-11-30 2015-10-21 Univ Nat Cheng Kung 有機發光二極體顯示器及其控制方法
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
JP5891685B2 (ja) * 2011-09-29 2016-03-23 ヤマハ株式会社 鍵盤楽器及び交換部品
TWI451395B (zh) * 2012-03-26 2014-09-01 Au Optronics Corp 液晶顯示器的畫素電路及其驅動方法
CN103035202A (zh) * 2012-12-25 2013-04-10 友达光电股份有限公司 一种像素补偿电路
TWI497472B (zh) 2013-06-06 2015-08-21 Au Optronics Corp 顯示器之畫素驅動方法及其顯示器
TWI527012B (zh) * 2014-07-03 2016-03-21 友達光電股份有限公司 發光二極體畫素電路及其驅動方法
TWI574247B (zh) * 2015-04-02 2017-03-11 友達光電股份有限公司 主動式有機發光二極體電路及其驅動方法
TWI544266B (zh) * 2015-06-03 2016-08-01 友達光電股份有限公司 畫素電路
TWI555004B (zh) * 2015-07-02 2016-10-21 友達光電股份有限公司 畫素電路以及顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387231B (zh) * 2006-08-24 2013-02-21 Gigle Semiconductor Sl 透過電力線之多重寬頻通訊
TWI369563B (en) * 2008-11-06 2012-08-01 Au Optronics Corp Pixel circuit and driving method thereof
US20110164018A1 (en) * 2010-01-05 2011-07-07 Chul-Kyu Kang Pixel circuit, and organic light emitting display, and driving method thereof
TWI430255B (zh) * 2011-06-14 2014-03-11 Benq Materials Corp 像素電路及其驅動方法

Also Published As

Publication number Publication date
CN105679264A (zh) 2016-06-15
US9799291B2 (en) 2017-10-24
US20170154591A1 (en) 2017-06-01
TW201719621A (zh) 2017-06-01
CN105679264B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
TWI569252B (zh) 像素驅動電路及其驅動方法
US9892703B2 (en) Output circuit, data driver, and display device
US11328670B2 (en) Pixel circuit, driving method thereof, and display apparatus
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
JP5137744B2 (ja) 表示装置およびその駆動方法、電子機器
US9898984B2 (en) GOA circuit, display device and drive method of GOA circuit
JP5072775B2 (ja) 表示装置および電子機器
US10181283B2 (en) Electronic circuit and driving method, display panel, and display apparatus
CN107818759B (zh) 像素驱动电路及像素驱动方法、阵列基板以及显示装置
US9552771B2 (en) Display apparatus and method of controlling the same
US8199092B2 (en) Liquid crystal display having common voltage modulator
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
US11341909B2 (en) Pixel drive circuit and drive method thereof, and display device
KR101977579B1 (ko) 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로
TWI474301B (zh) 源極驅動器、其運作方法及其顯示裝置
TWI434254B (zh) 閘極脈衝調變電路及其削角調變方法
US10453413B2 (en) Array substrate and driving method, driving circuit, and display apparatus
US20150262542A1 (en) Pixel circuit of liquid crystal display and control method thereof
JP4043371B2 (ja) 液晶表示装置
US6812768B2 (en) Input circuit, display device and information display apparatus
TWI518666B (zh) 顯示裝置及其共同電壓產生電路
US20170031219A1 (en) Liquid-crystal pixel unit
KR20200089328A (ko) 액정 표시 패널 및 그 eoa 모듈
KR100608975B1 (ko) 게이트 구동회로
TWI494911B (zh) 液晶顯示裝置及其驅動方法