TWI567889B - 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 - Google Patents
用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 Download PDFInfo
- Publication number
- TWI567889B TWI567889B TW103129914A TW103129914A TWI567889B TW I567889 B TWI567889 B TW I567889B TW 103129914 A TW103129914 A TW 103129914A TW 103129914 A TW103129914 A TW 103129914A TW I567889 B TWI567889 B TW I567889B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- metal
- encapsulation layer
- item
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Description
本發明主要涉及一種半導體器件的封裝方法。確切地說,本發明旨在改善模壓晶片級封裝(MCSP)的晶圓製作過程,以獲得帶有很厚的背面金屬以及器件正面和/或背面的模塑膠的超薄晶片封裝。
晶圓級晶片規模封裝(WLCSP)技術,是指在晶圓上製成半導體晶片,並將單獨的晶片封裝與晶圓分開後,直接在晶圓級封裝半導體晶片。因此,晶片封裝的尺寸與初始半導體晶片的尺寸相同。通常來說,WLCSP技術廣泛應用於半導體器件。眾所周知,垂直功率器件(例如常見的汲極MOSFET)具有較大的器件內阻Rdson。因此,減薄晶圓可以降低襯底電阻,從而降低Rdson。然而,由於晶圓較薄,缺乏機械保護,致使薄晶圓很難處理。另外,為了降低垂直功率器件的Rdson,需要很厚的背面金屬來降低擴展電阻。傳統工藝通常採用很厚的引線框,然後將半導體晶片貼裝在厚引線框上。但是,這種方法無法實現100%晶片級封裝。
另外,在傳統的晶片級封裝技術中,是沿著晶圓前表面的劃線直接切割晶圓,從而將單獨的晶片封裝與晶圓分開。但是,在減薄晶圓之前,通常用模塑膠封裝晶圓的前表面,以增強對晶圓的機械支撐,避免減薄後的晶圓破裂。因此,劃線會被模塑膠覆蓋,因此將很難沿晶圓前表面的劃線來切割晶圓。
基於上述相關對現有技術的缺點和限制的說明,因此必須製備一種超薄晶片,在器件的正面和/背面透過WLCSP帶有很厚的背面金屬。
本發明的目的在於提供一種模壓晶片級封裝的晶圓製作方法,與晶圓分離的晶片背面形成厚金屬層,具有降低晶片電阻和利於散熱的優點,並且能夠為晶圓和半導體晶片的集成提供機械支撐,以改善現有技術中的一個或多個缺陷和限制。
基於上述目的,本發明提供一種模壓晶片級封裝的晶圓製作方法,用於封裝形成在半導體晶圓上的半導體晶片,每個半導體晶片都含有多個金屬焊盤形成在其前表面上;該製作方法包括以下步驟:在每個金屬焊盤上製備一個金屬凸起;在晶圓的前表面上製備一個第一封裝層,覆蓋金屬凸起;減薄第一封裝層,使金屬凸起從第一封裝層裸露出來;在晶圓背面研磨減薄晶圓厚度,在晶圓背面形成一個凹陷,在晶圓邊緣形成一個支撐環;在凹陷中的晶圓背面,沉積一個金屬種子層;沉積一個厚金屬層,覆蓋金屬種子層,厚金屬層厚度至少為減薄後晶圓厚度的1/10;切割第一封裝層、晶圓、金屬種子層以及厚金屬層,將單個半導體晶片與晶圓分離,其中第一封裝層被切割成多個封裝頂層,每個半導體晶片的前表面都覆蓋著一個封裝頂層,金屬凸起從封裝頂層裸露出來,其中厚金屬層被切割成多個晶片厚金屬層,每個半導體晶片的背面都覆蓋著一個晶片厚金屬層。
在本發明的一個優選中,所述的第一封裝層的半徑小於晶圓的半徑,在晶圓邊緣形成一個未覆蓋環,位於兩個相鄰的半導體晶片之間的每條劃線兩端都在未覆蓋環的前表面上延伸;所述的晶圓製作方法還包括:在第一封裝層上沿每條劃線切割,在減薄後的第一封裝層的前表面上形成一個切割槽的步驟。
在本發明的一個優選中,在所述的形成厚金屬層的步驟之後,還包括:切割晶圓邊緣部分的支撐環。
在本發明的一個優選中,所述的凹陷的半徑小於第一封裝層的半徑,使第一封裝層的一部分與支撐環的一部分重疊,並且所述的切割晶圓邊緣部分的支撐環的步驟包括切除第一封裝層與支撐環的重疊部分。
在本發明的一個優選中,在所述的沉積金屬種子層的步驟之前,還包括:在凹陷中晶圓的底面上,沉積一個金屬層,用於歐姆接觸,並且作為金屬種子層的勢壘層,擴散到半導體晶圓中。
在本發明的一個優選中,在所述的切除晶圓邊緣部分的支撐環的步驟之後,還包括:在厚金屬層上製備一個第二封裝層;其中將單個半導體晶片與晶圓分離包括沿切割槽切割第一封裝層、晶圓、種子層、厚金屬層以及第二封裝層,其中第二封裝層被切割成多個封裝底層,每個半導體晶片的厚金屬層上都覆蓋一個封裝底層。
在本發明的一個優選中,所述的金屬種子層透過蒸發或濺射的方法進行沉積。
在本發明的一個優選中,所述的金屬種子層由TiNiAg、TiNi或TiNiAl製成。
在本發明的一個優選中,所述的厚金屬層通過電鍍和/或化學鍍的方法進行沉積。
在本發明的一個優選中,所述的厚金屬層由銀、銅或鎳製成。
在本發明的一個優選中,所述的減薄後的第一封裝層的厚度比減薄後的晶圓厚度更大。
本發明還提供一種模壓晶片級封裝器件,其包括:一個半導體晶片,包括多個金屬焊盤形成在其前表面上;在每個金屬焊盤上都有一個金屬凸起;一個第一封裝層,覆蓋半導體晶片的前表面,其中金屬凸起從第一封裝層裸露出來;一個金屬種子層,形成在半導體晶片的底面上;以及一個厚金屬層,形成在金屬種子層底部;所述的厚金屬層的厚度等於或大於半導體晶片厚度的1/10。
閱讀以下說明並參照附圖之後,本發明的其他目標和優勢將更加顯而易見,說明及附圖並不用於局限本發明的範圍。
100‧‧‧晶圓
101‧‧‧晶片
102‧‧‧劃線
110‧‧‧凸起
120‧‧‧第一封裝層
103‧‧‧未覆蓋環
121‧‧‧切割槽
130‧‧‧凹陷
104‧‧‧支撐環
140‧‧‧薄金屬層
140‧‧‧金屬種子層
124‧‧‧厚金屬層
105‧‧‧邊緣部分
104‧‧‧支撐環
122‧‧‧重疊部分
105‧‧‧切除部分
180‧‧‧刀具
1200‧‧‧封裝頂層
1400‧‧‧晶片金屬種子層
1240‧‧‧晶片厚金屬層
200A‧‧‧晶圓級封裝結構
200A‧‧‧封裝結構
1200‧‧‧封裝頂層
200B‧‧‧封裝結構
1300‧‧‧封裝底層
130‧‧‧第二封裝層
124‧‧‧厚金屬層
第1A圖為本發明中的半導體晶圓的正面俯視圖,其中半導體晶片形成在半導體晶圓上。
第1B圖為本發明中的半導體晶圓的剖面示意圖,其中金屬凸起形成在半導體晶片的金屬焊盤上。
第2A-2B圖為本發明中的沉積第一封裝層的步驟的示意圖,以便覆蓋晶圓正面。
第3A-3B圖為本發明中的研磨減薄第一封裝層、並在第一封裝層上形成切割槽的步驟的示意圖。
第4圖為本發明中的從晶圓背面研磨減薄的步驟的剖面示意圖。
第5圖為本發明中的在減薄晶圓的背面沉積一個薄金屬層的步驟的剖面示意圖。
第6圖為本發明中的在減薄晶圓背部的薄金屬層上沉積一個厚金屬層的步驟的剖面示意圖。
第7圖為本發明中的切斷晶圓的邊緣部分的步驟的剖面示意圖。
第8圖為本發明中的通過切割第一封裝層、晶圓以及金屬層使背面金屬曝光,並將單獨的封裝結構與背部金屬分離的步驟的剖面示意圖。
第9圖為本發明中的在分離第7圖所示的器件結構的單獨封裝結構之前,在厚金屬層上形成一個第二封裝層的步驟的剖面示意圖。
第10圖為本發明中的透過切割第一封裝層、晶圓、金屬層以及第二封裝層,將第9圖所示的器件結構的單獨封裝結構與封裝結構頂面和底面的模塑膠分離的步驟的剖面示意圖。
以下結合附圖,透過詳細說明較佳的具體實施例,對本發明做進一步闡述。
第1A圖表示晶圓100的俯視圖,晶圓100含有多個半導體晶片101形成在晶圓的前表面上,兩個鄰近的晶片101之間都有一條劃線102。眾所周知,沿劃線102切割,將單獨的晶片101與晶圓100分離。通常來說,多個金屬焊盤(圖中未示出)形成在每個晶片101的前表面上,構成晶片的電極,連接到電源、接地端或同外部電路進行信號傳輸的埠。
如第1B圖所示,導電凸起110(例如金屬凸起)形成在每個晶片101的前表面上的每個金屬焊盤上。金屬凸起110可以用銅、金、銀、鋁等類似的導電金屬或它們的合金製備。金屬凸起110可以為球形、橢圓形、立方形、圓柱形或楔形等類似形狀。
如第2A圖所示,沉積封裝材料(例如環氧樹脂等),構成特定厚度的第一封裝層120,覆蓋晶圓100的前表面以及全部金屬凸起110。如第2A圖和第2B圖所示,第一封裝層的半徑略小於晶圓100的半徑,因此第一封裝層120無法覆蓋晶圓100的整個前表面,例如靠近晶圓邊緣的未覆蓋環103無法被第一封裝層120覆蓋。
如第3A圖所示,對第一封裝層120進行研磨,使金屬凸起110裸露出來。在一個實施例中,第一封裝層120研磨後的厚度約為50微米至100微米。金屬凸起110最好用較硬的金屬(例如銅等)製成,以便研磨第一封裝層時,避免金屬凸起上的灰塵附著在研磨輪上,對第一封裝層120的研磨表面造成不必要的污染。在第3A圖中,多個切割槽121形成在減薄第一封裝層120的前表面上。如第2B圖所示,第一塑膠封裝層120的半徑小於晶圓100的半徑,以確保未覆蓋環103中每條劃線102的兩端,均不被第一塑膠封裝層120覆蓋。然後,在第一封裝層120的前表面上切割一條淺線,與劃線102對準,形成切割槽121,劃線102從未覆蓋環103中裸露出來的兩端延伸出去。確切地說,每條淺線或切割槽121都與第3B圖所示的相應的劃線102重疊。切割槽121的深度可以調節。在一個實施例中,切割槽可以穿透第一封裝層120,觸及晶圓的前表面。
如第4圖所示,對原厚度760微米的晶圓在其背面進行研磨,達到50至100微米的預定義厚度。在一個較佳實施例中,研磨後的第一塑膠封裝層比研磨後的減薄晶圓更厚,用於機械支撐。另外,為給減薄晶圓提供機械支撐,晶圓邊緣的支撐環不能研磨。如第4圖所示,利用半徑小於晶圓100半徑的研磨輪,研磨晶圓100的背面,形成一個凹陷130。凹陷130的半徑要盡可能的大,使靠近晶圓邊緣的晶片產量達到最大。在該步驟中,支撐環104形成在晶圓100邊緣處,支撐環104的寬度為晶圓100的半徑與凹陷130的半徑之差。在該步驟中,透過調節凹陷130的深度,可以設計薄晶圓100的厚度。支撐環104和減薄封裝層120為減薄晶圓100提供機械支撐,從而使減薄晶圓不會輕易破裂。在一個實施例中,凹陷130的半徑小於第一封裝層120的半徑,以便進一步保持減薄晶圓100的機械強度,使一部分第一封裝層120可以與一部分支撐環104部分重疊。
如第5圖所示,還可選擇,對在凹陷130裡面露出的晶圓100的底面進行摻雜物重摻雜,然後對摻雜物退火,使其擴散。將薄金屬層140(例如TiNiAg、TiNi、TiNiAL等)沉積(例如通過蒸發或濺射)在晶圓100的底面。薄金屬層140可用作金屬種子層140,以便在下一步沉積厚金屬層。在一個實施例中,在沉積金屬種子層140之前,可先在凹陷中晶圓的底面上沉積一個用於歐姆接觸的金屬層,並且作為金屬種子層140的勢壘層,擴散到半導體晶圓中。
如第6圖所示,透過電鍍和/或化學鍍,在金屬種子層140上方沉積厚金屬層124。厚金屬層124可以是銀、銅、鎳等類似金屬。依據形成在晶圓上的半導體晶片的尺寸,厚金屬層124的厚度約為10微米至100微米。通常來說,研磨後的減薄晶圓厚度為100微米或100微米以下時,厚金屬層124應至少是減薄晶圓厚度的1/10。對於50微米的研磨後的減薄晶圓,厚金屬層124的厚度應至少是減薄晶圓厚度的1/5,最好是減薄晶圓厚度的1/2以上。在一個實施例中,晶圓的厚度(第4圖中所示)減薄約為50微米,其底面沉積一層厚度在50微米以上的金屬底層。對於50微米以下的減薄晶圓來說,厚金屬層124的厚度應是晶圓厚度的1/2以上。由於厚金屬層124是透過沉積形成的,因此在晶圓底面和厚金屬層的表面之間沒有焊錫或環氧樹脂等粘合材料。厚金屬層124不僅具有降低電阻和利於散熱的好處,而且在製備過程中,尤其是在晶圓厚度降至100微米以下之後,能夠為晶圓和半導體晶片的集成提供機械支撐。
如第7圖所示,切除減薄晶圓100的邊緣部分105以及支撐環104,因此第一封裝層120的重疊部分122也被切除,使得晶圓的切除部分105的寬度等於或略大於支撐環104的寬度。
如第8圖所示,第一封裝層120、晶圓100、金屬種子層140以及厚金屬層124可以用刀具180,沿切割槽121切斷,使單個晶片101與晶圓100分離。因此,第一封裝層120被分成多個封裝頂層1200,金屬種子層140被分成多個晶片金屬種子層1400,厚金屬層124被分成多個晶片厚金屬層1240,從而獲得多個晶圓級封裝結構200A。每個封裝結構200A都含有一個封裝頂層1200覆蓋著每個晶片101的前表面,晶片金屬種子層1400覆蓋著晶片101的背面,晶片厚金屬層1240覆蓋著金屬種子層1400,金屬凸起110從封裝頂層1200上面裸露出來,作為封裝結構200A的接觸端子,以便電連接外部電路,晶片厚金屬層1240,在封裝結構200A底部裸露出來,作為封裝結構200A的接觸端子,還用於散熱。
在一個實施例中,晶片101為垂直MOSFET(金屬-氧化物-半導體場效應電晶體),其中電流從晶片的前表面流至背面,或反之亦然。因此,形成在晶片前表面上的多個金屬焊盤,包括一個焊盤構成晶片的源極電極,一個焊盤構成柵極電極,晶片厚金屬層1240構成漏極電極。利用晶片厚金屬層1240,可以顯著降低封裝結構200A的電阻。
在另一個實施例中,如第9-10圖所示,可以製備帶有封裝底層1300的封裝結構200B。減薄晶圓的邊緣部分105、重疊部分122以及支撐環104如第7圖所示切斷之後,製備第二封裝層130,覆蓋厚金屬層124,如第9圖所示。然後,切斷第一封裝層120、晶圓100、金屬種子層130、厚金屬層124以及第二封裝層130,使單個晶片101與晶圓100分離。因此,如第10圖所示,第一封裝層120被切割成多個封裝頂層1200,金屬種子層140被切割成多個晶片金屬種子層1400,厚金屬層124被切割成多個晶片厚金屬層1240,第二封裝層130被切割成多個封裝底層1300,從而獲得多個封裝結構200B。每個封裝結構200B都含有一個封裝頂層1200覆蓋著每個晶片101的前表面,晶片金屬種子層1400覆蓋著晶片101的背面,晶片厚金屬層1240覆蓋著晶片金屬種子層1400,封裝底層1300覆蓋著晶片厚金屬層1240,金屬凸起110從封裝頂層1200上面裸露出來,作為封裝結構200B的接觸端子,以便電連接外部電路。因此,當晶片101為垂直MOSFET時,形成在晶片前表面上的多個金屬焊盤,包括一個焊盤構成晶片的源極電極,一個焊盤構成柵極電極,焊盤電連接到晶片厚金屬層1240,穿過形成在晶片中的金屬互連結構(圖中未示出)。
儘管本發明的內容已經透過上述優選實施例作了詳細介紹,但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後,對於本發明的多種修改和替代都將是顯而易見的。因此,本發明的保護範圍應由所附的申請專利範圍來限定。
國內寄存資訊【請依寄存機構、日期、號碼順序註記】
無
國外寄存資訊【請依寄存國家、機構、日期、號碼順序註記】
無
無
200B‧‧‧封裝結構
110‧‧‧凸起
180‧‧‧刀具
1200‧‧‧封裝頂層
101‧‧‧晶片
1240‧‧‧晶片厚金屬層
1300‧‧‧封裝底層
Claims (14)
- 【第1項】一種模壓晶片級封裝的晶圓製作方法,用於封裝形成在半導體晶圓上的半導體晶片,每個半導體晶片都含有多個金屬焊盤形成在其前表面上,其特徵在於,該製作方法包括以下步驟:
在每個金屬焊盤上製備一個金屬凸起;
在該晶圓的前表面上製備一個第一封裝層,覆蓋該金屬凸起;
減薄該第一封裝層,使該金屬凸起從該第一封裝層裸露出來;
在該晶圓背面研磨減薄該晶圓厚度,在該晶圓背面形成一個凹陷,在該晶圓邊緣形成一個支撐環;
在凹陷中的該晶圓背面,沉積一個金屬種子層;
沉積一個厚金屬層,覆蓋該金屬種子層,該厚金屬層厚度至少為減薄後該晶圓厚度的1/10; - 切割該第一封裝層、該晶圓、該金屬種子層以及該厚金屬層,將單個半導體晶片與該晶圓分離,其中該第一封裝層被切割成多個封裝頂層,每個半導體晶片的前表面都覆蓋著一個封裝頂層,該金屬凸起從該封裝頂層裸露出來,其中該厚金屬層被切割成多個晶片厚金屬層,每個半導體晶片的背面都覆蓋著一個晶片厚金屬層。
- 【第2項】如申請專利範圍第1項所述的晶圓製作方法,其中該第一封裝層的半徑小於該晶圓的半徑,在該晶圓邊緣形成一個未覆蓋環,位於兩個相鄰的該些半導體晶片之間的每條劃線兩端都在該未覆蓋環的前表面上延伸;該晶圓製作方法還包括:在該第一封裝層上沿每條劃線切割,在減薄後的該第一封裝層的前表面上形成一個切割槽的步驟。
- 【第3項】如申請專利範圍第1項所述的晶圓製作方法,其中在形成該厚金屬層的步驟之後,還包括:切割該晶圓邊緣部分的支撐環。
- 【第4項】如申請專利範圍第3項所述的晶圓製作方法,其中凹陷的半徑小於該第一封裝層的半徑,使該第一封裝層的一部分與該支撐環的一部分重疊,並且該切割該晶圓邊緣部分的該支撐環的步驟包括切除該第一封裝層與該支撐環的重疊部分。
- 【第5項】如申請專利範圍第1項所述的晶圓製作方法,其中沉積該金屬種子層的步驟之前,還包括:在凹陷中該晶圓的底面上,沉積一個金屬層,用於歐姆接觸,並且作為該金屬種子層的勢壘層,擴散到該半導體晶圓中。
- 【第6項】如申請專利範圍第1項所述的晶圓製作方法,其中在切除該晶圓邊緣部分的該支撐環的步驟之後,還包括:在該厚金屬層上製備一個該第二封裝層;其中將單個半導體晶片與該晶圓分離包括沿該切割槽切割該第一封裝層、該晶圓、該金屬種子層、該厚金屬層以及第二封裝層,其中該第二封裝層被切割成多個封裝底層,每個半導體晶片的該厚金屬層上都覆蓋該封裝底層。
- 【第7項】如申請專利範圍第1項所述的晶圓製作方法,其中該金屬種子層透過蒸發或濺射的方法進行沉積。
- 【第8項】如申請專利範圍第7項所述的晶圓製作方法,其中該金屬種子層由TiNiAg、TiNi或TiNiAl製成。
- 【第9項】如申請專利範圍第7項所述的晶圓製作方法,其中該金屬層透過電鍍和/或化學鍍的方法進行沉積。
- 【第10項】如申請專利範圍第9項所述的晶圓製作方法,其中該厚金屬層由銀、銅或鎳製成。
- 【第11項】如申請專利範圍第1項所述的晶圓製作方法,其中減薄後的該第一封裝層的厚度比減薄後的該晶圓厚度更大。
- 【第12項】一種模壓晶片級封裝器件,其特徵在於,包括:
一個半導體晶片,包括多個金屬焊盤形成在其前表面上;
在每個金屬焊盤上都有一個金屬凸起;
一個第一封裝層,覆蓋該半導體晶片的前表面,其中該金屬凸起從第一封裝層裸露出來;
一個金屬種子層,形成在該半導體晶片的底面上;以及 - 一個厚金屬層,形成在該金屬種子層底部;該厚金屬層的厚度等於或大於該半導體晶片厚度的1/10。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103129914A TWI567889B (zh) | 2014-08-29 | 2014-08-29 | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103129914A TWI567889B (zh) | 2014-08-29 | 2014-08-29 | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201608687A TW201608687A (zh) | 2016-03-01 |
TWI567889B true TWI567889B (zh) | 2017-01-21 |
Family
ID=56084836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103129914A TWI567889B (zh) | 2014-08-29 | 2014-08-29 | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI567889B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201407737A (zh) * | 2012-08-14 | 2014-02-16 | Bridge Semiconductor Corp | 具有內建定位件、中介層、以及增層電路之複合線路板 |
TW201411743A (zh) * | 2012-09-01 | 2014-03-16 | Alpha & Omega Semiconductor | 帶有厚底部基座的晶圓級封裝器件及其製備方法 |
TW201423930A (zh) * | 2008-11-17 | 2014-06-16 | Advanpack Solutions Pte Ltd | 半導體導線元件、半導體封裝元件與半導體裝置之製造方法 |
-
2014
- 2014-08-29 TW TW103129914A patent/TWI567889B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201423930A (zh) * | 2008-11-17 | 2014-06-16 | Advanpack Solutions Pte Ltd | 半導體導線元件、半導體封裝元件與半導體裝置之製造方法 |
TW201407737A (zh) * | 2012-08-14 | 2014-02-16 | Bridge Semiconductor Corp | 具有內建定位件、中介層、以及增層電路之複合線路板 |
TW201411743A (zh) * | 2012-09-01 | 2014-03-16 | Alpha & Omega Semiconductor | 帶有厚底部基座的晶圓級封裝器件及其製備方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201608687A (zh) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9245861B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
TWI466250B (zh) | 具有增大焊接接觸面的晶圓級封裝結構及製備方法 | |
TWI588950B (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
US8853003B2 (en) | Wafer level chip scale package with thick bottom metal exposed and preparation method thereof | |
TWI479620B (zh) | 晶片級表面封裝的半導體裝置封裝及其製備過程 | |
TW201944502A (zh) | 用於功率裝置之完全模製半導體封裝及其製造方法 | |
JP7353770B2 (ja) | バックメタルを備えた半導体装置及び関連する方法 | |
JP6317475B2 (ja) | ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ | |
TW201411743A (zh) | 帶有厚底部基座的晶圓級封裝器件及其製備方法 | |
CN104217997A (zh) | 3d封装件及其形成方法 | |
US9437528B1 (en) | Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof | |
US9911686B2 (en) | Source down semiconductor devices and methods of formation thereof | |
US20130210195A1 (en) | Packaging method of molded wafer level chip scale package (wlcsp) | |
CN105448854A (zh) | 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 | |
US20210091064A1 (en) | Package structure and method of fabricating the same | |
US8778735B1 (en) | Packaging method of molded wafer level chip scale package (WLCSP) | |
US9520380B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
CN106997852A (zh) | 用于带有厚背面金属化的模压芯片级封装的晶圆工艺 | |
US20110156217A1 (en) | Power devices having reduced on-resistance and methods of their manufacture | |
US8981566B2 (en) | Discrete semiconductor device package and manufacturing method | |
JP2013026249A (ja) | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 | |
TWI567889B (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 | |
US10916485B2 (en) | Molded wafer level packaging | |
TW201727778A (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程 | |
TWI447824B (zh) | 一種晶圓級晶片的封裝方法 |