JP6317475B2 - ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ - Google Patents

ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ Download PDF

Info

Publication number
JP6317475B2
JP6317475B2 JP2016569736A JP2016569736A JP6317475B2 JP 6317475 B2 JP6317475 B2 JP 6317475B2 JP 2016569736 A JP2016569736 A JP 2016569736A JP 2016569736 A JP2016569736 A JP 2016569736A JP 6317475 B2 JP6317475 B2 JP 6317475B2
Authority
JP
Japan
Prior art keywords
layer
trench
dicing
dicing method
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016569736A
Other languages
English (en)
Other versions
JP2017519360A (ja
Inventor
ベルンハルト シュテリンク，
ベルンハルト シュテリンク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of JP2017519360A publication Critical patent/JP2017519360A/ja
Application granted granted Critical
Publication of JP6317475B2 publication Critical patent/JP6317475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップに関する。
ウェーハレベルパッケージングは、チップが上に作製されるウェーハまたは半導体基板の一部を依然として構成している集積回路チップをパッケージングする技術である。外部電気接続のために導電性コンタクトパッドが設けられる。チップがウェーハダイシングにより分離される前に、バンプコンタクトがコンタクトパッドに施される。
特許文献１は、ダイアセンブリの方法を開示している。半導体基板は、活性表面から延びるコネクタ端子を有する複数の集積回路ダイを備え、半導体基板の活性表面から延びるようにトレンチが形成されている。トレンチは、半導体基板内へ延びるが半導体基板を貫通しない。ポリイミドまたはアンダーフィル材料であり得る保護層は、活性表面およびトレンチに重なり、かつコネクタ端子の下部を覆って形成される。プレダイシング開口部は、保護層に、かつトレンチ内に形成される。裏面研削テープは、活性表面、保護層、およびコネクタ端子に施される。この裏面研削テープは、後で機械的に除去されるか、または紫外光源による硬化によって外すことができる。基板材料は、プレダイシング開口部が露出されるまで裏側から除去される。
米国特許第８６５２９３９号
本発明の目的は、ウェーハレベルパッケージングのための改良されたダイシング方法を開示することである。さらなる目的は、ウェーハレベルパッケージング後のダイシングに適応した構造を有する半導体チップを開示することである。
本目的は、請求項１に記載のダイシング方法、および請求項１０に記載の半導体チップにより達成される。実施形態は、従属請求項に由来する。
ウェーハレベルパッケージングのためのダイシング方法は、半導体基板に集積回路領域を設けるステップと、前記基板の集積回路領域間にトレンチを形成するステップと、前記集積回路領域の上方および前記トレンチの上方にポリイミド層を施すステップと、前記ポリイミド層の上方に、前記集積回路領域および前記トレンチを覆って延びるテープ層を施すステップと、前記トレンチを開けることにより前記半導体基板のダイシングが行われるまで、前記テープ層と反対の前記基板側から前記半導体基板の層部分を除去するステップと、を含む。その後、前記テープ層が除去され、これにより前記ポリイミド層が前記トレンチの上方の部分で分断される。
前記ダイシング方法の変形形態では、特に前記キャリアテープから、前記トレンチにまたがるドライフィルムとして前記ポリイミド層が施される。
前記ダイシング方法のさらなる変形形態では、前記ポリイミド層が前記トレンチの近傍に切断分界を有する。
前記ダイシング方法のさらなる変形形態では、前記切断分界が前記ポリイミド層の間隙により形成される。
前記ダイシング方法のさらなる変形形態では、前記ポリイミド層が感光性であり、前記切断分界がフォトリソグラフィを使用して形成される。
前記ダイシング方法のさらなる変形形態は、前記集積回路領域に、前記ポリイミド層によって覆われていないコンタクトパッドを設けるステップと、前記テープ層を施す前に、前記コンタクトパッドの１つに各々電気的に接続されるバンプコンタクトを施すステップとを含む。
前記ダイシング方法のさらなる変形形態は、一部が前記コンタクトパッドに接触する導電層を前記ポリイミド層に施すステップと、前記導電層を部分的に覆うカバー層を前記導電層に施すステップと、前記テープ層を施す前に、アンダーバンプメタライゼーションおよびバンプコンタクトを前記導電層の前記カバー層で覆われていない部位に施すステップと、前記テープ層を前記カバー層に施すステップとを含む。
前記ダイシング方法のさらなる変形形態では、液体ポリイミド層を上にスピニングすることにより、前記カバー層が施される。
前記ダイシング方法のさらなる変形形態は、前記トレンチを開けた後、前記テープ層を除去する前に、前記ポリイミド層を切断により分断できるように可撓性を有するダイシング箔を前記半導体基板に施すステップを含む。
半導体チップは、コンタクトパッドが施された集積回路領域を有する半導体基板と、前記コンタクトパッドを覆わずに前記集積回路領域の上方に配置されたポリイミド層と、前記コンタクトパッドに電気的に接続されたバンプコンタクトと、前記ポリイミド層の横方向における領域を限定する、ポリイミド層上のカバー層とを備える。特に前記カバー層はさらなるポリイミド層であってよい。
前記半導体チップの実施形態は、一部が前記コンタクトパッドに接触する、前記ポリイミド層上の導電層と、前記導電層に施されたアンダーバンプメタライゼーションおよびバンプコンタクトとをさらに備える。
さらなる実施形態では、前記カバー層が前記バンプコンタクトを覆わない。
特に、前記カバー層による前記ポリイミド層の横方向における領域の限定は、ウェーハダイシングのための切断分界として設けられる。
以下は、添付図面と組み合わせた、ダイシング方法および半導体チップの例の詳細な説明である。
チップダイシングのためのＩＣ処理およびスクライブライン形成後のウェーハの横断面図である。 ダイシングトレンチ形成後の図１による横断面図である。 ポリイミド層を施した後の図２による横断面図である。 ポリイミド層を構成した後の図３による横断面図である。 導電層を施した後の図４による横断面図である。 導電層を構成した後の図５による横断面図である。 カバー層を施した後の図６による横断面図である。 カバー層を構成した後の図７による横断面図である。 バンプコンタクトを施した後の図８による横断面図である。 研削テープ層を施した後の図９による横断面図である。 研削後の図１０による横断面図である。 研削テープ層を除去した後の図１１による横断面図である。
図１は、例えばＣＭＯＳ回路であり得る集積回路の作製後の、例えばシリコンウェーハであり得る半導体基板１の横断面図である。半導体チップのために設けられた集積回路領域は各々、構成され相互接続された金属層が金属間誘電体に埋め込まれた配線層２と、図１に破線の輪郭により概略的に示され、半導体基板１に形成された集積回路部品２０とを含んでよい。集積回路領域２、２０は、例えば標準のＣＭＯＳプロセスにより作製してよい。集積回路領域２、２０の詳細は、本発明には関係ないため、図１には示さない。配線層２の表面は、１つまたは複数の誘電層により不動態化されることが好ましい。図１による実施形態は、例えば窒化物であり得る第１のパッシベーション層３と、例えば酸化物であり得る第２のパッシベーション層４とを含む。集積回路部品２０の一部または全部の外部電気接続用のコンタクトパッド５は、配線層２内または配線層２上に配置されてよい。パッシベーション層３、４は、コンタクトパッド５を完全には覆わない。
図１に示す半導体基板１は、ダイシングによりシングル半導体チップに分離され、このダイシングは、本発明によるダイシング方法によって行うことができる。このダイシング方法により、半導体基板１を個々の半導体チップに切断する前に、外部電気接続のためのバンプコンタクトを施すことができる。半導体基板１が切断されるチップ境界において、パッシベーション層３、４および配線層２の開口部によって、ダイシング用のスクライブライン６が画成される。
図２は、スクライブライン６の下で半導体基板１にトレンチ７を形成した後の、本発明に係るダイシング方法の中間製品についての図１による横断面図である。図１に示す要素に対応する図２による中間製品の要素を同一の参照符号で示す。半導体基板１を貫通していないトレンチ７は、ダイシングステップを容易にするために設けられる。トレンチ７の幅ｗは、一般的に例えば約１５μｍと小さくてよく、トレンチ７の深さｄは、一般的に例えば約２００μｍであってよい。
図３は、ポリイミド層８を施した後の、本発明に係るダイシング方法のさらなる中間製品についての図２による横断面図である。図２に示す要素に対応する図３によるさらなる中間製品の要素を同一の参照符号で示す。ポリイミド層８は、集積回路領域２、２０およびトレンチ７の上方の表面に全体層として施され、これらにポリイミド層８がまたがって、トレンチ７が閉鎖された空隙を形成するようになっている。ポリイミド層８は、キャリアテープから積層され得るドライフィルムとして施されるのが好ましい。特にポリイミド層８は感光材料を含んでよい。ポリイミド層８を施した後に感光材料がまだ完全には重合されていない場合、フォトリソグラフィを使用してポリイミド層８を構成してよい。これは、ポリイミド層８がコンタクトパッド５を覆わないようにする次の方法ステップにおいて有用となり得る。
図４は、ポリイミド層８を構成した後の、本発明に係るダイシング方法のさらなる中間製品についての図３による横断面図である。図３に示す要素に対応する図４によるさらなる中間製品の要素を同一の参照符号で示す。ポリイミド層８は、コンタクトパッド５を覆わないように構成される。図４に示すように、この文脈で切断分界９と呼ばれる細長の所定の切断点は、トレンチ７の縁部に沿ったポリイミド層８の間隙により形成されると有利であり得る。切断分界９の目的およびダイシング方法における切断分界９の利点については、以下の説明から明らかになろう。
図５は、導電層１０を施した後の、本発明に係るダイシング方法のさらなる中間製品についての図４による横断面図である。図４に示す要素に対応する図５によるさらなる中間製品の要素を同一の参照符号で示す。導電層１０は、例えば金属層をスパッタリングすることにより形成してよい。導電層１０は、コンタクトパッド５に接触することにより、コンタクトパッド５の電気接続をもたらす。
図６は、導電層１０を構成した後の、本発明に係るダイシング方法のさらなる中間製品についての図５による横断面図である。図５に示す要素に対応する図６によるさらなる中間製品の要素を同一の参照符号で示す。導電層１０は、トレンチ７の上方の部位を含む領域から、特に切断分界９を形成するポリイミド層８の間隙から除去される。特に導電層１０が再配線層として設けられる場合に、導電層１０は、個々の必要に応じて導体トラックなどに構成されてよい。
図７は、カバー層１１を施した後の、本発明に係るダイシング方法のさらなる中間製品についての図６による横断面図である。図６に示す要素に対応する図７によるさらなる中間製品の要素を同一の参照符号で示す。カバー層１１は、ポリイミド層８および導電層１０上に施される。カバー層１１は、特に、例えば液体ポリイミド層として施すことのできるさらなるポリイミド層であってよい。これは、ポリイミド層８および導電層１０により形成される表面が十分に平滑であるためである。
図８は、カバー層１１を構成した後の、本発明に係るダイシング方法のさらなる中間製品についての図７による横断面図である。図７に示す要素に対応する図８によるさらなる中間製品の要素を同一の参照符号で示す。カバー層１１は、導電層１０のコンタクト部位の上方で開かれ、ここにバンプコンタクトが配置される。さらにカバー層１１は、トレンチ７の上方では除去されることが好ましい。
図９は、バンプコンタクト１３を施した後の、本発明に係るダイシング方法のさらなる中間製品についての図８による横断面図である。図８に示す要素に対応する図９によるさらなる中間製品の要素を同一の参照符号で示す。図９による実施形態では、外部電気接続が例としてバンプコンタクト１３により示され、これは記載した方法との組み合わせで好ましい可能性がある。しかしながら、例えばワイヤボンディングなどの任意の他の従来の電気接続の適用も適切であり得る。バンプコンタクト１３を施す場合、アンダーバンプメタライゼーション１２は、導電層１０のコンタクト部位に形成されるのが好ましい。アンダーバンプメタライゼーション１２は、半導体技術から公知の任意の従来のアンダーバンプメタライゼーションであってよく、特に例えば無電解ＮｉＡｕめっきにより作製されてよい。その後、アンダーバンプメタライゼーション１２上には、例えばはんだボールにより形成され得るバンプコンタクト１３が配置される。バンプコンタクト１３は、従来のプロセスステップにより施してよい。
図１０は、テープ層１４を施した後の、本発明に係るダイシング方法のさらなる中間製品についての図９による横断面図である。図９に示す要素に対応する図１０によるさらなる中間製品の要素を同一の参照符号で示す。テープ層１４は、例えば積層により施してよい。キャビティ１５は、カバー層１１の高さで、トレンチ７の上方のポリイミド層８の部分１８とテープ層１４との間に残ってよい。テープ層１４は、半導体基板１を後側から薄くする次の方法ステップで得られる中間製品の取扱いを向上させるために、研削テープを形成する。基板１は、例えば化学物質により強化することができ、例えば研削などの機械的プロセスにより薄くしてよい。
図１１は、研削後の、本発明に係るダイシング方法のさらなる中間製品についての図１０による横断面図である。図１０に示す要素に対応する図１１によるさらなる中間製品の要素を同一の参照符号で示す。図１１は、トレンチ７を後側から開けることによりダイシングが行われるまで、基板１の層部分を除去することによって半導体基板１が薄くされている様子を示す。ダイシング箔１６は、トレンチ７が再び閉じて空隙を形成するように、
テープ層１４と反対の基板側１７に施されるのが好ましい。ダイシング箔１６は、テープ層１４を除去することにより半導体チップが解放されるときに半導体チップを固定する。テープ層１４が除去されたときには、ダイシング箔１６により、かつトレンチ７の上方および特に切断分界９を形成する間隙の間に存在するポリイミド層８の部分１８により、半導体チップ間に残る唯一の接続が形成される。ダイシング箔１６は、ポリイミド層８を部分１８で分断できるように十分な可撓性を有するのが好ましい。
図１２は、テープ層１４を除去した後の、本発明に係るダイシング方法のさらなる中間製品についての図１１による横断面図である。図１１に示す要素に対応する図１２によるさらなる中間製品の要素を同一の参照符号で示す。図１２は、ダイシング後に得られた製品であり、個片化された半導体チップがダイシング箔１６に貼り付いている状態を示す。ポリイミド層８の残部１９は、切断分界９に残されてもよく、これによりポリイミド層８が分断される位置で、半導体チップの配線層２およびパッシベーション層３、４の上方に平滑な横方向縁部が維持される。続いてダイシング箔１６を除去することにより、複数の個々の半導体チップが得られる。
図１２はまた、本発明に係るダイシング方法の適用に特に適した半導体チップの構造を示す。カバー層１１は、好ましくはバンプコンタクト１３を覆わない。カバー層１１は、半導体チップの上縁部の近傍でポリイミド層８の横方向における領域を限定するようにポリイミド層８上に配置される。これにより、半導体チップ間の部分１８でポリイミド層８を分断することによりウェーハレベルパッケージング後にダイシングが行われる場合でも、平滑な縁部を維持することができる。この構造により達成された切断分界９は、集積回路領域２、２０に達し得ないように、或いは電気接続に悪影響を及ぼさないように、ポリイミド層８が割れる部分１８の横方向における領域が限定されることを確実にする。
本発明により、ウェーハレベルチップスケールパッケージング（ＷＬ−ＣＳＰ）と研削前トレンチダイシング（ＤＢＧ）とを組み合わせて平滑なチップ縁部を得ることが可能になる。トレンチを覆うドライフィルムとして積層可能なポリイミド層の使用によって、表面トポグラフィから生じる問題がなくなり、その後のスピンオンプロセスおよび他の標準的なプロセスステップが可能になる。一般的に約８０μｍから約１５μｍまで実質的にスクライブ幅を小さくすることができ、１つのウェーハ当たりの良質なダイの生産量を最大化することができ、プロセスフローの終了までウェーハを完全な厚さで処理することができ、これによりウェーハの破壊のリスクが低減する。
１ 半導体基板
２ 配線層
３ 第１のパッシベーション層
４ 第２のパッシベーション層
５ コンタクトパッド
６ スクライブライン
７ トレンチ
８ ポリイミド層
９ 切断分界
１０ 導電層
１１ カバー層
１２ アンダーバンプメタライゼーション
１３ バンプコンタクト
１４ テープ層
１５ キャビティ
１６ ダイシング箔
１７ テープ層と反対の基板側
１８ ポリイミド層の部分
１９ ポリイミド層の残部
２０ 集積回路部品
ｄ 深さ
ｗ 幅

Claims (9)

  1. 半導体基板（１）に集積回路領域（２、２０）を設けるステップと、
    前記基板（１）の前記集積回路領域（２、２０）間にトレンチ（７）を形成するステップと、
    前記集積回路領域（２、２０）の上方および前記トレンチ（７）の上方にテープ層（１４）を施すステップと、
    前記トレンチ（７）を開けることにより前記基板（１）のダイシングが行われるまで、前記テープ層（１４）と反対の基板側（１７）から前記基板（１）の層部分を除去するステップと、
    前記テープ層（１４）を除去するステップと、を含むウェーハレベルパッケージングのためのダイシング方法であって、
    前記トレンチ（７）の形成後、前記テープ層（１４）が施される前に、ポリイミド層（８）が前記集積回路領域（２、２０）の上方および前記トレンチ（７）の上方に施され、
    前記テープ層（１４）が除去されるときに、前記ポリイミド層（８）が前記トレンチ（７）の上方で分断される、ことを特徴とするダイシング方法。
  2. 前記ポリイミド層（８）は、前記トレンチ（７）にまたがるドライフィルムとして施される、請求項１に記載のダイシング方法。
  3. 前記ポリイミド層（８）は、前記トレンチ（７）の近傍に切断分界（９）が施されている、請求項１または２に記載のダイシング方法。
  4. 前記切断分界（９）は、前記ポリイミド層（８）の間隙により形成される、請求項３に記載のダイシング方法。
  5. 前記ポリイミド層（８）は感光性であり、前記切断分界（９）は、フォトリソグラフィを使用して形成される、請求項３または４に記載のダイシング方法。
  6. 前記集積回路領域（２、２０）に、前記ポリイミド層（８）によって覆われていないコンタクトパッド（５）を設けるステップと、
    前記テープ層（１４）を施す前に、前記コンタクトパッド（５）の１つに各々電気的に接続されるバンプコンタクト（１３）を施すステップと、をさらに含む、請求項１から５のいずれか１項に記載のダイシング方法。
  7. 一部が前記コンタクトパッド（５）に接触する導電層（１０）を前記ポリイミド層（８）に施すステップと、
    前記導電層（１０）を部分的に覆うカバー層（１１）を前記導電層（１０）に施すステップと、
    前記テープ層（１４）を施す前に、アンダーバンプメタライゼーション（１２）および前記バンプコンタクト（１３）を前記導電層（１０）の前記カバー層（１１）で覆われていない部位に施すステップと、
    前記テープ層（１４）を前記カバー層（１１）に施すステップと、をさらに含む、請求項６に記載のダイシング方法。
  8. 液体ポリイミド層を上にスピニングすることにより、前記カバー層（１１）が施される、請求項７に記載のダイシング方法。
  9. 前記トレンチ（７）を開けた後、前記テープ層（１４）を除去する前に、前記ポリイミド層（８）を切断により分断できるように可撓性を有するダイシング箔（１６）を前記半導体基板（１）に施すステップをさらに含む、請求項１から８のいずれか１項に記載のダイシング方法。
JP2016569736A 2014-05-28 2015-05-21 ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ Active JP6317475B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14170380.1 2014-05-28
EP14170380.1A EP2950338B1 (en) 2014-05-28 2014-05-28 Dicing method for wafer-level packaging
PCT/EP2015/061302 WO2015181050A1 (en) 2014-05-28 2015-05-21 Dicing method for wafer-level packaging and semiconductor chip with dicing structure adapted for wafer-level packaging

Publications (2)

Publication Number Publication Date
JP2017519360A JP2017519360A (ja) 2017-07-13
JP6317475B2 true JP6317475B2 (ja) 2018-04-25

Family

ID=50819658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016569736A Active JP6317475B2 (ja) 2014-05-28 2015-05-21 ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ

Country Status (5)

Country Link
US (1) US9917012B2 (ja)
EP (1) EP2950338B1 (ja)
JP (1) JP6317475B2 (ja)
CN (1) CN106415817B (ja)
WO (1) WO2015181050A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
WO2016077617A1 (en) 2014-11-12 2016-05-19 Femtometrix, Inc. Systems for parsing material properties from within shg signals
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102017103095A1 (de) 2017-02-15 2018-08-16 Infineon Technologies Ag Handhaben eines dünnen Wafers während der Chipherstellung
WO2019117987A1 (en) 2017-12-15 2019-06-20 Didrew Technology (Bvi) Limited System and method of embedding driver ic (emdic) in lcd display substrate
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
CN111712907A (zh) 2018-02-09 2020-09-25 迪德鲁科技(Bvi)有限公司 制造具有无载体模腔的扇出型封装的方法
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
WO2019160570A1 (en) 2018-02-15 2019-08-22 Didrew Technolgy (Bvi) Limited System and method of fabricating tim-less hermetic flat top his/emi shield package
US11908831B2 (en) * 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
CN113255273B (zh) * 2021-06-07 2021-10-01 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4986417B2 (ja) 2005-06-28 2012-07-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP2008141019A (ja) 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP5710098B2 (ja) * 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
US8535980B2 (en) * 2010-12-23 2013-09-17 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
JP5597176B2 (ja) * 2011-10-11 2014-10-01 株式会社フジクラ プリント配線板の製造方法
US8652939B2 (en) 2011-10-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for die assembly
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
US9406632B2 (en) * 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure

Also Published As

Publication number Publication date
US9917012B2 (en) 2018-03-13
JP2017519360A (ja) 2017-07-13
CN106415817B (zh) 2019-06-28
CN106415817A (zh) 2017-02-15
EP2950338B1 (en) 2019-04-24
WO2015181050A1 (en) 2015-12-03
US20170200647A1 (en) 2017-07-13
EP2950338A1 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
JP6317475B2 (ja) ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
US8018065B2 (en) Wafer-level integrated circuit package with top and bottom side electrical connections
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
TWI556349B (zh) 半導體裝置的結構及其製造方法
KR101389257B1 (ko) 칩-온-웨이퍼 구조 및 이를 제조하는 방법
US9853079B2 (en) Method of forming a stress released image sensor package structure
US10050006B2 (en) Chip package and method for forming the same
KR20130098685A (ko) 반도체 패키지
US20230103629A1 (en) Method of fabricating package structure
US10224243B2 (en) Method of fabricating electronic package
TWI581325B (zh) 晶片封裝體及其製造方法
US9484316B2 (en) Semiconductor devices and methods of forming thereof
TWI573247B (zh) 元件嵌入式影像感測器及其晶圓級製造方法
TWI582918B (zh) 晶片封裝體及其製造方法
US10325952B2 (en) Semiconductor package device and method of manufacturing the same
US20170309534A1 (en) Fabrication method of electronic module
US9515007B2 (en) Substrate structure
TWI575676B (zh) 電子封裝結構及其製法
JP2018182060A (ja) 半導体装置、半導体ウェハ、および半導体装置の製造方法
JP2005191485A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250