TWI447824B - 一種晶圓級晶片的封裝方法 - Google Patents

一種晶圓級晶片的封裝方法 Download PDF

Info

Publication number
TWI447824B
TWI447824B TW101128473A TW101128473A TWI447824B TW I447824 B TWI447824 B TW I447824B TW 101128473 A TW101128473 A TW 101128473A TW 101128473 A TW101128473 A TW 101128473A TW I447824 B TWI447824 B TW I447824B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
plastic
metal layer
metal
Prior art date
Application number
TW101128473A
Other languages
English (en)
Other versions
TW201407694A (zh
Inventor
Yan Xun Xue
Hamza Yilmaz
Yueh-Se Ho
Jun Lu
Ping Huang
Lei Shi
Lei Duan
Yuping Gong
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW101128473A priority Critical patent/TWI447824B/zh
Publication of TW201407694A publication Critical patent/TW201407694A/zh
Application granted granted Critical
Publication of TWI447824B publication Critical patent/TWI447824B/zh

Links

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

一種晶圓級晶片的封裝方法
本發明一般涉及一種半導體裝置的製備方法,更確切的說,本發明旨在提供一種在晶圓級晶片的封裝步驟中獲得較薄的晶片以及提高晶圓機械強度的封裝方法。
在晶圓級晶片尺寸封裝(WLCSP)技術中,整片晶圓生產完成後可以直接對晶圓進行封裝,之後再將多個單顆晶粒從晶圓上予以分離,所以最終獲得的晶片的尺寸幾乎等同於原晶粒的大小。當前的晶圓級封裝技術也廣泛應用在功率類的半導體裝置中,我們都知道,功率裝置中因為晶片自身的電阻往往都是比較大的,尤其是垂直裝置,所以會導致裝置具有較大的通態電阻Rdson。改善襯底電阻的一個有效手段是儘量減薄晶圓,但隨著晶圓愈來愈薄的趨勢,一個顯著的問題又凸顯出來:借助當前已知技術的保護措施仍然不足以讓晶圓在各個製程環節中獲得較高強度的物理保護,無論是在運輸過程還是在製備流程中,晶圓極易崩裂的這一問題仍需解決。
此外,依常規的晶片封裝工藝,一般是直接沿著晶圓正面的劃片道對晶圓進行切割即可,能很順利的將晶片從晶圓上分離下來。但是在一些特殊的封裝工藝中也有例外,例如為了加強晶圓的機械強度以便能獲取足夠薄的晶圓,卻是先行利用塑封材料將晶圓的正面予以塑封,然後才對晶圓進行減薄。儘管這一手段對防止晶圓碎裂極為有效,但同時卻致使劃片道被塑封層包覆而不可見,因為通常所採用的塑封材料並非是透明物質,所以如何使切割刀對準位於晶圓正面的劃片道就成了一個棘手的問題。
正是基於該等問題而提出了本申請的下述各種優選實施方式。
本發明提供一種晶圓級晶片的封裝方法,其中在晶圓所包含的晶片的正面設置有多個金屬焊盤,包括以下步驟:
在任意一個所述的金屬焊盤上至少焊接一個金屬凸塊;
形成一圓形的第一塑封層覆蓋在晶圓的正面並將所述金屬凸塊包覆住,其中,第一塑封層的半徑小於晶圓的半徑從而在晶圓的正面形成一未被第一塑封層覆蓋的環形帶區域,並且,任意一條位於相鄰晶片間的切割線的兩端均從第一塑封層下方延伸到環形帶區域內;
研磨減薄所述第一塑封層並將金屬凸塊從第一塑封層中予以外露;
沿著切割線兩端所構成的直線在第一塑封層上實施切割以形成相應的切割槽;
在晶圓的背面實施研磨,以形成從晶圓的背面凹陷至晶圓內的一圓柱形凹槽,並形成位於晶圓邊緣與圓柱形凹槽側壁之間的一環形支撐結構;
在所述晶圓的暴露在圓柱形凹槽內的底面上沉積一層金屬層;
將晶圓的周邊部分切割掉;
沿切割槽對第一塑封層、晶圓、金屬層實施切割,將多個所述晶片從晶圓上分離下來,同時任意一個晶片的正面均覆蓋有因切割第一塑封層而形成的頂部塑封層及其背面均覆蓋有因切割金屬層而形成的底部金屬層;並且
所述的金屬凸塊均從所述頂部塑封層中予以外露。
上述的方法,所述切割槽具有向下延伸至接觸晶圓正面的深度。
上述的方法,將晶圓的周邊部分切割掉的步驟中,還包括將所述環形支撐結構切割掉的步驟。
上述的方法,所述圓柱形凹槽的內徑小於第一塑封層的半徑以便所述環形支撐結構與第一塑封層交疊;以及
在切割掉所述環形支撐結構的步驟中,第一塑封層周邊的與環形支撐結構交疊的部分也同時被切割掉。
上述的方法,沉積所述金屬層之前,還包括從晶圓暴露在圓柱形凹槽內的底面向晶圓的底部注入重摻雜的摻雜物的步驟。
上述的方法,所述圓柱形凹槽是利用一半徑小於晶圓半徑的研磨輪在晶圓的背面實施研磨而形成的。
上述的方法,在將晶圓的周邊部分切割掉之後,還包括在所述金屬層上覆蓋一層第二塑封層的步驟;以及
沿切割槽對第一塑封層、晶圓、金屬層實施切割的同時,還對所述第二塑封層實施切割,以形成覆蓋在所述底部金屬層上的底部塑封層。
上述的方法,在所述金屬層上形成所述第二塑封層的步驟中,先將帶有所述第一塑封層、金屬層的晶圓設置在一加熱的預熱板之上預熱一段時間,且第一塑封層面向所述預熱板而金屬層背離預熱板;
然後再在所述金屬層上形成所述第二塑封層。
上述的方法,在所述金屬層上形成所述第二塑封層的步驟中,先將帶有所述第一塑封層、金屬層的晶圓設置在一加熱的預熱板所具有的圓柱形槽體結構之中預熱一段時間,且第一塑封層面向圓柱形槽體結構的底部而金屬層背離圓柱形槽體結構的底部;
然後再在所述金屬層上形成所述第二塑封層。
上述的方法,所述晶圓、第一塑封層、金屬層的總厚度與該圓柱形槽體結構具有的深度相同;以及
圓柱形槽體結構的半徑與切割掉周邊部分之後的晶圓的半徑相同。
本領域的技術人員閱讀以下較佳實施例的詳細說明,並參照附圖之後,本發明的這些和其他方面的優勢無疑將顯而易見。
參見第1A圖所示的俯視圖,晶圓100通常包含有大量鑄造連接在一起的晶片101,圖中示意出的多條縱橫交叉的切割線(Scribe line)位於晶圓100正面,它們界定了相鄰晶片之間的邊界,同時也可以沿著切割線將晶片101從晶圓100上切割分離下來。通常,任意一個晶片101的正面均預先製備有數個金屬焊盤(圖中未示意出)作為晶片接電源、接地的電極,或是與外界電路進行信號傳輸的端子等,因這些技術特徵已經為本領域的技術人員所熟知,所以不再贅述。
參見第1B圖所示,先在任意一個晶片101正面的任意一個金屬焊盤上相對應地至少焊接一個金屬凸塊110,該金屬凸塊110的種類可以有多種選擇,常見的如銅、金、銀、鋁等或其他未列舉的金屬材料均適用,也可以是它們的合金。而且金屬凸塊110的形貌也有多種選擇,典型的如球形,或橢球形、正(長)方體、圓柱形、楔形等。
參見第2A圖所示,利用環氧樹脂之類的塑封材料,形成一圓形的具有一定厚度的第一塑封層120覆蓋在晶圓100的正面,起始階段第一塑封層120同時還將所有的金屬凸塊110包覆住了。較佳的狀態是第一塑封層120的軸心與晶圓100的軸心重合。為了更清晰的理解第一塑封層120的圓形形狀,可以參見第2B圖所示的俯視圖,須注意的是,本發明極為重要的一點,就是要求第一塑封層120不能將晶圓100的正面完全覆蓋住,例如限定其第一塑封層120的半徑略小於晶圓100的半徑,便可在晶圓100的正面形成一個靠近晶圓邊緣的而又未被第一塑封層120所覆蓋住的環形帶區域103,該環形帶區域103在晶圓徑向上的寬度值即為晶圓100的半徑減去第一塑封層120的半徑。
參見第3A圖所示,對第一塑封層120實施研磨減薄以獲得預期的厚度,在此研磨步驟中還需將金屬凸塊110從第一塑封層120中外露出來。值得一提的是,雖然理論上認為金屬凸塊110為焊錫球或者類似的含錫材料並無不妥,但實際操作中,研磨輪一旦研磨至焊錫球並與之直接接觸時,焊錫材料卻極易粘附在研磨輪上以致產生不期望的污染物,或導致第一塑封層120的研磨表面的粗糙度不一致,為了消弭此類缺陷,作為一種選擇,金屬凸塊110可以優選為銅。在第3A圖中,減薄第一塑封層120之後還要對其實施初步的切割步驟,以便在第一塑封層120中形成多條切割槽121。參考第2B圖,第一塑封層120的半徑小於晶圓100的半徑的這一限制條件,可保障任意一條切割線102的兩端不被第一塑封層120覆蓋住,並從第一塑封層120下方延伸到環形帶區域103內。依同一平面的兩點可確定一條直線的原則,切割刀可沿著由切割線102的延伸到環形帶區域103內的兩端所確定的直線來在第一塑封層120中劃出切割槽121。從垂直於晶圓100所在平面的方向來觀察,任意一條切割槽121必然相對應地與位於其正下方的一條切割線102上下重合,如第3B圖所示。同時,切割槽121的切割深度可以進行調控,在一個較佳的實施例中,它可以貫穿整個第一塑封層120的厚度,即具有向下延伸至接觸晶圓100正面的深度。
參見第4圖,鑒於組合在晶圓100上第一塑封層120強化了晶圓100的機械強度,便可據此對晶圓100進行研磨減薄以獲得預期厚度的晶圓。在通常的研磨技術中,一般是直接將晶圓100整體性的進行減薄,但本發明卻未這樣做,而是將晶圓背面的靠近晶圓邊緣的一個環形部分予以保留。具體而言,可參考第3A圖至第4圖的步驟,可利用一半徑小於晶圓100半徑的研磨輪(未示意出)在晶圓100的背面實施研磨,從而形成從晶圓100的背面凹陷至晶圓100內的一個圓柱形凹槽130。較佳的只要保證研磨輪的軸心與晶圓100的軸心重合,就可使凹槽130的軸心與晶圓100的軸心重合,並使凹槽130的半徑儘量大,這對降低晶圓邊緣附近的晶片的浪費是有益的。在此步驟中,同時還會產生位於晶圓100邊緣與圓柱形凹槽130側壁之間的一環形支撐結構104,該環形支撐結構104在晶圓徑向上的寬度即為晶圓100的半徑值與圓柱形凹槽130的半徑值之差。在此步驟中,晶圓100的期望厚度可以通過凹槽130的深度來進行調節:凹槽130愈深,晶圓100的最終厚度就愈薄。本發明保留背面的環形部分的一個優勢在於,在未研磨晶圓100之前以及在形成圓柱形凹槽130之後,帶有第一塑封層120的晶圓100的機械強度的前後變化幅度幾乎很小,這得益於環形支撐結構104的物理支撐作用,即便晶圓100被研磨得再薄也不至碎裂。相反,如果晶圓100是整體性的被減薄,是無法獲得第4圖這樣近乎極限厚度值的超薄晶圓。在一個較佳的實施方式中,為了在減薄晶圓的同時能進一步保持晶圓100的機械強度,要求所形成的圓柱形凹槽130的半徑小於第一塑封層120的半徑,以便環形支撐結構104能具有與第一塑封層120交疊的部分,從而進一步地弱化晶圓100的機械強度降低的程度。
參見第5圖所示,從晶圓100暴露在圓柱形凹槽130內的底面向減薄後的晶圓100的底部注入重摻雜的摻雜物(此步驟未示意出)並退火擴散,然後再在該底面上沉積一層金屬層140,以便金屬層140能較好的與晶圓100的底面形成歐姆接觸。接著便執行如第5圖至第6圖所示的步驟,將晶圓100的周邊部分105切割掉,環形支撐結構104在此切割步驟中也被切割掉,並且第一塑封層120周邊的與環形支撐結構104交疊的部分122也一併被切割掉。其中,被切割掉的周邊部分105在晶圓徑向上的寬度等於或略大於環形支撐結構104的寬度。在一個可選實施方式中,執行如第6圖至第7圖所示的步驟,利用一切割刀180沿切割槽121對第一塑封層120、晶圓100、金屬層130實施切割,將晶片101從晶圓100上切割分離下來,同時第一塑封層120被切割成多個頂部塑封層1200、金屬層140被切割成多個底部金屬層1400,以獲得多個晶圓級封裝結構200A。在封裝結構200A中,一個頂部塑封層1200相對應的覆蓋在一個晶片101的正面,一個底部金屬層1400相對應的覆蓋在一個晶片101的背面,並且金屬凸塊110均從頂部塑封層1200中予以外露從而作為封裝結構200A與外部電路進行電氣連接的接觸端子。在一個實施方式中,該晶片101為垂直式的MOSFET,電流由其正面流向背面或反之,其正面的多個金屬焊盤中至少包含構成源極的焊盤和構成柵極的焊盤,而底部金屬層1400則構成其漏極。由於晶片101的厚度等於晶圓100的最終厚度,所以晶片101因自身厚度引起的電阻值可大為降低。
在另一個實施方式中,參見第8A-8B圖所示的流程圖,為具有底部塑封層1500的晶圓級封裝結構200B的製備方法。此實施方式包含了第1A圖至第6圖示意出的所有步驟,但區別在於:完成第6圖所示的步驟之後,需要先在金屬層140上覆蓋一層第二塑封層150(第8A圖示出的步驟),然後才對第一塑封層120、晶圓100、金屬層130、第二塑封層150實施切割,從而將晶片101從晶圓100上切割分離下來,同時第一塑封層120被切割成多個頂部塑封層1200、金屬層130被切割成多個底部金屬層1400以及第二塑封層150被切割成多個底部塑封層1500,以獲得多個晶圓級封裝結構200B。在封裝結構200B中,除了頂部塑封層1200覆蓋在晶片101的正面,底部金屬層1400覆蓋在晶片101的背面,還有底部塑封層1500覆蓋在底部金屬層1400上。同樣,金屬凸塊110均從頂部塑封層1200中予以外露從而作為封裝結構200B與外部電路進行電氣連接的接觸端子。與封裝結構200A不同,此實施方式中底部金屬層1400被底部塑封層1500包覆住了,所以底部金屬層1400不能直接用作連接外部電路的接觸端。作為一種選擇但非限制,該晶片101同樣也可以是垂直式的MOSFET,只不過其正面的多個金屬焊盤中除了包含構成源極的焊盤和構成柵極的焊盤之外,還至少包含一個通過設置在晶片內的金屬互連結構(未示意出)而電性連接到構成漏極的底部金屬層1400上的焊盤。
參見第9A圖所示,在形成第二塑封層150之前,因晶圓100被研磨的極薄,而且晶圓100與金屬層140、第一塑封層120之間存在著應力匹配度的問題,往往會導致它們出現如圖所示的翹曲或扭曲等異常的變形現象。為了避免這一困境,如第9B圖所示,可以選取合適的預熱溫度,先將帶有金屬層140、第一塑封層120的晶圓100設置在一預熱板300之上預先加熱一段時間,其間該第一塑封層120面向預熱板300而金屬層140背離預熱板300,待因受熱而使它們的應力逐漸鬆弛並恢復到完全平整狀態之後,再在金屬層140上形成一層第二塑封層150。此外,第9C圖還示意出了另一種形成第二塑封層的方式,在預熱板310上形成有一個剛好能容納帶有金屬層140、第一塑封層120的晶圓100的圓柱形的槽體結構311,該槽體結構311的半徑大致上等於(實際會略大於)切割掉周邊部分105後的晶圓100的半徑,並將帶有金屬層140、第一塑封層120的晶圓100放置在槽體結構311內並對預熱板300持續加熱一段時間,之後才在金屬層140上形成第二塑封層150。同樣第一塑封層120面向槽體結構311的底部而金屬層140則背離槽體結構311的底部。槽體結構311的深度大致上等於金屬層140、第一塑封層120、晶圓100的厚度之和。
因封裝工藝還需通過鐳射或印刷等手段在封裝結構上標注出特定的商標、編號、晶片類別等諸多標誌,也即執行印字的步驟,在本申請中,印字工藝可以在實施第8B圖的切割步驟之前進行,也可以在實施第8B圖的切割步驟之後進行,這些標誌最終將形成在底部塑封層1500上。
以上,通過說明和附圖,給出了具體實施方式的特定結構的典型實施例,上述發明提出了現有的較佳實施例,但這些內容並不作為局限。對於本領域的技術人員而言,閱讀上述說明後,各種變化和修正無疑將顯而易見。因此,所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍內任何和所有等價的範圍與內容,都應認為仍屬本發明的意圖和範圍內。
100...晶圓
101...晶片
102...切割線
103...環形帶區域
104...環形支撐結構
105...周邊部分
110...金屬凸塊
120、150...塑封層
121...切割槽
122...交疊的部分
130、140...金屬層
180...切割刀
200A、200B...封裝結構
300、310...預熱板
311...槽體結構
1200...頂部塑封層
1400...底部金屬層
1500...底部塑封層
參考所附附圖,以更加充分的描述本發明的實施例。然而,所附附圖僅用於說明和闡述,並不構成對本發明範圍的限制。
第1A圖是晶圓正面的俯視示意圖。
第1B圖是晶片的金屬焊盤焊接金屬凸塊示意圖。
第2A-2B圖是將第一塑封層覆蓋在晶圓正面的示意圖。
第3A-3B圖是研磨減薄第一塑封層並在第一塑封層上形成切割槽的示意圖。
第4圖是研磨減薄晶圓的示意圖。
第5圖是在減薄後的晶圓的底面上沉積金屬層的示意圖。
第6圖是切割掉晶圓周邊部分的示意圖。
第7圖是切割晶圓形成多個單顆晶圓級封裝結構的示意圖。
第8A-8B圖是在金屬層上形成第二塑封層的另一實施方式。
第9A-9C圖是在一個實施方式中形成第二塑封層的流程示意圖。
104...環形支撐結構
105...周邊部分
120...第一塑封層
122...交疊的部分
130、140...金屬層

Claims (10)

  1. 一種晶圓級晶片的封裝方法,其中在晶圓所包含的晶片的正面設置有多個金屬焊盤,其特徵在於,包括以下步驟:
    在任意一個所述的金屬焊盤上至少焊接一個金屬凸塊;
    形成一圓形的第一塑封層覆蓋在晶圓的正面並將所述金屬凸塊包覆住,其中,第一塑封層的半徑小於晶圓的半徑從而在晶圓的正面形成一未被第一塑封層覆蓋住的環形帶區域,並且,任意一條位於相鄰晶片間的切割線的兩端均從第一塑封層下方延伸到該環形帶區域內;
    研磨減薄所述第一塑封層並將金屬凸塊從第一塑封層中予以外露;
    沿著切割線兩端所構成的直線在第一塑封層上實施切割以形成相應的切割槽;
    在晶圓的背面實施研磨,以形成從晶圓的背面凹陷至晶圓內的一圓柱形凹槽,並形成位於晶圓邊緣與圓柱形凹槽側壁之間的一環形支撐結構;
    在所述晶圓的暴露在圓柱形凹槽內的底面上沉積一層金屬層;
    將晶圓的周邊部分切割掉;
    沿切割槽對第一塑封層、晶圓、金屬層實施切割,將多個所述晶片從晶圓上分離下來,且任意一個晶片的正面均覆蓋有因切割第一塑封層而形成的頂部塑封層及其背面均覆蓋有因切割金屬層而形成的底部金屬層;以及
    所述的金屬凸塊均從所述頂部塑封層中予以外露。
  2. 如申請專利範圍第1項所述的方法,其特徵在於,所述切割槽具有向下延伸至接觸晶圓正面的深度。
  3. 如申請專利範圍第1項所述的方法,其特徵在於,將晶圓的周邊部分切割掉的步驟中,還包括將所述環形支撐結構切割掉。
  4. 如申請專利範圍第3項所述的方法,其特徵在於,所述圓柱形凹槽的內徑小於第一塑封層的半徑以便所述環形支撐結構與第一塑封層交疊;以及
    在切割掉所述環形支撐結構的步驟中,第一塑封層周邊的與環形支撐結構交疊的部分也同時被切割掉。
  5. 如申請專利範圍第1項所述的方法,其特徵在於,沉積所述金屬層之前,還包括從晶圓暴露在圓柱形凹槽內的底面向晶圓的底部注入重摻雜的摻雜物的步驟。
  6. 如申請專利範圍第1項所述的方法,其特徵在於,所述圓柱形凹槽是利用一半徑小於晶圓半徑的研磨輪在晶圓的背面實施研磨而形成的。
  7. 如申請專利範圍第1項所述的方法,其特徵在於,在將晶圓的周邊部分切割掉之後,還包括在所述金屬層上覆蓋一層第二塑封層的步驟;以及
    沿切割槽對第一塑封層、晶圓、金屬層實施切割的同時,還對所述第二塑封層實施切割,以形成覆蓋在所述底部金屬層上的底部塑封層。
  8. 如申請專利範圍第7項所述的方法,其特徵在於,在所述金屬層上形成所述第二塑封層的步驟中,先將帶有所述第一塑封層、金屬層的晶圓設置在一加熱的預熱板之上預熱一段時間,且第一塑封層面向所述預熱板而金屬層背離預熱板;
    然後再在所述金屬層上形成所述第二塑封層。
  9. 如申請專利範圍第7項所述的方法,其特徵在於,在所述金屬層上形成所述第二塑封層的步驟中,先將帶有所述第一塑封層、金屬層的晶圓設置在一加熱的預熱板所具有的一個圓柱形槽體結構之中預熱一段時間,且第一塑封層面向圓柱形槽體結構的底部而金屬層背離圓柱形槽體結構的底部;
    然後再在所述金屬層上形成所述第二塑封層。
  10. 如申請專利範圍第9項所述的方法,其特徵在於,所述晶圓、第一塑封層、金屬層的總厚度與該圓柱形槽體結構具有的深度相同;以及
    圓柱形槽體結構的半徑與切割掉周邊部分之後的晶圓的半徑相同。
TW101128473A 2012-08-07 2012-08-07 一種晶圓級晶片的封裝方法 TWI447824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101128473A TWI447824B (zh) 2012-08-07 2012-08-07 一種晶圓級晶片的封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128473A TWI447824B (zh) 2012-08-07 2012-08-07 一種晶圓級晶片的封裝方法

Publications (2)

Publication Number Publication Date
TW201407694A TW201407694A (zh) 2014-02-16
TWI447824B true TWI447824B (zh) 2014-08-01

Family

ID=50550567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128473A TWI447824B (zh) 2012-08-07 2012-08-07 一種晶圓級晶片的封裝方法

Country Status (1)

Country Link
TW (1) TWI447824B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582867B (zh) * 2015-07-24 2017-05-11 南茂科技股份有限公司 晶片封裝製程

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037631A1 (en) * 2000-09-22 2002-03-28 Kabushiki Kaisha Shinkawa Method for manufacturing semiconductor devices
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
TW201225164A (en) * 2010-12-07 2012-06-16 Alpha & Omega Semiconductor Cayman Ltd Method of avoiding resin outflow from the wafer scribe line in WLCSP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037631A1 (en) * 2000-09-22 2002-03-28 Kabushiki Kaisha Shinkawa Method for manufacturing semiconductor devices
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
TW201225164A (en) * 2010-12-07 2012-06-16 Alpha & Omega Semiconductor Cayman Ltd Method of avoiding resin outflow from the wafer scribe line in WLCSP

Also Published As

Publication number Publication date
TW201407694A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US9196534B2 (en) Method for preparing semiconductor devices applied in flip chip technology
US8563361B2 (en) Packaging method of molded wafer level chip scale package (WLCSP)
US9245861B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
TWI529893B (zh) 帶有底部金屬基座的半導體器件及其製備方法
US20120142165A1 (en) Method of Avoiding Resin Outflow from the Wafer Scribe line in WLCSP
JP6317475B2 (ja) ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
US8563417B2 (en) Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
US9087828B2 (en) Semiconductor device with thick bottom metal and preparation method thereof
CN104124176B (zh) 制备应用在倒装安装工艺上的半导体器件的方法
TWI267927B (en) Method for wafer level package
US8778735B1 (en) Packaging method of molded wafer level chip scale package (WLCSP)
US9437528B1 (en) Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
CN105448854A (zh) 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法
US9520380B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
CN106997852A (zh) 用于带有厚背面金属化的模压芯片级封装的晶圆工艺
TWI447798B (zh) 一種在晶圓級封裝的模封程序中避免晶圓破損的方法
CN103579020B (zh) 一种晶圆级芯片的封装方法
TWI447824B (zh) 一種晶圓級晶片的封裝方法
CN105765701B (zh) 半导体装置的制造方法
TWI518809B (zh) 製備應用在倒裝安裝工藝上的半導體器件的方法
US20170287863A1 (en) Semiconductor die, semiconductor wafer and method for manufacturing the same
US20200357751A1 (en) Thinned semiconductor package and related methods
JP2011171644A (ja) 半導体装置及びその製造方法