TWI566353B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI566353B
TWI566353B TW103122104A TW103122104A TWI566353B TW I566353 B TWI566353 B TW I566353B TW 103122104 A TW103122104 A TW 103122104A TW 103122104 A TW103122104 A TW 103122104A TW I566353 B TWI566353 B TW I566353B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
protective layer
semiconductor structure
sidewall
Prior art date
Application number
TW103122104A
Other languages
English (en)
Other versions
TW201508886A (zh
Inventor
簡瑋銘
林佳昇
劉滄宇
何彥仕
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201508886A publication Critical patent/TW201508886A/zh
Application granted granted Critical
Publication of TWI566353B publication Critical patent/TWI566353B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體結構及其製造方法
本發明是有關一種半導體結構及一種半導體結構的製造方法。
習知的半導體結構可包含晶片(chip)、焊墊、介電層(例如二氧化矽)與佈線層(Redistribution Layer；RDL)。一般而言，在製作半導體結構時，會先於尚未切割成晶片的晶圓(wafer)上覆蓋介電層，以保護晶圓上的電子元件。其中電子元件可以為感光元件。
接著，可於晶圓背對介電層的表面形成圖案化的光阻層，使在介電層中之焊墊正上方的晶圓表面不被光阻覆蓋。如此一來，便可利用蝕刻製程將焊墊正上方的晶圓與介電層一併去除，使晶圓與介電層形成垂直方向的通道。焊墊便可藉由此通道露出。之後，佈線層可形成於晶圓與介電層環繞通道的側壁上及焊墊上，使佈線層能與焊墊電性接觸。
然而，由於晶圓背對介電層的表面大致垂直晶圓環 繞通道的側壁，且介電層環繞通道的側壁也大致垂直焊墊，因此佈線層在晶圓背對介電層的表面與晶圓環繞通道的側壁的鄰接處容易斷裂，且佈線層在介電層環繞通道的側壁與焊墊的鄰接處也容易斷裂。
本發明之一技術態樣為一種半導體結構。
根據本發明一實施方式，一種半導體結構包含晶片、保護層、焊墊、絕緣層與導電層。晶片具有感光元件與鏤空區。保護層位於晶片的表面上，且覆蓋感光元件。保護層具有開口，對準且連通於鏤空區。開口的口徑小於鏤空區的口徑。開口的口徑朝鏤空區的方向逐漸增大，且鏤空區的口徑朝開口的方向逐漸減小，使保護層環繞開口的第一側壁及晶片環繞鏤空區的第二側壁均為斜面。焊墊位於保護層中，且露出於開口。絕緣層位於第一側壁上、第二側壁上、與鄰接第一側壁、第二側壁間之保護層的表面上。導電層位於絕緣層上，且覆蓋焊墊，使導電層電性接觸焊墊。
在本發明一實施方式中，上述第一側壁與焊墊間的夾角與第二側壁與保護層間的夾角均為銳角。
在本發明一實施方式中，上述半導體結構更包含阻隔層。阻隔層覆蓋於導電層上。
在本發明一實施方式中，上述半導體結構更包含透光元件與支撐層。支撐層位於透光元件與保護層之間，使 透光元件、支撐層與保護層間形成一空間。
在本發明一實施方式中，上述半導體結構更包含彩色濾光片。彩色濾光片設置於保護層背對晶片的表面上，且位於空間中。彩色濾光片對準於感光元件。
本發明之另一技術態樣為一種半導體結構的製造方法。
根據本發明一實施方式，一種半導體結構的製造方法包含下列步驟：(a)提供晶圓結構，其中晶圓結構具有晶圓與覆蓋晶圓的保護層。(b)形成圖案化的光阻層於晶圓相對保護層的表面上。(c)蝕刻晶圓，使晶圓形成複數個通道，且保護層由通道露出。(d)蝕刻保護層，使保護層形成對準通道的複數個開口。保護層中的複數個焊墊分別露出於開口與通道，且每一開口的口徑朝對應的通道的方向逐漸增大。(e)蝕刻晶圓環繞通道的複數個側表面，使通道擴大而分別形成複數個鏤空區。每一鏤空區的口徑朝對應的開口的方向逐漸減小，且每一開口的口徑小於對應的鏤空區的口徑。
在本發明一實施方式中，上述步驟半導體結構的製造方法更包含：形成絕緣層於保護層環繞開口的複數個第一側壁上、晶圓環繞鏤空區的複數個第二側壁上、焊墊上、及鄰接第一側壁與第二側壁間之保護層的表面上。圖案化絕緣層，使位於焊墊上的絕緣層被去除。
在本發明一實施方式中，上述半導體結構的製造方法更包含形成導電層於絕緣層與焊墊上，使導電層電性接 觸焊墊。
在本發明一實施方式中，上述半導體結構的製造方法更包含形成阻隔層覆蓋於導電層上。
在本發明一實施方式中，上述晶圓結構具有透光元件與位於透光元件與保護層之間的支撐層。半導體結構的製造方法更包含切割阻隔層、晶圓、保護層、支撐層與透光元件。
在本發明上述實施方式中，在晶圓形成通道後，先蝕刻保護層，使保護層形成對準通道的開口。接著蝕刻晶圓環繞通道的側表面，使晶圓的通道被擴大而形成鏤空區。上述的兩階段蝕刻製程可讓焊墊露出於保護層的開口與晶圓的鏤空區。在蝕刻保護層時，保護層的開口的口徑可朝對應的通道的方向逐漸增大。在蝕刻晶圓的側表面時，晶圓的鏤空區口徑可朝對應的保護層開口的方向逐漸減小，且保護層的開口的口徑小於對應的鏤空區的口徑。
如此一來，不僅可避免導電層在晶圓相對保護層的表面與晶圓環繞鏤空區之側壁的鄰接處發生斷裂，且還可避免導電層在保護層環繞開口之側壁與焊墊的鄰接處發生斷裂。
100‧‧‧半導體結構
100a‧‧‧半導體結構
100b‧‧‧半導體結構
100c‧‧‧半導體結構
110‧‧‧晶片
110a‧‧‧晶圓
111‧‧‧表面
112‧‧‧感光元件
113‧‧‧通道
114‧‧‧鏤空區
115‧‧‧側表面
116‧‧‧第二側壁
120‧‧‧保護層
121‧‧‧表面
122‧‧‧開口
124‧‧‧第一側壁
130‧‧‧焊墊
140‧‧‧絕緣層
150‧‧‧導電層
160‧‧‧阻隔層
170‧‧‧透光元件
175‧‧‧空間
180‧‧‧支撐層
190‧‧‧彩色濾光片
200‧‧‧晶圓結構
210‧‧‧光阻層
212‧‧‧開口
11B-11B‧‧‧線段
12B-12B‧‧‧線段
13B-13B‧‧‧線段
D1‧‧‧方向
D2‧‧‧方向
L‧‧‧線段
R1‧‧‧口徑
R2‧‧‧口徑
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
θ1‧‧‧夾角
θ2‧‧‧夾角
第1圖繪示根據本發明一實施方式之半導體結構的剖面圖。
第2圖繪示第1圖之半導體結構的局部放大圖。
第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。
第4圖繪示第3圖之光阻層形成於晶圓之表面時的剖面圖。
第5圖繪示第4圖之晶圓蝕刻後的剖面圖。
第6圖繪示第5圖之保護層蝕刻後的剖面圖。
第7圖繪示第6圖之晶圓的側表面蝕刻後的剖面圖。
第8圖繪示第7圖之第一側壁、第二側壁及鄰接第一側壁與第二側壁間之保護層的表面形成絕緣層後的剖面圖。
第9圖繪示第8圖之絕緣層與焊墊形成導電層後的剖面圖。
第10圖繪示第9圖之導電層被覆蓋阻隔層後的剖面圖。
第11A圖繪示根據本發明一實施方式之半導體結構的立體圖。
第11B圖繪示第11A圖沿線段11B-11B的剖面圖。
第12A圖繪示根據本發明一實施方式之半導體結構的立體圖。
第12B圖繪示第12A圖沿線段12B-12B的剖面圖。
第13A圖繪示根據本發明一實施方式之半導體結構的立體圖。
第13B圖繪示第13A圖沿線段13B-13B的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之半導體結構100的剖面圖。第2圖繪示第1圖之半導體結構100的局部放大圖。同時參閱第1圖與第2圖，半導體結構100包含晶片110、保護層120、焊墊130、絕緣層140與導電層150。其中，晶片110具有感光元件112與鏤空區114。保護層120位於晶片110的表面上，且覆蓋感光元件112，可用來保護感光元件112。保護層120具有開口122，且開口122對準且連通於晶片110的鏤空區114。此外，開口122的口徑R1小於鏤空區114的口徑R2。開口122的口徑R1朝鏤空區114的方向D1逐漸增大，且鏤空區114的口徑R2朝開口122的方向D2逐漸減小，使保護層120環繞開口122的第一側壁124及晶片110環繞鏤空區114的第二側壁116均為斜面。如此一來，第一側壁124與焊墊130間的夾角θ1與第二側壁116與保護層120間的夾角θ2均為銳角。
焊墊130位於保護層120中，且露出於開口122。絕緣層140位於晶片110的表面111上、保護層120的第 一側壁124上、晶片110的第二側壁116上、與鄰接第一側壁124、第二側壁116間之保護層120的表面121上。導電層150位於絕緣層140上，且覆蓋從開口122露出的焊墊130，使得導電層150可電性接觸焊墊130。
透過保護層120之開口122與晶片110之鏤空區114的設計，可使保護層120的第一側壁124及晶片110的第二側壁116為斜面，因此可避免導電層150在晶片110的表面111與晶片110之第二側壁116的鄰接處發生斷裂，且還可避免導電層150在保護層120之第一側壁124與焊墊130的鄰接處發生斷裂。
此外，半導體結構100還可包含阻隔層160、透光元件170、支撐層180與彩色濾光片190。其中，阻隔層160覆蓋於導電層150上，可阻隔水氣與灰塵進入半導體結構100。支撐層180位於透光元件170與保護層120之間，使透光元件170、支撐層180與保護層120間形成一空間175。彩色濾光片190設置於保護層120背對晶片110的表面上，且位於空間175中。彩色濾光片190對準於晶片110的感光元件112，使光線進入透光元件170後，可穿過彩色濾光片190由感光元件112感測。
在本實施方式中，晶片110可以為影像感測元件、微機電(MEMS)系統元件、運算處理元件等，其材質可以包含矽。晶片110可以為晶圓(wafer)經切割(dicing)製程後所形成多個晶片中的一片。保護層120與阻隔層160可以為矽的氧化物，例如二氧化矽，但並不以此為限。焊墊130 與導電層150的材質可以包含鋁、銅或其他可導電的金屬。透光元件170可以為玻璃板，支撐層180的材質可以包含環氧樹脂，但在其他實施方式中，透光元件170與支撐層180也可選用其他的材料，不以限制本發明。
應瞭解到，在以上敘述中，已敘述過的元件連接關係將不在重複贅述，合先敘明。在以下敘述中，將說明半導體結構100的製造方法。
第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。首先在步驟S1中，提供晶圓結構，其中晶圓結構具有晶圓與覆蓋晶圓的保護層。接著在步驟S2中，形成圖案化的光阻層於晶圓相對保護層的表面上。之後在步驟S3中，蝕刻晶圓，使晶圓形成複數個通道，且保護層由通道露出。接著在步驟S4中，蝕刻保護層，使保護層形成對準通道的複數個開口。保護層中的複數個焊墊分別露出於開口與通道，且每一開口的口徑朝對應的通道的方向逐漸增大。最後在步驟S5中，蝕刻晶圓環繞通道的複數個側表面，使通道擴大而分別形成複數個鏤空區。每一鏤空區的口徑朝對應的開口的方向逐漸減小，且每一開口的口徑小於對應的鏤空區的口徑。
在以下敘述中，將敘述上述半導體結構之製造方法的各步驟。由於第1圖之晶片110為晶圓經過切割製程後形成，在以下敘述中，將以晶圓110a表示晶片110切割前的狀態。
第4圖繪示第3圖之光阻層210形成於晶圓110a 之表面111時的剖面圖。首先提供第4圖的晶圓結構200，其具有晶圓110a與覆蓋晶圓110a的保護層120。接著，可將光阻層210形成於晶圓110a相對保護層120的表面111上，並將光阻層210圖案化而形成對準於焊墊130的開口212。
第5圖繪示第4圖之晶圓110a蝕刻後的剖面圖。同時參閱第4圖與第5圖，待圖案化的光阻層210形成於晶圓110a的表面111上後，可蝕刻未被光阻層210覆蓋的晶圓110a。如此一來，晶圓110a便可形成對準於焊墊130的通道113，使焊墊130上方的保護層120可由通道113露出。
第6圖繪示第5圖之保護層120蝕刻後的剖面圖。同時參閱第5圖與第6圖，待晶圓110a形成通道113後，除去光阻層210。接著可蝕刻保護層120，使保護層120形成對準通道113的開口122。在蝕刻時，保護層120會被側向蝕刻，使保護層120中的焊墊130可不僅可露出於開口122與通道113，且開口122的口徑R1朝對應的通道113的方向D1逐漸增大。如此一來，第一側壁124為斜面。
第7圖繪示第6圖之晶圓110a的側表面115蝕刻後的剖面圖。同時參閱第6圖與第7圖，待蝕刻保護層120後，接著可蝕刻晶圓110a環繞通道113的側表面115，使通道113擴大而分別形成鏤空區114。鏤空區114的口徑R2朝對應的開口122的方向D2逐漸減小。如此一來，第二側壁116為斜面。此外，開口122的口徑R1小於對應的 鏤空區114的口徑R2。
第8圖繪示第7圖之第一側壁124、第二側壁116及鄰接第一側壁124與第二側壁116間之保護層120的表面121(見第2圖)形成絕緣層140後的剖面圖。同時參閱第7圖與第8圖，待晶圓110a的鏤空區114形成後，可於晶圓110a的表面111與第二側壁116上、鄰接第一側壁124與第二側壁116間之保護層120的表面121上、保護層120的第一側壁124上、焊墊130上形成絕緣層140。接著可圖案化絕緣層140，使位於焊墊130上的絕緣層140被去除，而得到第8圖的結構。
第9圖繪示第8圖之絕緣層140與焊墊130形成導電層150後的剖面圖。同時參閱第8圖與第9圖，待絕緣層140圖案化後，導電層150可形成於絕緣層140與焊墊130上，使導電層150電性接觸焊墊130。
第10圖繪示第9圖之導電層150被覆蓋阻隔層160後的剖面圖。同時參閱第9圖與第10圖，待導電層150可形成於絕緣層140與焊墊130上後，阻隔層160可覆蓋於導電層150上，以保護導電層150、晶圓110a與焊墊130。晶圓結構200還具有透光元件170與位於透光元件170與保護層120之間的支撐層180。最後，可沿線段L切割阻隔層160、晶圓110a、保護層120、支撐層180與透光元件170，使晶圓110a分割成晶片110(見第1圖)。如此一來，便可得到第1圖之半導體結構100。
第11A圖繪示根據本發明一實施方式之半導體結 構100a的立體圖。第11B圖繪示第11A圖沿線段11B-11B的剖面圖。同時參閱第11A圖與第11B圖，半導體結構100a包含晶片110、保護層120、焊墊130、絕緣層140與導電層150。在本實施方式中，鏤空區114周圍的晶片110壁面高度大致相同。阻隔層160僅填入部分的鏤空區114，使阻隔層160與焊墊130上的導電層150之間形成空間。
第12A圖繪示根據本發明一實施方式之半導體結構100b的立體圖。第12B圖繪示第12A圖沿線段12B-12B的剖面圖。同時參閱第12A圖與第12B圖，半導體結構100b包含晶片110、保護層120、焊墊130、絕緣層140與導電層150。在本實施方式中，鏤空區114周圍的晶片110壁面高度不同，例如第12B圖鏤空區114右側的晶片110壁面高於左側的晶片110壁面。阻隔層160完全覆蓋導電層150。
第13A圖繪示根據本發明一實施方式之半導體結構100c的立體圖。第13B圖繪示第13A圖沿線段13B-13B的剖面圖。同時參閱第13A圖與第13B圖，半導體結構100c包含晶片110、保護層120、焊墊130、絕緣層140與導電層150。在本實施方式中，鏤空區114周圍之晶片110壁面的坡度較第12B圖大。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟

Claims (10)

  1. 一種半導體結構，包含：一晶片，具有貫穿於其內的一鏤空區，及一感光元件；一保護層，位於該晶片的表面上，且覆蓋該感光元件，其中該保護層具有一開口，對準且連通於該鏤空區；該開口的口徑小於該鏤空區的口徑；該開口的口徑朝該鏤空區的方向逐漸增大，且該鏤空區的口徑朝該開口的方向逐漸減小，使該保護層環繞該開口的一第一側壁及該晶片環繞該鏤空區的一第二側壁均為斜面；一焊墊，位於該保護層中，且露出於該開口；一絕緣層，位於該第一側壁上、該第二側壁上、與鄰接該第一側壁、該第二側壁間之該保護層的表面上；以及一導電層，位於該絕緣層上，且覆蓋該焊墊，使該導電層電性接觸該焊墊。
  2. 如請求項1所述之半導體結構，其中該第一側壁與該焊墊間的夾角與該第二側壁與該保護層間的夾角均為銳角。
  3. 如請求項1所述之半導體結構，更包含：一阻隔層，覆蓋於該導電層上。
  4. 如請求項1所述之半導體結構，更包含：一透光元件；以及 一支撐層，位於該透光元件與該保護層之間，使該透光元件、該支撐層與該保護層間形成一空間。
  5. 如請求項4所述之半導體結構，更包含：一彩色濾光片，設置於該保護層背對該晶片的表面上，且位於該空間中，其中該彩色濾光片對準於該感光元件。
  6. 一種半導體結構的製造方法，包含下列步驟：(a)提供一晶圓結構，其中該晶圓結構具有一晶圓與覆蓋該晶圓的一保護層；(b)形成圖案化的一光阻層於該晶圓相對該保護層的表面上；(c)蝕刻該晶圓，使該晶圓形成複數個貫穿於其內的通道，且該保護層由該些通道露出；(d)蝕刻該保護層，使該保護層形成對準該些通道的複數個開口，其中該保護層中的複數個焊墊分別露出於該些開口與該些通道，且每一該開口的口徑朝對應的該通道的方向逐漸增大；以及(e)蝕刻該晶圓環繞該些通道的複數個側表面，使該些通道擴大而分別形成複數個鏤空區，其中每一該鏤空區的口徑朝對應的該開口的方向逐漸減小，且每一該開口的口徑小於對應的該鏤空區的口徑。
  7. 如請求項6所述之半導體結構的製造方法，更包含：形成一絕緣層於該保護層環繞該些開口的複數個第一側壁上、該晶圓環繞該些鏤空區的複數個第二側壁上、該些焊墊上、及鄰接該些第一側壁與該些第二側壁間之該保護層的表面上；以及圖案化該絕緣層，使位於該些焊墊上的該絕緣層被去除。
  8. 如請求項7所述之半導體結構的製造方法，更包含：形成一導電層於該絕緣層與該些焊墊上，使該導電層電性接觸該些焊墊。
  9. 如請求項8所述之半導體結構的製造方法，更包含：形成一阻隔層覆蓋於該導電層上。
  10. 如請求項9所述之半導體結構的製造方法，其中該晶圓結構具有一透光元件與位於該透光元件與該保護層之間的一支撐層，該半導體結構的製造方法更包含：切割該阻隔層、該晶圓、該保護層、該支撐層與該透光元件。
TW103122104A 2013-08-21 2014-06-26 半導體結構及其製造方法 TWI566353B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361868324P 2013-08-21 2013-08-21

Publications (2)

Publication Number Publication Date
TW201508886A TW201508886A (zh) 2015-03-01
TWI566353B true TWI566353B (zh) 2017-01-11

Family

ID=52479575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122104A TWI566353B (zh) 2013-08-21 2014-06-26 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US9331256B2 (zh)
CN (1) CN104425525B (zh)
TW (1) TWI566353B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640683B2 (en) 2013-11-07 2017-05-02 Xintec Inc. Electrical contact structure with a redistribution layer connected to a stud
CN104576708B (zh) * 2015-01-28 2017-05-03 深圳市华星光电技术有限公司 Oled像素结构
TWI564961B (zh) * 2015-03-06 2017-01-01 精材科技股份有限公司 半導體結構及其製造方法
CN108010929A (zh) * 2017-11-29 2018-05-08 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装方法
CN109904285B (zh) * 2019-03-11 2022-04-05 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法
CN112992829A (zh) * 2019-12-02 2021-06-18 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269549A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体集積回路の製造方法
JPH0423455A (ja) * 1990-05-18 1992-01-27 Seiko Epson Corp 半導体装置
JPH11354560A (ja) * 1998-06-09 1999-12-24 Matsushita Electron Corp 半導体装置の製造方法
US20090042355A1 (en) * 2004-03-29 2009-02-12 Yamaha Corporation Semiconductor wafer and manufacturing method therefor
US20100102460A1 (en) * 2008-10-23 2010-04-29 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241665A1 (en) * 2006-04-12 2007-10-18 Matsushita Electric Industrial Co., Ltd. Organic electroluminescent element, and manufacturing method thereof, as well as display device and exposure apparatus using the same
KR20080101635A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 반도체 패키지, 그 제조 방법, 및 반도체 패키지를 이용한패키지 모듈 및 전자 제품
US8017940B2 (en) * 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
JP4495781B2 (ja) * 2008-06-06 2010-07-07 パナソニック株式会社 有機ｅｌディスプレイパネルおよびその製造方法
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
CN102077689B (zh) * 2009-08-31 2013-05-15 松下电器产业株式会社 发光元件及其制造方法以及发光装置
WO2012017487A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、表示装置、および発光素子の製造方法
CN102592982B (zh) * 2011-01-17 2017-05-03 精材科技股份有限公司 晶片封装体的形成方法
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
CN102280433B (zh) * 2011-08-19 2013-04-17 苏州晶方半导体科技股份有限公司 晶圆级芯片尺寸封装结构及其封装方法
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
WO2013093974A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 有機ｅｌ表示パネル
US9006896B2 (en) * 2012-05-07 2015-04-14 Xintec Inc. Chip package and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269549A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体集積回路の製造方法
JPH0423455A (ja) * 1990-05-18 1992-01-27 Seiko Epson Corp 半導体装置
JPH11354560A (ja) * 1998-06-09 1999-12-24 Matsushita Electron Corp 半導体装置の製造方法
US20090042355A1 (en) * 2004-03-29 2009-02-12 Yamaha Corporation Semiconductor wafer and manufacturing method therefor
US20100102460A1 (en) * 2008-10-23 2010-04-29 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US9450015B2 (en) 2016-09-20
US9331256B2 (en) 2016-05-03
US20150054002A1 (en) 2015-02-26
TW201508886A (zh) 2015-03-01
CN104425525B (zh) 2018-05-15
US20160218140A1 (en) 2016-07-28
CN104425525A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
TWI566353B (zh) 半導體結構及其製造方法
TWI402941B (zh) 半導體結構及其製造方法
TWI505428B (zh) 晶片封裝體及其形成方法
US9780251B2 (en) Semiconductor structure and manufacturing method thereof
TWI540655B (zh) 半導體結構及其製造方法
TWI640046B (zh) 晶片封裝體及其製作方法
JP2010177569A (ja) 光学デバイス及びその製造方法
JP2006093367A (ja) 半導体装置の製造方法
TWI593121B (zh) 感測器裝置及其形成方法
US10930602B2 (en) Semiconductor device and method for fabricating the same
TW201431052A (zh) 半導體裝置及其製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
TWI549243B (zh) 半導體結構及其製造方法
EP3002786B1 (en) Semiconductor chip
TWI630712B (zh) 晶片封裝體及其製造方法
TWI419317B (zh) 感光結構之製造方法
TWI564961B (zh) 半導體結構及其製造方法
TWI529891B (zh) 半導體結構及其製作方法
TWI590431B (zh) 晶片封裝體及其製作方法
TWI518846B (zh) 半導體元件、晶圓結構以及其製作方法
TWI677079B (zh) 晶片封裝體及其製造方法
TWI440150B (zh) 凸塊製程及其結構
TWI620286B (zh) 晶片封裝體及其製造方法
JP2023004854A (ja) 半導体装置及びその製造方法
KR20020055034A (ko) 이미지센서 제조방법