CN111584374B - 一种半导体器件的封装方法 - Google Patents

一种半导体器件的封装方法 Download PDF

Info

Publication number
CN111584374B
CN111584374B CN202010437592.9A CN202010437592A CN111584374B CN 111584374 B CN111584374 B CN 111584374B CN 202010437592 A CN202010437592 A CN 202010437592A CN 111584374 B CN111584374 B CN 111584374B
Authority
CN
China
Prior art keywords
semiconductor device
nanowire
metal
carrier
metal nanowire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010437592.9A
Other languages
English (en)
Other versions
CN111584374A (zh
Inventor
徐彩芬
汤亚勇
苏华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hongrunxin Electronics Co ltd
Original Assignee
Shenzhen Hongrunxin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hongrunxin Electronics Co ltd filed Critical Shenzhen Hongrunxin Electronics Co ltd
Priority to CN202010437592.9A priority Critical patent/CN111584374B/zh
Publication of CN111584374A publication Critical patent/CN111584374A/zh
Application granted granted Critical
Publication of CN111584374B publication Critical patent/CN111584374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体器件的封装方法,包括以下步骤:在载体上设置第一半导体器件、第二半导体器件以及第三半导体器件;在所述载体上形成第一介质薄层和第一树脂层,利用第一掩膜形成覆盖第一半导体器件和第二半导体器件的第一金属屏蔽屏蔽层,利用第二掩膜形成覆盖第一半导体器件的第一金属纳米线屏蔽层,接着形成第二树脂层,接着利用第三掩膜形成第二金属纳米线屏蔽层,所述第二金属纳米线屏蔽层仅覆盖所述第三半导体器件,接着在所述载体上形成树脂封装层。

Description

一种半导体器件的封装方法
技术领域
本发明涉及半导体封装技术领域,特别是涉及一种半导体器件的封装方法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求,电磁屏蔽的各项要求也越来越高。伴随着微型化的要求,势必需要提升整体电磁屏蔽的可靠度。为了改善上述的问题,相关领域莫不费尽心思开发。如何能提供一种具有高可靠度的半导体器件的封装方法,实属当前重要研发课题之一,也成为当前相关领域亟需改进的目标。
发明内容
本发明的目的是克服上述现有技术的不足,提供一种半导体器件的封装方法。
为实现上述目的,本发明采用的技术方案是:
一种半导体器件的封装方法,包括以下步骤:
1)提供一载体,在所述载体上设置第一半导体器件、第二半导体器件以及第三半导体器件。
2)在所述载体上沉积第一介质薄层,所述第一介质薄层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
3)接着在所述载体上旋涂含有树脂材料的第一溶液,其中,所述含有树脂材料的第一溶液中树脂材料的浓度为30-60mg/ml,接着进行烘干处理以形成第一树脂层,所述第一树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
4)接着在所述载体上设置第一掩膜,所述第一掩膜仅暴露所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着沉积金属材料以形成第一金属屏蔽屏蔽层,所述第一金属屏蔽屏蔽层覆盖所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着去除第一掩膜。
5)接着在所述载体上设置第二掩膜,所述第二掩膜仅暴露所述第一半导体器件的上表面和侧表面,接着旋涂第一含有金属纳米线的悬浮液,接着进行烘干处理,以形成第一金属纳米线屏蔽层,所述第一金属纳米线屏蔽层仅覆盖所述第一半导体器件的上表面和侧表面,接着移除所述第二掩膜。
6)接着在所述载体上旋涂含有树脂材料的第二溶液,其中,所述含有树脂材料的第二溶液中树脂材料的浓度为50-100mg/ml,接着进行烘干处理以形成第二树脂层,所述第二树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
7)接着在所述载体上设置第三掩膜,所述第三掩膜仅暴露所述第三半导体器件的所在的区域,接着旋涂第二含有金属纳米线的悬浮液,接着进行烘干处理,以形成第二金属纳米线屏蔽层,所述第二金属纳米线屏蔽层仅覆盖所述第三半导体器件的上表面和侧表面,接着移除所述第三掩膜。
8)接着在所述载体上形成树脂封装层。
作为优选,在所述步骤2)中,通过PECVD法、ALD法、热氧化法或PVD法形成所述第一介质薄层,所述第一介质薄层的材质是氧化硅、氧化锆、氧化铪、氮化硅、氮氧化硅、氧化钽、氧化铝中的一种,所述第一介质薄层的厚度为20-50纳米。
作为优选,在所述步骤3)和6)中,所述第一溶液和所述第二溶液中的树脂材料均包括环氧树脂、丙烯酸树脂、硅胶、BCB、聚乙烯醇、聚苯乙烯、PMMA、PET、PC中的一种。
作为优选,在所述步骤4)中,所述金属材料包括金、铜、铝、镍、钴、铁、银、钯、钛中的一种或多种,所述第一金属屏蔽屏蔽层的沉积方法为热蒸发、磁控溅射、电子束蒸发、电镀以及化学镀中的一种或多种。
作为优选,在所述步骤5)中,所述第一含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度为10-30mg/ml。
作为优选,在所述步骤7)中,所述第二含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度为5-20mg/ml,且所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度小于所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度。
作为优选,在所述步骤8)中,所述树脂封装层的材料包括环氧树脂,通过模塑工艺形成所述树脂封装层。
本发明与现有技术相比具有下列优点:
在本发明的半导体器件的封装方法中,先利用第一掩膜在第一半导体器件和第二半导体器件上沉积金属材料以形成第一金属屏蔽屏蔽层,然后利用第二掩膜在第一半导体器件上旋涂含有金属纳米线的悬浮液以形成第一金属纳米线屏蔽层,最后再利用第三掩膜在第三半导体器件的上旋涂含有金属纳米线的悬浮液以形成第二金属纳米线屏蔽层,实现了针对不同的半导体器件,形成不同的屏蔽层。在确保各半导体器件的电磁屏蔽效果的同时,减少金属纳米线的使用量。且本发明的封装方法简单易行,减少大型设备的运用,通过低温旋涂方法即可形成具有金属纳米线屏蔽层的封装结构,降低了制造成本。
附图说明
图1-图6为本发明的半导体器件的形成过程中各步骤的结构示意图。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本公开及其应用或使用的任何限制。也就是说,本文中的结构及方法是以示例性的方式示出,来说明本公开中的结构和方法的不同实施例。然而,本领域技术人员将会理解,它们仅仅说明可以用来实施的本公开的示例性方式,而不是穷尽的方式。此外,附图不必按比例绘制,一些特征可能被放大以示出具体组件的细节。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
一种半导体器件的封装方法,包括以下步骤:
1)提供一载体,在所述载体上设置第一半导体器件、第二半导体器件以及第三半导体器件。
2)在所述载体上沉积第一介质薄层,所述第一介质薄层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
3)接着在所述载体上旋涂含有树脂材料的第一溶液,其中,所述含有树脂材料的第一溶液中树脂材料的浓度为30-60mg/ml,接着进行烘干处理以形成第一树脂层,所述第一树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
4)接着在所述载体上设置第一掩膜,所述第一掩膜仅暴露所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着沉积金属材料以形成第一金属屏蔽屏蔽层,所述第一金属屏蔽屏蔽层覆盖所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着去除第一掩膜。
5)接着在所述载体上设置第二掩膜,所述第二掩膜仅暴露所述第一半导体器件的上表面和侧表面,接着旋涂第一含有金属纳米线的悬浮液,接着进行烘干处理,以形成第一金属纳米线屏蔽层,所述第一金属纳米线屏蔽层仅覆盖所述第一半导体器件的上表面和侧表面,接着移除所述第二掩膜。
6)接着在所述载体上旋涂含有树脂材料的第二溶液,其中,所述含有树脂材料的第二溶液中树脂材料的浓度为50-100mg/ml,接着进行烘干处理以形成第二树脂层,所述第二树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
7)接着在所述载体上设置第三掩膜,所述第三掩膜仅暴露所述第三半导体器件的所在的区域,接着旋涂第二含有金属纳米线的悬浮液,接着进行烘干处理,以形成第二金属纳米线屏蔽层,所述第二金属纳米线屏蔽层仅覆盖所述第三半导体器件的上表面和侧表面,接着移除所述第三掩膜。
8)接着在所述载体上形成树脂封装层。
进一步的,在所述步骤2)中,通过PECVD法、ALD法、热氧化法或PVD法形成所述第一介质薄层,所述第一介质薄层的材质是氧化硅、氧化锆、氧化铪、氮化硅、氮氧化硅、氧化钽、氧化铝中的一种,所述第一介质薄层的厚度为20-50纳米。
进一步的,在所述步骤3)和6)中,所述第一溶液和所述第二溶液中的树脂材料均包括环氧树脂、丙烯酸树脂、硅胶、BCB、聚乙烯醇、聚苯乙烯、PMMA、PET、PC中的一种。
进一步的,在所述步骤4)中,所述金属材料包括金、铜、铝、镍、钴、铁、银、钯、钛中的一种或多种,所述第一金属屏蔽屏蔽层的沉积方法为热蒸发、磁控溅射、电子束蒸发、电镀以及化学镀中的一种或多种。
进一步的,在所述步骤5)中,所述第一含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度为10-30mg/ml。
进一步的,在所述步骤7)中,所述第二含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度为5-20mg/ml,且所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度小于所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度。
进一步的,在所述步骤8)中,所述树脂封装层的材料包括环氧树脂,通过模塑工艺形成所述树脂封装层。
请参阅图1~图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
下面结合图1至图6描述根据本公开的示例性实施例的半导体器件的封装方法。
如图1所示,在步骤1)中,提供一载体1,在所述载体1上设置第一半导体器件21、第二半导体器件22以及第三半导体器件23。
所述载体1可以是临时载体、封装基板或印刷线路板,所述临时载体可以为玻璃载体、塑料板载体、陶瓷载体或金属载体,所述封装基板可以包括绝缘载体以及位于载体基板上的电路布线层。所述第一半导体器件21、第二半导体器件22以及第三半导体器件23为不同种类的电子器件。
在步骤2)中,在所述载体1上沉积第一介质薄层3,所述第一介质薄层3共形的覆盖所述载体1、所述第一半导体器件21、所述第二半导体器件22以及所述第三半导体器件23。
在所述步骤2)中,通过PECVD法、ALD法、热氧化法或PVD法形成所述第一介质薄层3,所述第一介质薄层3的材质是氧化硅、氧化锆、氧化铪、氮化硅、氮氧化硅、氧化钽、氧化铝中的一种,所述第一介质薄层的厚度为20-50纳米。在具体的实施例中,通过PECVD法沉积氮化硅或氧化硅、通过ALD法沉积氧化铝或者通过热氧化法沉积氧化硅,所述第一介质薄层的厚度为20纳米、25纳米、30纳米、35纳米、40纳米、45纳米或50纳米。
在步骤3)中,在所述载体1上旋涂含有树脂材料的第一溶液,其中,所述含有树脂材料的第一溶液中树脂材料的浓度为30-60mg/ml,接着进行烘干处理以形成第一树脂层4,所述第一树脂层4共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件。
其中,在所述步骤3)中,所述第一溶液中的树脂材料包括环氧树脂、丙烯酸树脂、硅胶、BCB、聚乙烯醇、聚苯乙烯、PMMA、PET、PC中的一种,在具体的实施例中,所述含有树脂材料的第一溶液中树脂材料的浓度为30mg/ml、35mg/ml、40mg/ml、45mg/ml、50mg/ml、55mg/ml或60mg/ml。旋涂的转速为2000-5000转/分钟,具体的,旋涂的转速为2500转/分钟、3000转/分钟、3500转/分钟、4000转/分钟、4500转/分钟,旋涂的时间为60秒、100秒或200秒,接着在90℃、100℃或110℃的条件下热处理10分钟、20分钟或30分钟。
如图2所示,在步骤4)中,接着在所述载体1上设置第一掩膜5,所述第一掩膜5仅暴露所述第一半导体器件21的上表面和侧表面以及所述第二半导体器件22的上表面和侧表面,接着沉积金属材料以形成第一金属屏蔽屏蔽层6,所述第一金属屏蔽屏蔽层6覆盖所述第一半导体器件21的上表面和侧表面以及所述第二半导体器件22的上表面和侧表面,接着去除第一掩膜5。
其中,可以利用预先制备好的金属框架作为第一掩膜5,,也可以在所述载体1上涂覆光刻胶,进而通过曝光显影工艺以形成第一掩膜5,接着通过热蒸发、磁控溅射、电子束蒸发、电镀以及化学镀中的一种或多种方式沉积包括金、铜、铝、镍、钴、铁、银、钯、钛中的一种或多种金属材料,以形成第一金属屏蔽屏蔽层6。
如图3所示,在步骤5)中,在所述载体1上设置第二掩膜7,所述第二掩膜7仅暴露所述第一半导体器件21的上表面和侧表面,接着旋涂第一含有金属纳米线的悬浮液,接着进行烘干处理,以形成第一金属纳米线屏蔽层8,所述第一金属纳米线屏蔽层8仅覆盖所述第一半导体器件21的上表面和侧表面,接着移除所述第二掩膜7。
其中,可以利用预先制备好的金属框架作为第二掩膜7,也可以在所述载体1上涂覆光刻胶,进而通过曝光显影工艺以形成第二掩膜7。
其中,在所述步骤5)中,所述第一含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度为10-30mg/ml。优选的,所述第一含有金属纳米线的悬浮液中的金属纳米线的直径为20-50纳米,所述金属纳米线的长度为1-3微米,旋涂第一含有金属纳米线的悬浮液的转速为3000-5000转/分钟,旋涂的时间为50-200秒,烘干处理的具体步骤为:在90-110℃下加热10-20分钟,以形成所述第一金属纳米线屏蔽层8。更为优选的,所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度为10mg/ml、15mg/ml、20mg/ml、25mg/ml或30mg/ml。所述第一含有金属纳米线的悬浮液中的金属纳米线的直径为20-40纳米或30-50纳米,所述金属纳米线的长度为1-3微米,旋涂第一含有金属纳米线的悬浮液的转速为3000转/分钟、4000转/分钟或5000转/分钟,旋涂的时间为80-150秒,烘干处理的具体步骤为:在100-110℃下加热15-20分钟。
如图4所示,在步骤6)中,在所述载体1上旋涂含有树脂材料的第二溶液,其中,所述含有树脂材料的第二溶液中树脂材料的浓度为50-100mg/ml,接着进行烘干处理以形成第二树脂层9,所述第二树脂层9共形的覆盖所述载体1、所述第一半导体器件21、所述第二半导体器件22以及所述第三半导体器件23。
其中,在所述步骤6)中,所述第二溶液中的树脂材料包括环氧树脂、丙烯酸树脂、硅胶、BCB、聚乙烯醇、聚苯乙烯、PMMA、PET、PC中的一种,在具体的实施例中,所述含有树脂材料的第二溶液中树脂材料的浓度为50mg/ml、60mg/ml、70mg/ml、80mg/ml、90mg/ml或100mg/ml。旋涂的转速为2000-5000转/分钟,具体的,旋涂的转速为2500转/分钟、3000转/分钟、3500转/分钟、4000转/分钟、4500转/分钟,旋涂的时间为60秒、100秒或200秒,接着在90℃、100℃或110℃的条件下热处理10分钟、20分钟或30分钟。
如图5所示,在步骤7)中,在所述载体1上设置第三掩膜10,所述第三掩膜10仅暴露所述第三半导体器件23的所在的区域,接着旋涂第二含有金属纳米线的悬浮液,接着进行烘干处理,以形成第二金属纳米线屏蔽层11,所述第二金属纳米线屏蔽层11仅覆盖所述第三半导体器件的上表面和侧表面,接着移除所述第三掩膜10。
在所述步骤7)中,所述第二含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度为5-20mg/ml,且所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度小于所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度。优选的,优选的,所述第二含有金属纳米线的悬浮液中的金属纳米线的直径为60-90纳米,所述金属纳米线的长度为4-8微米,旋涂第二含有金属纳米线的悬浮液的转速为3000-5000转/分钟,旋涂的时间为50-200秒,烘干处理的具体步骤为:在90-110℃下加热10-20分钟,以形成所述第二金属纳米线屏蔽层11。更为优选的,所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度为5mg/ml、7mg/ml、9mg/ml、12mg/ml或18mg/ml。所述第二含有金属纳米线的悬浮液中的金属纳米线的直径为60-80纳米或70-90纳米,所述金属纳米线的长度为5-7微米,旋涂第一含有金属纳米线的悬浮液的转速为3000转/分钟、4000转/分钟或5000转/分钟,旋涂的时间为80-150秒,烘干处理的具体步骤为:在100-110℃下加热15-20分钟。
如图6所示,在步骤8)中,接着在所述载体1上形成树脂封装层12,所述树脂封装层12的材料包括环氧树脂,通过模塑工艺形成所述树脂封装层12。
在本发明的半导体器件的封装方法中,先利用第一掩膜在第一半导体器件和第二半导体器件上沉积金属材料以形成第一金属屏蔽屏蔽层,然后利用第二掩膜在第一半导体器件上旋涂含有金属纳米线的悬浮液以形成第一金属纳米线屏蔽层,最后再利用第三掩膜在第三半导体器件的上旋涂含有金属纳米线的悬浮液以形成第二金属纳米线屏蔽层,实现了针对不同的半导体器件,形成不同的屏蔽层。在确保各半导体器件的电磁屏蔽效果的同时,减少金属纳米线的使用量。且本发明的封装方法简单易行,减少大型设备的运用,通过低温旋涂方法即可形成具有金属纳米线屏蔽层的封装结构,降低了制造成本。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种半导体器件的封装方法,其特征在于:包括以下步骤:
1)提供一载体,在所述载体上设置第一半导体器件、第二半导体器件以及第三半导体器件;
2)在所述载体上沉积第一介质薄层,所述第一介质薄层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件;
3)接着在所述载体上旋涂含有树脂材料的第一溶液,其中,所述含有树脂材料的第一溶液中树脂材料的浓度为30-60mg/ml,接着进行烘干处理以形成第一树脂层,所述第一树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件;
4)接着在所述载体上设置第一掩膜,所述第一掩膜仅暴露所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着沉积金属材料以形成第一金属屏蔽屏蔽层,所述第一金属屏蔽屏蔽层覆盖所述第一半导体器件的上表面和侧表面以及所述第二半导体器件的上表面和侧表面,接着去除第一掩膜;
5)接着在所述载体上设置第二掩膜,所述第二掩膜仅暴露所述第一半导体器件的上表面和侧表面,接着旋涂第一含有金属纳米线的悬浮液,接着进行烘干处理,以形成第一金属纳米线屏蔽层,所述第一金属纳米线屏蔽层仅覆盖所述第一半导体器件的上表面和侧表面,接着移除所述第二掩膜;
6)接着在所述载体上旋涂含有树脂材料的第二溶液,其中,所述含有树脂材料的第二溶液中树脂材料的浓度为50-100mg/ml,接着进行烘干处理以形成第二树脂层,所述第二树脂层共形的覆盖所述载体、所述第一半导体器件、所述第二半导体器件以及所述第三半导体器件;
7)接着在所述载体上设置第三掩膜,所述第三掩膜仅暴露所述第三半导体器件的所在的区域,接着旋涂第二含有金属纳米线的悬浮液,接着进行烘干处理,以形成第二金属纳米线屏蔽层,所述第二金属纳米线屏蔽层仅覆盖所述第三半导体器件的上表面和侧表面,接着移除所述第三掩膜;
8)接着在所述载体上形成树脂封装层。
2.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤2)中,通过PECVD法、ALD法、热氧化法或PVD法形成所述第一介质薄层,所述第一介质薄层的材质是氧化硅、氧化锆、氧化铪、氮化硅、氮氧化硅、氧化钽、氧化铝中的一种,所述第一介质薄层的厚度为20-50纳米。
3.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤3)和6)中,所述第一溶液和所述第二溶液中的树脂材料均包括环氧树脂、丙烯酸树脂、硅胶、BCB、聚乙烯醇、聚苯乙烯、PMMA、PET、PC中的一种。
4.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤4)中,所述金属材料包括金、铜、铝、镍、钴、铁、银、钯、钛中的一种或多种,所述第一金属屏蔽屏蔽层的沉积方法为热蒸发、磁控溅射、电子束蒸发、电镀以及化学镀中的一种或多种。
5.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤5)中,所述第一含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度为10-30mg/ml。
6.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤7)中,所述第二含有金属纳米线的悬浮液中的金属纳米线为金纳米线、银纳米线、铜纳米线、镍纳米线、铜钴纳米线、铜钴镍纳米线中的一种,所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度为5-20mg/ml,且所述第二含有金属纳米线的悬浮液中的金属纳米线的浓度小于所述第一含有金属纳米线的悬浮液中的金属纳米线的浓度。
7.根据权利要求1所述的半导体器件的封装方法,其特征在于:在所述步骤8)中,所述树脂封装层的材料包括环氧树脂,通过模塑工艺形成所述树脂封装层。
CN202010437592.9A 2020-05-21 2020-05-21 一种半导体器件的封装方法 Active CN111584374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010437592.9A CN111584374B (zh) 2020-05-21 2020-05-21 一种半导体器件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010437592.9A CN111584374B (zh) 2020-05-21 2020-05-21 一种半导体器件的封装方法

Publications (2)

Publication Number Publication Date
CN111584374A CN111584374A (zh) 2020-08-25
CN111584374B true CN111584374B (zh) 2023-08-22

Family

ID=72113879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010437592.9A Active CN111584374B (zh) 2020-05-21 2020-05-21 一种半导体器件的封装方法

Country Status (1)

Country Link
CN (1) CN111584374B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114792634B (zh) * 2022-06-27 2022-08-26 威海市泓淋电力技术股份有限公司 一种柔性封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
TW201606977A (zh) * 2014-08-08 2016-02-16 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
CN107431048A (zh) * 2015-04-07 2017-12-01 天津威盛电子有限公司 半导体封装件及其制造方法
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN108962497A (zh) * 2018-07-19 2018-12-07 东莞市中图半导体科技有限公司 一种在图形化衬底上制备银纳米线基透明导电薄膜的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091907A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for electronic components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
TW201606977A (zh) * 2014-08-08 2016-02-16 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
CN107431048A (zh) * 2015-04-07 2017-12-01 天津威盛电子有限公司 半导体封装件及其制造方法
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN108962497A (zh) * 2018-07-19 2018-12-07 东莞市中图半导体科技有限公司 一种在图形化衬底上制备银纳米线基透明导电薄膜的方法

Also Published As

Publication number Publication date
CN111584374A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US20190363062A1 (en) Package with Passive Devices and Method of Forming the Same
TWI770051B (zh) 在半導體中的積體電路(ic)結構、使用於半導體的方法及製造互連件的方法
JP3596790B2 (ja) 集積回路用絶縁体とその製造方法
CN104752367A (zh) 晶圆级封装结构及其形成方法
US20070182013A1 (en) Damascene structure having a reduced permittivity and manufacturing method thereof
CN111584374B (zh) 一种半导体器件的封装方法
WO2019212677A1 (en) Innovative fan-out panel level package (foplp) warpage control
US20170243845A1 (en) Fan-out wafer-level packages with improved topology
US9673137B2 (en) Electronic device having a lead with selectively modified electrical properties
CN106328603B (zh) 封装件结构及其形成方法
TWI708298B (zh) 半導體結構及其製備方法
TW201238013A (en) Ceramic substrate and method for fabricating the same
US9711479B2 (en) Substrate less die package having wires with dielectric and metal coatings and the method of manufacturing the same
TWI669997B (zh) 線路板結構及其製作方法
CN113675099B (zh) 一种散热型堆叠封装体及其制作方法
US20190214342A1 (en) Vias and gaps in semiconductor interconnects
US11876040B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN111524817A (zh) 一种半导体芯片堆叠封装及其形成方法
CN111508851B (zh) 一种半导体结构及其形成方法
CN111508852A (zh) 一种半导体管芯的封装构件及其制备方法
CN114792634B (zh) 一种柔性封装结构及其制造方法
CN111584372A (zh) 一种射频芯片封装结构及其制备方法
CN111584373A (zh) 一种具有屏蔽功能的射频前端芯片封装及其制备方法
CN111200062B (zh) 一种基于纳米颗粒填充工艺的微型化电感制作方法和电感
WO2019109600A1 (zh) 集成电路模组结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230714

Address after: 3A06, Building 2, Hangcheng Zhiguzhongcheng Future Industrial Park, Sanwei Community, Hangcheng Street, Bao'an District, Shenzhen, Guangdong 518000

Applicant after: Shenzhen Hongrunxin Electronics Co.,Ltd.

Address before: 215600 Xu Caifen, No. 3, Tongji Road, Jingang town, Zhangjiagang City, Suzhou City, Jiangsu Province

Applicant before: Xu Caifen

GR01 Patent grant
GR01 Patent grant