TWI548769B - Preparation of nickel film - Google Patents

Preparation of nickel film Download PDF

Info

Publication number
TWI548769B
TWI548769B TW101131806A TW101131806A TWI548769B TW I548769 B TWI548769 B TW I548769B TW 101131806 A TW101131806 A TW 101131806A TW 101131806 A TW101131806 A TW 101131806A TW I548769 B TWI548769 B TW I548769B
Authority
TW
Taiwan
Prior art keywords
film
nickel
gas
ligand
nitrogen
Prior art date
Application number
TW101131806A
Other languages
English (en)
Other versions
TW201321545A (zh
Inventor
Hideki Yuasa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201321545A publication Critical patent/TW201321545A/zh
Application granted granted Critical
Publication of TWI548769B publication Critical patent/TWI548769B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

鎳膜之成膜方法
本發明係關於藉由化學蒸鍍法(CVD)來將鎳膜予以成膜的鎳膜之成膜方法。
近來,半導體裝置,係被要求進一步的動作之高速化與低消耗電力化,例如,為了實現MOS型半導體之源極及汲極的接觸部或閘極電極之低電阻化,而藉由對準金屬矽化物(Salicide)製程來形成矽化物。就上述矽化物而言,矽的消耗量為少,且能夠低電阻化的鎳矽化物(NiSi)係備受矚目。
於NiSi膜之形成中,係多採用在藉由濺鍍等之物理蒸鍍法(PVD)來將鎳(Ni)膜成膜於矽基板或者是多晶矽膜上之後,在惰性氣體中進行退火而使其反應的方法(例如專利文獻1)。
此外,也嘗試將Ni膜本身使用於DRAM之電容電極。
但,隨著半導體裝置的微細化,於PVD中會有段差覆蓋(step coverage)不佳的缺點,故藉由段差覆蓋為良好的CVD來將Ni膜予以成膜的方法係被探討(例如專利文獻2)。
於藉由CVD來將Ni膜予以成膜時,係可使用鎳脒鹽作為成膜原料(先質),且使用NH3作為還原氣體。但,於 使用此等而將Ni膜予以成膜時,由於處理氣體中含有N,因此於N進入膜中而形成Ni膜之際會同時形成鎳氮化物(NixN),而導致所得到的膜變成含有雜質之N的Ni膜,且導致膜的電阻為高者。
為了改善上述的缺點,於專利文獻3中係揭示有:在使用鎳脒鹽與NH3而形成含N之Ni膜之後,讓膜在氫環境下進行改質處理,藉以去除膜中的N。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平9-153616號公報
[專利文獻2]國際公開第2007/116982號
[專利文獻3]國際公開第2011/040385號
然而,如上所述,由於在成膜後附加後處理而使處理時間增長,因而導致單位時間產量降低。而且,於上述專利文獻3中,為了提高Ni的純度,有必要反覆進行多次成膜與改質處理,故導致處理時間又變得更長。
本發明係鑑於上述情事而完成者,其目的為提供一種能夠藉由CVD來將雜質較少的鎳膜以高產量進行成膜的鎳膜之成膜方法。
為了解決上述之課題,本發明係提供一種鎳膜之成膜方法,其特徵為具有:藉由使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物作為成膜原料,並使用由氨、聯氨及此等之衍生物中所選出之至少1種作為還原氣體的CVD來將初期鎳膜成膜於基板上的第1步驟、和藉由使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物作為成膜原料,並使用氫氣作為還原氣體的CVD來將主鎳膜成膜於初期鎳膜之上的第2步驟。
此外,本發明係提供一種記憶媒體,其係在電腦上動作,並將用以控制成膜裝置的程式加以記憶之記憶媒體,其特徵為:前述程式係於實行時使電腦控制前述成膜裝置,以使上述鎳膜之成膜方法得以執行。
若依據本發明,由於在基板上執行了能在基板上成膜之初期鎳膜之成膜,該初期鎳膜係含有使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物與氨等之鎳氮化物,之後,於其上執行在基板上難以成膜之主鎳膜之成膜,該主鎳膜係使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物與氫氣,因此可將主鎳膜在鎳氮化合物等之雜質較少的狀態下予以成膜,此外,可藉由 氫氣來將初期鎳膜中之氮去除。因此,可得到整體而言雜質少的高純度之鎳膜。
以下,係參照所添附之圖式,來針對本發明之實施形態進行說明。
第1圖係將用以實施本發明之一實施形態的Ni膜之成膜方法的成膜裝置之一例作展示的模式圖。
此成膜裝置100係具有被氣密構成的略圓筒狀之腔室1,於其中用以將被處理基板之晶圓W予以水平支撐的基座2,係以藉由從後述之排氣室的底部到達其中央下部的圓筒狀之支撐構件3來支撐的狀態被配置。此基座2係由AlN等之陶瓷所構成。此外,於基座2係埋入有加熱器5,且於此加熱器5係連接有加熱器電源6。另一方面,於基座2的上面附近係設置有熱電偶7,且熱電偶7之訊號係被傳送至加熱器控制器8。接著,加熱器控制器8係因應熱電偶7的訊號而將指令傳送至加熱器電源6,以控制加熱器5的加熱而將晶圓W控制在特定的溫度。於基座2的內部之加熱器5的上方係埋設有高頻電力施加用的電極27。於此電極27係經由整合器28而連接有高頻電源29,故亦可視需要來對電極27施加高頻電力而生成電漿,以實施電漿CVD。另外,於基座2係設置有能相對基座2之表面突出或縮起的3根晶圓升降銷(未圖示),於晶圓W進行搬送之際,被設為從基座2之表面突出的狀 態。
於腔室1之頂壁1a係形成有圓形的孔1b,並以從此朝向腔室1內突出的方式來嵌入淋浴噴頭10。淋浴噴頭10係用以將來自後述之氣體供給機構30所供給的成膜用之氣體吐出至腔室1內者,於其上部係具有:第1導入路徑11,係將作為成膜原料氣體之含鎳化合物導入、和第2導入路徑12,係將作為還原氣體之NH3氣體及H2氣體導入至腔室1內。
作為成膜原料氣體所使用之含鎳化合物,係具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構者,可列舉例如第1圖中所示之Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2)之類的鎳脒鹽。就鎳脒鹽而言,其他係可使用:Ni(II)N、N’-二-異丙基脒鹽(Ni(II)(iPr-AMD)2)、Ni(II)N、N’-二-乙基脒鹽(Ni(II)(Et-AMD)2)、Ni(II)N、N’-二-甲基脒鹽(Ni(II)(Me-AMD)2)等者。
於淋浴噴嘴10之內部係設置有上下2段空間13、14。於上側之空間13係連接第1導入路徑11,第1氣體吐出路徑15係從此空間13延伸到淋浴噴頭10的底面為止。於下側之空間14係連接第2導入路徑12,第2氣體吐出路徑16係從此空間14延伸到淋浴噴頭10的底面為止。亦即,淋浴噴頭10係分別獨立地將作為成膜原料之Ni化合物氣體與NH3氣體或者是H2氣體,從吐出路徑15及16吐出。
於腔室1的底壁係設置有朝向下方突出的排氣室21。於排氣室21的側面係連接有排氣管22,且於排氣管22係連接有:具有真空泵或壓力控制閥等之排氣裝置23。並且可藉由使此排氣裝置23作動,而使腔室1內成為特定的減壓狀態。
於腔室1之側壁係設置有用以執行晶圓W之搬入搬出的搬入搬出口24、和將此搬入搬出口24進行開閉的閘閥25。此外,於腔室1之壁部係設置有加熱器26,而能夠在成膜處理之際控制腔室1之內壁的溫度。
氣體供給機構30係具有:將具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物之鎳脒鹽,例如Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2),作為成膜原料而儲存的成膜原料槽31。於成膜原料槽31的周圍係設置有加熱器31a,而能夠將槽31內之成膜原料加熱至適當的溫度。
於成膜原料槽31中係從上方以浸漬於成膜原料中的方式來***用以供給作為起泡氣體之Ar氣體的起泡配管32。於起泡配管32係連接有Ar氣體供給源33,此外,介裝有作為流量控制器之質量流量控制器34及其前後的閥35。此外,於成膜原料槽31內係從上方***有原料氣體送出配管36,此原料氣體送出配管36之另一端係連接至淋浴噴頭10的第1導入路徑11。於原料氣體送出配管36係介裝有閥37。此外,於原料氣體送出配管36係設置有用以防止成膜原料氣體凝縮的加熱器38。接著,藉由 將作為起泡氣體之Ar氣體供給至成膜原料,而在成膜原料槽31內成膜原料會因起泡而氣化,所生成之成膜原料氣體會經由原料氣體送出配管36及第1導入路徑11而供給至淋浴噴頭10內。
另外,於起泡配管32與原料起體送出配管36之間係藉由旁路配管48而被連接,且於此旁路配管48係介裝有閥49。於起泡配管32及原料氣體送出配管36之旁路配管48連接部分的下游側係分別介裝有閥35a、37a。接著,藉由將閥35a、37a關閉並將閥49開啟,而可將來自Ar氣體供給源33的氬氣體經由起泡配管32、旁路配管48、原料氣體送出配管36,而供給至腔室1內以作為沖洗用氣體等。
於淋浴噴頭10之第2導入路徑12係連接有配管40,且於配管40係設置有閥41。此配管40係分歧成分歧配管40a、40b,且於分歧配管40a係連接有用以導入作為還原氣體之氨(NH3)氣體的NH3氣體供給源42,於分歧配管40b係連接有氫(H2)氣體供給源43。此外,於分歧配管40a係介裝有作為流量控制器之質量流量控制器44及其前後的閥45,且於分歧配管40b係介裝有作為流量控制器之質量流量控制器46及其前後的閥47。另外,可使用聯氨或NH3衍生物、聯氨衍生物來取代NH3
此外,視需要而對電極27施加高頻電力以實施電漿CVD時,係以於配管40進一步增設有分歧配管(未圖示),並於此分歧配管介裝質量流量控制器及其前後的 閥,而設有電漿著火用之Ar氣體供給源者為佳。
此成膜裝置係具有控制部50,該控制部50係將各構造部,具體而言係閥、電源、加熱器、泵等進行控制。此控制部50係具有:具備有微處理機(電腦)的程序控制器51、使用者介面52、以及記憶部53。於程序控制器51係成為將成膜裝置100之各構造部電連接而加以控制的構造。使用者介面52係由連接於程序控制器51,並由操作員用來管理成膜裝置之各構造部而進行指令之輸入操作等的鍵盤、或將成膜裝置之各構造部的運作狀態予以可視化而作顯示的顯示器等所構成。記憶部53亦連接於程序控制器51,於此記憶部53中係儲存有:以程序控制器51之控制來實現在成膜裝置100所實行的各種處理所需之控制程式、或因應處理條件而使成膜裝置100之各構造部實行特定的處理所需之控制程式亦即處理配方、或各種資料庫等。處理配方係被記憶於記憶部53之中的記憶媒體(未圖示)。記憶媒體亦可為硬碟等之固定設置者,且亦可為CDROM、DVD、快閃記憶體等之可攜性者。此外,亦可從其他的裝置,例如透過專用線路而適當地傳送配方。
接著,視需要,依據來自使用者介面52的指示等而從記憶部53叫出特定的處理配方而使程序控制器51實行,藉以在程序控制器51的控制下,執行在成膜裝置100之所期望的處理。
接著,針對藉由成膜裝置100所實施之本發明之一實施形態的鎳膜之成膜方法進行說明。
首先,將閘閥25開啟,並藉由未圖示的搬送裝置來將晶圓W經由搬入搬出口24而搬入腔室1內,並載置於基座2上。接著,藉由排氣裝置23來將腔室1內進行排氣而使腔室1內成為特定的壓力,並將基座2加熱至特定溫度,在此狀態下如第2圖之時序圖所示般,依序執行:供給作為成膜原料之鎳脒鹽(具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物)與作為還原氣體之NH3氣體而將初期Ni膜予以成膜的初期成膜步驟(階段1)、在供給作為成膜原料氣體之鎳脒鹽的狀態下直接將還原氣體從NH3氣體替換成H2氣體而將主Ni膜予以成膜的主成膜步驟(階段2)、以及將腔室1內進行沖洗的沖洗步驟(階段3)。
於步驟1之初期成膜步驟中,係將作為起泡氣體之Ar氣體供給至作為在成膜原料槽31內所儲存的成膜原料之鎳脒鹽,例如Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2),藉由起泡而使作為該成膜原料之鎳脒鹽氣化,經由原料氣體送出配管36、第1導入路徑11、淋浴噴頭10而供給至腔室1內,並將作為還原氣體之NH3氣體,從NH3起體供給源42經由分歧配管40a、配管40、第2導入路徑12、淋浴噴頭10而供給至腔室1內。另外,可使用聯氨、NH3衍生物、聯氨衍生物來取代還原氣體之NH3。亦即,就還原氣體而言,係可使用由NH3、聯氨、及此等之衍生物中所選出之至少1種者。就氨衍生物而言,係可使用例如單甲基氨;就聯氨衍生物而 言,係可使用例如單甲基聯氨、二甲基聯氨。此等之中係以氨為佳。此等係為具有非共用電子對之還原劑,且與鎳脒鹽的反應性高,故即使較低溫也可容易於晶圓W表面得到初期Ni膜。如上述方法所形成之初期Ni膜,係因來自於鎳脒鹽或NH3之N而使鎳氮化物(NixN)被形成在膜中的雜質變多。
於階段2之主成膜步驟中,係在將鎳脒鹽作了供給的狀態下,僅將還原氣體從NH3氣體替換成H2氣體。亦即,停止NH3氣體的供給,而從H2氣體供給源43經由分歧配管40b、配管40、第2導入路徑12、淋浴噴頭10而將H2氣體供給至腔室1內。藉此,鎳脒鹽會藉由H2氣體被還原而於初期Ni膜之上進一步堆積Ni而形成主Ni膜。藉此,不需於成膜後執行在氫環境下的退火便能得到所期望的厚度之雜質較少的Ni膜。
於階段2之主成膜步驟中之膜厚係可因應所欲成膜的Ni膜之總膜厚與初期成膜之際的膜厚而適當地決定。此外,成膜時間,係以依據膜厚與成膜速率而預先決定者為佳。
於階段3之沖洗步驟中,係關閉閥35a、37a、47而停止鎳脒鹽及H2氣體的供給,並藉由將腔室1內予以抽真空而執行。此時,亦可視需要而將來自Ar氣體供給源33的Ar氣體經由起泡配管32、旁路配管48、原料氣體送出配管36,而供給至腔室1內以作為沖洗用氣體等。
在沖洗步驟結束之後,打開閘閥而藉由搬送裝置(未 圖示)來將成膜後之晶圓W經由搬入搬出口24而搬出。
以往,於使用鎳脒鹽作為成膜原料來將Ni膜成膜於晶圓W的表面(典型而言,係Si基板或者是多晶矽膜的表面)之際,由於即使使用H2作為還原氣體也不會晶核生成,而Ni並不會被堆積,因此如上述專利文獻3所示使用NH3之類的具有非共用電子對者作為還原氣體來將Ni膜予以成膜。
但,於使用NH3之類的具有非共用電子對之還原氣體來將Ni膜予以成膜的情況中,會導致膜中不可避免地含有鎳氮化物(NixN),因此,於專利文獻3中,係為了將此去除而必須在氫環境下進行退火處理,且於成膜後執行上述的退火處理,或將成膜與退火處理反覆進行複數次。
針對此點於以下進行說明。
作為成膜原料所使用的鎳脒鹽,若採用Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2)為例,則具有如以下之(1)式所示之結構。
亦即,將脒鹽配位子鍵結於成為晶核之Ni,故實質上Ni係作為Ni2+而存在。
具有非共用電子對的還原氣體,例如NH3係與上述結構之鎳脒鹽之作為Ni2+而存在的Ni晶核聯結,脒鹽配位子會進行分解。藉此,具有良好的反應性而生成NixN(x=3或4)。因而,於上述專利文獻3中係為了得到純度高的Ni膜,而在氫環境下進行退火以去除Ni膜中的N。
但,若於成膜後執行上述之退火處理,則會導致單位時間產量降低。若為了得到更高純度的Ni膜,而重複進行複數次成膜與退火處理,則導致單位時間產量越發降低。
因此,為了不降低產量地減少膜中的N以得到純度高的Ni膜而屢次探討的結果,得到了以下的見解。
(1)在藉由作為成膜原料之鎳脒鹽與作為具有非共用電子對的還原氣體之NH3來執行初期成膜而將初期Ni膜予以成膜後,即使使用H2氣體作為還原氣體也能將Ni膜予以成膜於其上。
(2)於使用有H2作為還原氣體的情況中,由於N不會進入膜中,因此可不形成NixN地形成純度高的Ni膜。
(3)可藉由作為還原氣體之H2氣體的存在而將初期Ni膜中所含有的N去除。
(4)於使用鎳脒鹽作為成膜原料,並使用H2作為還原氣體而將Ni膜予以成膜於初期Ni膜之上的情況中,成膜 速率較使用鎳脒鹽與NH3來成膜者更高。
本實施形態係基於此等之見解,如上所述,在階段1,藉由作為成膜原料之鎳脒鹽與作為具有非共用電子對的還原氣體之NH3來執行初期成膜而晶核生成後,階段2,在鎳脒鹽流通的狀態下直接將還原氣體替換成H2氣體而執行主成膜。藉此,可於含有NixN的初期膜之上,將純度高的Ni膜予以成膜,並且,可藉由H2氣體的存在而將初期膜中之N去除,且可將整體為純度高的Ni膜予以成膜。此外,不需附加在氫環境中之退火,並且於使用有H2氣體作為還原氣體之主成膜中,成膜速率較使用有NH3氣體的情況更高,故相較於以往使用鎳脒鹽與NH3來成膜的方法更能顯著地提高產量。
於上述階段1及階段2之初期成膜步驟及主成膜步驟中,係以腔室1內之壓力:66.5~1333Pa(0.5~10Torr)、由基座2所致之晶圓W的加熱溫度(成膜溫度):200~350℃、載體Ar氣體流量:50~500mL/min(sccm)、NH3氣體流量:10~2000mL/min(sccm)、H2氣體流量:50~500mL/min(sccm)為佳。此外,於階段1及階段2中,係以溫度及壓力為相同者為佳。
依據本實施形態而將Ni膜予以成膜於矽基板或多晶矽上的情況中,係可藉由於成膜後在Ar氣體等之惰性氣體環境下執行退火而得到鎳矽化物(NiSi)。此時,由於能於本實施形態中得到雜質較少的Ni膜,故可用短時間執行用以矽化物化之退火處理。
接著,針對經確認本發明之效果的實驗結果進行說明。
在此,係以下述之順序來將Ni膜成膜。
(1)將作成5cm□的矽晶圓片利用0.5%的氫氟酸液進行洗淨,以將表面之自然氧化膜進行去除。
(2)將在(1)洗淨後的晶圓片及附100nm熱氧化膜之矽晶圓片載置於矽製之晶圓托盤(直徑300mm),藉由真空搬送室內之搬送裝置,來將該晶圓托盤從負載鎖定室真空搬送至如第1圖所示之成膜裝置100的腔室1之基座2上。另外,基座2係藉由加熱器5而昇溫至254℃。
(3)於腔室1內讓Ar氣體在500mL/min(sccm)之流量下流通,一面將腔室1內的壓力調壓至665Pa(5Torr),一面使晶圓托盤上的晶圓片變成250℃,並放置3分鐘。
(4)3分鐘後,停止對腔室1供給Ar氣體,將NH3氣體30mL/min(sccm)與由將Ar氣體100mL/min(sccm)作為載體氣體的起泡方式所致之Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2),同時供給至腔室1內,一面將腔室1內的壓力調壓至665Pa(5Torr),一面進行3~5分鐘初期Ni膜之成膜處理。
(5)在持續供給以載體Ar氣體100mL/min(sccm)所致之Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2)的狀態下,停止NH3氣體的供給,以100mL/min(sccm)供給H2氣體,一面將腔室1內的壓力調壓至665Pa(5Torr),一面進行90秒~5分鐘主Ni膜之成膜處理。
(6)將所有的氣體之供給停止,執行抽真空20秒鐘而將腔室1內予以沖洗。
依照上述的順序,將成膜時間改變並使總膜厚經各種變化而成的Ni膜予以成膜(實施例)。
為了加以比較,於執行了上述(1)至(3)之後,僅使用(4)之NH3氣體作為還原氣體之成膜下,將包含各種厚度的NixN的Ni膜予以成膜(比較例)。
首先,測量出此等實施例及比較例之Ni膜之比電阻。將其結果展示於第3圖。如此圖所示般,可確認出:比較例之Ni膜係為200μΩ cm以上之高電阻者,相對於此,實施例之Ni膜係為50~70μΩ cm左右之低電阻者。此乃推測是因為比較例之Ni膜係為形成有NixN之雜質較多的膜,相對於此,實施例之Ni膜係雜質較少。
接著,掌握此等實施例及比較例之Ni膜之成膜速率。第4圖係將橫軸設為成膜時間,並將縱軸設為Ni膜厚,而將實施例與比較例之成膜速率作展示的圖式。如此圖所示般,可確認出:於實施例的情況中,由於在階段2的H2還原之際成膜速率較高,因此能得到作為僅NH3還原之比較例的3倍左右之成膜速率。
接著,針對此等實施例及比較例之Ni膜與對實施例之Ni膜實施Ar退火(400℃、400Pa、1分鐘)後的膜,藉由X射線繞射(XRD)來鑑定結晶結構。第5圖係為此等膜之X射線繞射(XRD)圖表。比較例之Ni膜係Ni3N的峰值展現較為明顯,而可知鎳氮化物為主體。相對於此實施例 之Ni膜係Ni3N的峰值約略消失,而僅檢測出與PVD-Ni膜相同的Ni峰值。此乃推測因為是藉由階段2的H2還原來形成不含有N的Ni膜,並且N已從在階段1所形成的含N之Ni膜脫離。於退火後之膜中係檢測出NiSi之峰值,故可確認出形成有NiSi膜。另外,Si峰值係為來自於基底之多晶矽者。
接著,針對由基底與還原氣體不同所致之成膜特性作掌握。在此,針對將H2還原Ni膜成膜於多晶矽上的情況(溫度:240℃)、將H2還原Ni膜成膜於NH3還原Ni膜(NixN膜)上的情況(溫度:250℃)、以及將NH3還原Ni膜(NixN膜)成膜於多晶矽上的情況(溫度:250℃),藉由螢光X射線分析來求出Ni計數率。Ni計數率越多則膜中之Ni量越多。將其結果展示於第6圖。
在此,H2還原係藉由將Ar氣體100mL/min(sccm)作為載體氣體而利用起泡方式來供給Ni(II)N、N’-二-tert-丁基脒鹽(Ni(II)(tBu-AMD)2),並且以200mL/min(sccm)供給H2氣體作為還原氣體而進行,NH3還原係同樣地藉由供給Ni(II)(tBu-AMD)2,並且以45mL/min(sccm)供給NH3氣體作為還原氣體而進行。
如第6圖所示般,可確認出:於H2還原中雖於多晶矽上之成膜並不成立,但藉由將Ni膜預先形成於基板上而可藉由H2還原來將Ni膜成膜。此外,相較於NH3還原,H2還原之Ni計數率較高,故可推測H2還原之Ni量較NH3還原更多,也就是說Ni之純度(雜質較少)較高。
另外,本發明並不限定於上述實施形態而可作各種變形。例如,於上述實施形態中,雖例示出Ni(II)(tBu-AMD)2作為構成成膜原料之具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中之氮配位於鎳而成的結構之含鎳化合物,但並不限於此等亦可為其他的鎳脒鹽,且亦可排除鎳脒鹽。
此外,成膜裝置之結構亦不限於上述實施形態者,針對成膜原料之供給手法亦不需限定於上述實施形態之手法,而可適用各種方法。
再者,雖對於使用有半導體晶圓作為被處理基板的情況作了說明,但並不限於此,亦可為平板顯示(FPD)基板等之其他的基板。
1‧‧‧腔室
2‧‧‧基座
5‧‧‧加熱器
10‧‧‧淋浴噴頭
30‧‧‧氣體供給機構
31‧‧‧成膜原料槽
33‧‧‧Ar氣體供給源
42‧‧‧NH3氣體供給源
43‧‧‧H2氣體供給源
50‧‧‧控制部
51‧‧‧程序控制器
53‧‧‧記憶部
100‧‧‧成膜裝置
W‧‧‧半導體晶圓
[第1圖]係將用以實施本發明之一實施形態的Ni膜之成膜方法的成膜裝置之一例作展示的模式圖。
[第2圖]係將本發明之一實施形態的Ni膜之成膜方法的順序作展示之時序圖。
[第3圖]係將實施例及比較例之Ni膜的膜厚和比電阻之關係作展示的圖式。
[第4圖]係將橫軸設為成膜時間,並將縱軸設為Ni膜厚,而將實施例與比較例之成膜速率作展示的圖式。
[第5圖]係為實施例及比較例之Ni膜與對於實施例之Ni膜實施Ar退火後的膜之X射線繞射(XRD)圖表。
[第6圖]係將針對將H2還原Ni膜成膜於多晶矽上的情況、將H2還原Ni膜成膜於NH3還原Ni膜(NixN膜)上的情況、以及將NH3還原Ni膜(NixN膜)成膜於多晶矽上的情況,藉由螢光X射線分析來求出Ni計數率之結果作展示的圖式。

Claims (6)

  1. 一種鎳膜之成膜方法,其特徵為具有:藉由使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物作為成膜原料,並使用由氨、聯氨及此等之衍生物中所選出之至少1種作為還原氣體的CVD來將初期鎳膜成膜於基板上的第1步驟;和藉由使用具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中的氮配位於鎳而成的結構之含鎳化合物作為成膜原料,並使用氫氣作為還原氣體的CVD來將主鎳膜成膜於初期鎳膜之上的第2步驟,鎳膜係由初期鎳膜與主鎳膜所成。
  2. 如申請專利範圍第1項所記載之鎳膜之成膜方法,其中具有於分子結構中具有具氮-碳鍵結之配位子並將配位子中之氮配位於鎳而成的結構之含鎳化合物係為鎳脒鹽(nickel amidinate)。
  3. 如申請專利範圍第1項或第2項所記載之鎳膜之成膜方法,其中前述第1步驟及前述第2步驟係在200~350℃下進行。
  4. 如申請專利範圍第1項或第2項所記載之鎳膜之成膜方法,其中於前述第1步驟及前述第2步驟實施之際的壓力係以66.5~1333Pa來進行。
  5. 如申請專利範圍第1項或第2項所記載之鎳膜之成膜方法,其中於前述第1步驟及前述第2步驟係在相同的 溫度及相同的壓力下進行。
  6. 一種記憶媒體,其係在電腦上動作,並將用以控制成膜裝置的程式加以記憶之記憶媒體,其特徵為:前述程式係於實行時使電腦控制前述成膜裝置,以使申請專利範圍第1項至第5項中任一項之鎳膜之成膜方法得以執行。
TW101131806A 2011-09-02 2012-08-31 Preparation of nickel film TWI548769B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011191917A JP5661006B2 (ja) 2011-09-02 2011-09-02 ニッケル膜の成膜方法

Publications (2)

Publication Number Publication Date
TW201321545A TW201321545A (zh) 2013-06-01
TWI548769B true TWI548769B (zh) 2016-09-11

Family

ID=47753376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131806A TWI548769B (zh) 2011-09-02 2012-08-31 Preparation of nickel film

Country Status (4)

Country Link
US (1) US8647714B2 (zh)
JP (1) JP5661006B2 (zh)
KR (1) KR101393898B1 (zh)
TW (1) TWI548769B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917351B2 (ja) * 2012-09-20 2016-05-11 東京エレクトロン株式会社 金属膜の成膜方法
JP6723128B2 (ja) * 2016-09-27 2020-07-15 東京エレクトロン株式会社 ニッケル配線の製造方法
JP6787621B1 (ja) 2019-05-24 2020-11-18 株式会社クリエイティブコーティングス 粉体の成膜方法、粉体成膜用容器及びald装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040385A1 (ja) * 2009-09-29 2011-04-07 東京エレクトロン株式会社 Ni膜の成膜方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153616A (ja) 1995-09-28 1997-06-10 Toshiba Corp 半導体装置およびその製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
EP1563117B1 (en) * 2002-11-15 2010-01-06 President And Fellows Of Harvard College Atomic layer deposition using metal amidinates
JP5099576B2 (ja) * 2006-02-23 2012-12-19 株式会社Ihi 化合物半導体の活性化方法及び装置
WO2007116982A1 (ja) 2006-04-06 2007-10-18 Nec Corporation 半導体装置及びその製造方法
JP5082411B2 (ja) 2006-12-01 2012-11-28 東京エレクトロン株式会社 成膜方法
US8298616B2 (en) * 2008-07-24 2012-10-30 American Air Liquide, Inc. Heteroleptic cyclopentadienyl transition metal precursors for deposition of transition metal-containing films
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
US8163341B2 (en) * 2008-11-19 2012-04-24 Micron Technology, Inc. Methods of forming metal-containing structures, and methods of forming germanium-containing structures
JP5225957B2 (ja) * 2009-09-17 2013-07-03 東京エレクトロン株式会社 成膜方法および記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040385A1 (ja) * 2009-09-29 2011-04-07 東京エレクトロン株式会社 Ni膜の成膜方法

Also Published As

Publication number Publication date
US8647714B2 (en) 2014-02-11
JP2013053337A (ja) 2013-03-21
JP5661006B2 (ja) 2015-01-28
TW201321545A (zh) 2013-06-01
KR101393898B1 (ko) 2014-05-27
KR20130025832A (ko) 2013-03-12
US20130059079A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
WO2011040385A1 (ja) Ni膜の成膜方法
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
TWI415190B (zh) 半導體裝置之製造方法及基板處理裝置
JP4803578B2 (ja) 成膜方法
TWI428986B (zh) 半導體裝置之製造方法及基板處理裝置
TWI443719B (zh) A substrate processing method, a program and a recording medium
KR101334946B1 (ko) 금속 실리사이드막의 형성 방법
WO2011033917A1 (ja) 成膜方法および記憶媒体
JP5787488B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2015109419A (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
KR20160031413A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI548769B (zh) Preparation of nickel film
JP6391355B2 (ja) タングステン膜の成膜方法
JP2010280945A (ja) 半導体装置の製造方法
JP5917351B2 (ja) 金属膜の成膜方法
TW202235654A (zh) 用於原子層沉積之還原劑
JP6220649B2 (ja) 金属膜の成膜方法
JP2013209701A (ja) 金属膜の成膜方法
JP2007077455A (ja) 半導体デバイスの製造方法
JP2014187104A (ja) 半導体装置の製造方法、基板処理装置、半導体装置、プログラムおよび記憶媒体