TWI543366B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI543366B
TWI543366B TW101126612A TW101126612A TWI543366B TW I543366 B TWI543366 B TW I543366B TW 101126612 A TW101126612 A TW 101126612A TW 101126612 A TW101126612 A TW 101126612A TW I543366 B TWI543366 B TW I543366B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
gan
layer
algan
semiconductor layer
Prior art date
Application number
TW101126612A
Other languages
English (en)
Other versions
TW201314896A (zh
Inventor
今田忠紘
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201314896A publication Critical patent/TW201314896A/zh
Application granted granted Critical
Publication of TWI543366B publication Critical patent/TWI543366B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

化合物半導體裝置及其製造方法 領域
本實施例係有關於一種化合物半導體裝置及製造該化合物半導體裝置之方法。
背景
氮化物半導體具有高飽和電子速度及寬能帶間隙。利用這些及其他特性之優點，已研討了該等氮化物半導體對高耐受電壓及高輸出半導體裝置之應用。例如，一氮化物半導體之GaN具有高於Si(1.1eV)及GaAs(1.4eV)之能帶間隙的一3.4eV之能帶間隙，且具有一較高擊穿電場強度。因此，GaN極有希望作為提供高電壓操作及高輸出之電源供應半導體裝置之一材料。
對以氮化物半導體為主之裝置而言，已作成許多關於以氮化物半導體為主之場效電晶體，特別是高電子遷移率電晶體(HEMT)之報告。例如，關於以GaN為主之高電子遷移率電晶體(GaN-HEMT)之研究已集中在使用GaN作為一電子傳輸層及使用AlGaN作為一電子供應層之AlGaN/GaN高電子遷移率電晶體。在該等AlGaN/GaN高電子遷移率電晶體中，在AlGaN中之應變係由在GaN與AlGaN之間晶格常數的差造成。由該應變造成之壓電極化及AlGaN自發極化提供一高濃度二維電子氣體(2DEG)，該高濃度二維電子氣體使AlGaN/GaN高電子遷移率電晶體適合作為高效率開關 元件及用於電動車輛之高耐受電壓功率裝置。
專利文獻1：日本公開專利公報第2007-220895號
目前仍需要一種局部地控制在氮化物半導體裝置中產生之2DEG的技術。例如，就故障安全而言，在缺少電壓之情形下沒有電流流動之所謂正常關在高電子遷移率電晶體中是必要的。為達此目的，需要一種在缺少電壓之情形下將在一閘極電極下方產生2DEG之量減至最少的方法。
目前已提出一種實施一正常關GaN高電子遷移率電晶體之方法，其中一p型GaN層形成在一電子供應層上以便藉由一帶調變效應控制2DEG之濃度。
但是，用於GaN之製造技術發展得比具有一長技術歷史之用於Si之製造技術少。因此難以使該p型GaN結構最適當化。例如，就Si而言，會使用一複雜植入離子技術來製造一超接面結構，且該超接面結構包括一垂直長p型植入離子層，而就GaN而言，用於GaN本身之植入離子技術是不成熟的。
另一方面，GaN高電子遷移率電晶體已實際使用在RF之領域中。因此，有來自半導體市場之在不需等到例如植入離子之製造技術到達成熟且Si裝置結構變成可取得之情形下解決上述問題的一強烈需求。
概要
本實施例已有鑒於上述問題作成且本實施例之目的在於提供一種可靠之高耐受電壓化合物半導體裝置及用以製 造該化合物半導體裝置之方法，其中具有一第一極性之一第一化合物半導體層及具有與該第一極性相反之極性(第二極性)之一第二化合物半導體層一起且對應於該第二極性之導電類型之一摻雜物之劑量係實際上容易地且可靠地控制至一所需值以便在不重新成長該等化合物半導體層之情形下進行一複合操作。
一種化合物半導體裝置之一形態包括：一第一化合物半導體層，其具有一第一極性；一第二化合物半導體層，其形成在該第一化合物半導體層上方且具有一第二極性；及一第三化合物半導體，其形成在該第二化合物半導體層上方，該第三化合物半導體層具有該第一極性。該第三化合物半導體層包括一具有一不同厚度之部份。
一種用以製造一化合物半導體裝置之方法之一形態包含：形成一第一化合物半導體層，且該化合物半導體層具有一第一極性；在該第一化合物半導體層上方形成一第二化合物半導體層，且該第二化合物半導體層具有一第二極性；在該第二化合物半導體層上方形成一第三化合物半導體層，且該第三化合物半導體層具有該第二極性；及在該第三化合物半導體層中形成一具有一不同厚度之部份。
圖式簡單說明
第1A~C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之一AlGaN/GaN高電子遷移率電晶體之一方法；第2A~C圖是接續第1圖之示意橫截面圖，逐步地顯示 用以製造依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第3A~C圖是接續第2圖之示意橫截面圖，逐步地顯示用以製造依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第4圖是一示意平面圖，顯示依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之一組態；第5圖是一特性圖，顯示在該第一實施例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第6圖是一特性圖，顯示在崩潰前及在該源極電極與該汲極電極之間連續施加電壓Vds後經過之時間的研究結果；第7圖是一特性圖，顯示在非操作時2DEG之濃度之研究結果；第8圖是使用依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體之一高電子遷移率電晶體晶片的示意平面圖；第9圖是使用依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體之一獨立封裝體的示意平面圖；第10A~C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第11A~C圖是接續第10圖之示意橫截面圖，顯示用以製造依據該第二實施例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟； 第12A、B圖是接續第11圖之示意橫截面圖，顯示用以製造依據該第二實施例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第13圖是一特性圖，顯示在該第二實施例中在陽極-陰極電壓Vac與陽極電流Ia之間之關係之研究結果；第14圖是一特性圖，顯示在崩潰前及在該陽極與該陰極之間連續施加一反向電壓後經過之時間的研究結果；第15圖是使用依據該第二實施例之一AlGaN/GaN二極體之一二極體晶片的示意平面圖；第16圖是使用依據該第二實施例之一AlGaN/GaN二極體之一獨立封裝體的示意平面圖；第17圖是依據一第三實施例之一PFC電路之連接圖；第18圖是示意地顯示依據一第四實施例之一電源供應裝置之一組態的連接圖；及第19圖是示意地顯示依據一第五實施例之一高頻放大器之一組態的連接圖。
實施例之說明
以下將參照圖式說明多數實施例。以下將與用以製造在該等實施例中之裝置之方法一起說明多數電腦半導體裝置之組態。
應注意的是為了方便顯示，在圖中之某些組件之尺寸及厚度未依比例顯示。
(第一實施例)
在一第一實施例中，將揭露一AlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
第1至3圖是示意橫截面圖，逐步地顯示用以製造依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體之一方法。
如第1A圖所示，首先一化合物半導體多層結構2形成在一成長基材上，例如一Si基材1。除了Si基材以外，該成長基材可由其他材料構成，例如一藍寶石基材、一GaAs基材、一SiC基材、或一GaN基材。該基材可以是一半絕緣基材或一導電基材。
該化合物半導體多層結構2包括一緩衝層2a，一電子傳輸層2b，一中間層(間隔層)2c，一電子供應層2d，p型蓋層2e，及一n型蓋層2f。在此，該電子傳輸層2b具有一負極性使得二維電子氣體係如稍後所述地在與該中間層2c之界面產生。類似地，該n型蓋層2f亦具有一負極性使得該n型蓋層2f之導電類型具有該n型。另一方面，因為該p型蓋層2e之導電類型與該n型相反，故該p型蓋層2e具有正極性。
詳而言之，以下化合物半導體係藉由，例如，金屬有機汽相磊晶(MOVPE)成長在該Si基材1上。除了MOVPE以外，可使用例如分子束磊晶(MBE)之其他方法。
將作為該緩衝層2a，電子傳輸層2b，該中間層2c，該電子供應層2d，該p型蓋層2e，及該n型蓋層2f之化合物半導體係依此順序成長在該Si基材1上。該緩衝層2a係藉由在該Si基材1成長AlN至一大約0.1μm之厚度而形成。該電子傳 輸層2b係藉由成長i(刻意未摻雜)-GaN至在一大約1μm至大約3μm之範圍內之厚度而形成。該中間層2c係藉由成長i-AlGaN至一大約5nm之厚度而形成。該供應層2d係藉由成長n-AlGaN至一大約30nm之厚度而形成。該中間層2c可省略。該電子供應層可由i-AlGaN形成。
該p型蓋層2e係藉由成長p-GaN至例如在一大約10nm至大約1000nm之範圍內之厚度而形成。如果該p型蓋層2e比10nm薄，則無法實現一所需正常關操作；如果該p型蓋層2e比1000nm厚，則作為一通道之一閘極電極至該AlGaN/GaN異質界面之距離將會過長使得反應速度降低且在該通道中來自該閘極電極之電場將會不足，因此產生例如不良夾止等之缺點。因此，該p型蓋層2e係形成至一在大約10nm至大約1000nm之範圍內的厚度以確保高反應速度且防止例如不良夾止等裝置特性劣化。在這實施例中，該p型蓋層2e之p-GaN係形成至一大約200nm之厚度。
該n型蓋層2f係在考慮該p型蓋層2e之厚度的情形下，藉由成長n-GaN至在一大約5nm至大約500nm之範圍內，例如，在此，至大約100nm之厚度而形成。
為成長GaN，使用作為該Ga源之三甲基鎵(TMGa)氣體與銨(NH3)氣體之混合氣體作為材料氣體。為成長AlGaN，使用TMAl氣體，TMGa氣體與NH3氣體之混合氣體作為材料氣體。該等TMAl與TMGa氣體之供應與中斷供應及該等TMAl與TMGa氣體之流速係依據該化合物半導體層之成長適當地設定。一共用於該等層之材料之NH3氣體之流速係設 定為一在大約100sccm至大約10slm之範圍內之值。該成長壓力係設定為一在大約50Torr至300Torr之範圍內之值且該成長溫度係設定為一在大約1000℃至1200℃之範圍內之值。
當AlGaN與GaN係成長為n型時，即，當該電子供應層2d(n-AlGaN)及該n型蓋層2f(n-GaN)形成時，一n型雜質加入該AlGaN與GaN之材料氣體。在此，例如，含例如Si之矽烷(SiH4)氣體以一預定流速加入該等材料氣體以便以Si摻雜AlGaN與GaN。Si之摻雜濃度係設定為一在大約1×1018/cm3至大約1×1020/cm3之範圍內之值，例如大約2×1018/cm3。
當GaN係成長為p型時，即，當該p型蓋層2e(p-GaN)形成時，一p型雜質，例如，一在Mg與C之間選擇之雜質加入GaN之材料氣體。在這實施例中，使用Mg作為該p型雜質。Mg係以一預定流速加入該材料氣體以便以Mg摻雜GaN。Mg之摻雜濃度係在，例如，大約1×1016/cm3至大約1×1021/cm3之範圍內。如果該摻雜濃度小於大約1×1016/cm3，則GaN層未充分被摻雜成p型且該p型蓋層2e將是正常關的；如果該摻雜濃度大於大約1×1021/cm3，則會產生不良結晶且無法充分提供良好之特性。藉由選擇一在大約1×1016/cm3至大約1×1021/cm3之範圍內之Mg摻雜濃度，可產生一充分提供足夠好之正常關特性之p型半導體。在這實施例中，在該p型蓋層2e中之Mg摻雜濃度是大約1×1019/cm3。
在如此形成之化合物半導體多層結構2中，在具有負極 性之電子傳輸層2b與該電子供應層2d之界面(精確來說，與該中間層2c之界面，以下將稱為GaN/AlGaN界面)，由於GaN與AlGaN之間之晶格常數差造成之一畸變而產生壓電極化。該壓電極化之作用及在該電子傳輸層2b與該電子供應層2d中之自發極化之作用一起在該GaN/AlGaN界面產生具有一高電子濃度之二維電子氣體(2DEG)。
在該化合物半導體多層結構2已形成後，該p型蓋層2e在大約700℃退火大約30分鐘。
一元件隔離結構3係如第1B圖所示地形成。該元件隔離結構3係由第1C圖及隨後之圖中省略。
詳而言之，氬(Ar)，例如，被注入該化合物半導體多層結構2之元件隔離區域。因此，該元件隔離結構3形成在該化合物半導體多層結構2及該Si基材1之一表面部份中。在該化合物半導體多層結構2上藉由該元件隔離結構3界定一作用區域。
應注意的是元件隔離可，例如，藉由例如淺槽隔離(STI)之其他習知方法達成，而不是上述注入方法。在此，例如，以氯為主之蝕刻氣體係用於該化合物半導體多層結構2之乾式蝕刻。
接著，如第1C至3A圖所示，該n型蓋層2f被蝕刻成一所需形狀。
詳而言之，如第1C圖所示，首先將一抗蝕層施加在該n型蓋層2f上且使用微影術處理該n型蓋層2f。這形成具有一開口10Aa之一抗蝕遮罩10A，且該開口10Aa暴露該n型蓋層 2f之表面上欲形成一閘極電極的一區域。
接著，如第2A圖所示，藉由以Cl2作為蝕刻氣體之反應性離子蝕刻(RIE)使用該抗蝕遮罩10A蝕刻該n型蓋層2f。因此，暴露該p型蓋層2e之表面上欲形成該閘極電極的一開口2fa係形成在該n型蓋層2f中。該開口2fa係形成在比欲形成一汲極電極之一位置更靠近欲形成一源極電極之一位置的一預定位置。
然後藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩10A。
在該開口2fa形成在該n型蓋層2f中之化合物半導體多層結構2中，n型蓋層2f之n-GaN不存在該開口2fa中。因此，在位在該開口2fa下方之GaN/AlGaN界面之區域中的2DEG幾乎被該p型蓋層2e之p-GaN耗盡。所示之例子顯示2DEG已耗盡。
接著，將一抗蝕層施加在該n型蓋層2f上使得該抗蝕層填充該開口2fa，且接著藉由微影術處理，如第2B圖所示。這形成具有一開口部份10Ba之抗蝕遮罩10B，且該開口部份10Ba暴露欲形成一場板電極的該n型蓋層2f之表面之一區域。
接著，藉由使用Cl2作為蝕刻氣體之RIE使用該抗蝕遮罩10B蝕刻該n型蓋層2f，如第2C圖所示。依此方式，在該n型蓋層2f中欲形成該場板電極的區域被薄化至一所需厚度。該薄化部份2fb係形成在位於該開口2fa與欲形成該汲極電極之位置之間的一預定區域中且比欲形成該源極電極之 位置更靠近欲形成該汲極電極之位置。在考慮該場板電極所需2DEG之量之控制的情形下，該薄化部份2fb之厚度是該n型蓋層2f之厚度的大約一半，例如，大約50nm。應注意的是如果，例如，只使用該化合物半導體裝置作為一二極體，則可省略該n型蓋層2f之薄化。
在該薄化部份2fb形成在該n型蓋層2f中之化合物半導體多層結構2中，該薄化部份2fb之n-GaN比該n型蓋層2f之其餘部份(包括該開口2fa)薄。因此，如圖所示，在位在該開口2fb下方之GaN/AlGaN界面之部份中的2DEG被p型蓋層2e之p-GaN依據該薄化部份2fb之厚度減少一量。
接著藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩10B，如第3A圖所示。因此，該n型蓋層2f係以形成之該等開口2fa與2fb暴露出來。
接著，形成一源極電極4及一汲極電極5，如第3B圖所示。
詳而言之，用於該等電極之凹部2A與2B先形成在欲形成該源極電極及該源極電極之該化合物半導體多層結構2之表面的多數區域(電極形成區域)中。
接著將一抗蝕層施加在該化合物半導體多層結構2之表面上。藉由微影術處理該抗蝕層以形成暴露該化合物半導體裝置之表面之電極形成區域的多數開口。依此方式，具有該等多數開口之一抗蝕遮罩。
該抗蝕遮罩係用來乾式蝕刻該n型蓋層2f及該p型蓋層2e之電極形成區域以便由該等電極形成區域移除該等n型 及p型蓋層2e直到該電子供應層2d之表面暴露為止。因此，形成暴露該電子供應層2d之電極形成區域之表面的電極凹部2A與2B。該蝕刻係使用一例如Ar之非反應性氣體及一例如Cl2之以氯為主之氣體作為蝕刻氣體來實施。例如，Cl2係以30sccm及一2Pa之壓力且以一20W之RF輸入功率注入。該等電極凹部2A與2B可藉由蝕刻入該電子供應層2d中且更深地形成。
接著藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩。
形成用以形成該源極電極及該汲極電極之一抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構2上且形成暴露該等電極凹部2A與2B之多數開口。依此方式，形成一具有該開口之抗蝕遮罩。
一電極材料，例如Ta/Al係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在暴露該等電極凹部2A與2B之開口內之多數區域。Ta係沈積至一大約20nm之厚度；Al係沈積至一大約200nm之厚度。該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta/Al係藉由剝離法移除。然後，在一氮環境中以例如一在400℃至1000℃之範圍內，例如大約600℃之溫度熱處理該Si基材1，以使剩餘之Ta/Al與該電子供應層2d歐姆接觸。如果在Ta/Al與該電子供應層2d之間的歐姆接觸可在沒有該熱處理之情形下達成，則可省略該熱處理。依此方式，該等電極凹部2A與2B係以該等電極材料之一部份填充以形 成該源極電極4及該汲極電極5。
接著，形成一閘極電極6及一場板電極7，如第3C圖所示。
詳而言之，先形成一用以形成該閘極電極及該場電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構2上且形成暴露該開口2fa及該薄化部份2fb之多數開口。依此方式，形成一具有該開口之抗蝕遮罩。
一電極材料，例如Ni/Au係沈積在該抗蝕遮罩上，包括在暴露開口2fa及該n型蓋層2f之薄化部份2fb之開口內之多數區域。Ni係沈積至一大約30nm之厚度；Au係沈積至一大約400nm之厚度。該抗蝕遮罩及沈積在該抗蝕遮罩上之Ni/Au係藉由剝離法移除。依此方式，該n型蓋層2f之開口2fa係以該等電極材料之一部份填充以形成該閘極電極6且在該n型蓋層2f之薄化部份2fb上之凹部係該等電極材料之一部份填充以形成該場板電極7。
該場板電極7係形成在該閘極電極6與該汲極電極5之間比該源極電極4更靠近該汲極電極5之一位置中。在一AlGaN/GaN高電子遷移率電晶體中，有時一比施加至源極及閘極電極之電壓更高之電壓施加至一汲極電極。在此組態中，藉由施加一高電壓產生之一電場可藉由該場板電極7減少。
然後，實施如電性連接該源極電極4，該汲極電極5及該閘極電極6及形成用於該源極電極4，該汲極電極5及該閘 極電極6之墊之步驟等多數步驟以完成一依據這實施例之AlGaN/GaN高電子遷移率電晶體。
第4圖是依據這實施例之AlGaN/GaN高電子遷移率電晶體之平面圖。
沿第4圖中之虛線I-I'所截取之橫截面圖是第3C圖之橫截面圖。依此方式，該源極電極4及該汲極電極5係類似梳齒地互相平行地形成且該梳齒狀閘極電極6係設置在該源極電極4與該閘極電極6之間且與該源極電極4及該閘極電極6平行。
雖然已說明該閘極電極直接接觸該化合物半導體之肖特基(Schottky)型AlGaN/GaN高電子遷移率電晶體作為這實施例之一例，但是此實施例亦可應用於在一閘極電極與一化合物半導體之間設有一閘極絕緣膜的一MIS型AlGaN/GaN高電子遷移率電晶體。為製造一MIS型AlGaN/GaN高電子遷移率電晶體，在第2(a)圖之步驟後，一閘極絕緣膜係形成在該n型蓋層2f上使得該閘極絕緣膜覆蓋該開口2fa之側壁，且該閘極絕緣膜被穿孔且該薄化部份2fb形成在第2C圖之步驟中。接著，一閘極電極及一場板電極形成在第3C圖之步驟中。
在依據這實施例之AlGaN/GaN高電子遷移率電晶體中，在該p型蓋層2e上之n型蓋層2f被適當地蝕刻以控制2DEG之濃度同時該p型蓋層2e在不蝕刻p-GaN之蓋層或重新生成p-GaN之情形下保持原狀。依此方式，該n型蓋層2f之厚度係調整為可有效地控制該p型蓋層2e之p型雜質(在 此為Mg)之濃度，因此使該場板電極7可輕易地且可靠地控制2DEG之濃度同時達成一所需之正常關操作。即，當該閘極電壓斷路時，在該通道中沒有2DEG且因此達成該正常關狀態。當該閘極電壓接通時，在該通道中產生所需2DEG以便驅動。
在該場板電極7下方，該p型蓋層2e之p-GaN及該電子供應層2d之n-AlGaN形成一p-n接面。該p型蓋層2e係相對於該n型蓋層2f在一耗盡狀態且因此該耗盡層延伸。這明顯地改善該耐受電壓且明顯地減少寄生電容Cds及Cgd以增加該裝置之操作速度。
此外，在這實施例中，在該場板電極7下方之該p型蓋層2e及該電子供應層2d之p-n接面形成p-n接面以提供一保護二極體之功能，且在該保護二極體中該場板電極7作為陽極且該汲極電極5作為陰極。該保護二極體之整流效應防止如果在該AlGaN/GaN高電子遷移率電晶體中產生一突波電壓，該AlGaN/GaN高電子遷移率電晶體之崩潰。依此方式，確保足夠之突崩電阻以便穩定裝置操作。
以下將說明用以研究依據這實施例之AlGaN/GaN高電子遷移率電晶體之特性而進行的多數實驗。給予藉由在n-GaN之一n型蓋層上成長p-GaN，蝕刻去除p-GaN之不必要部份，接著以一不同Mg濃度再成長p-GaN且實行整體熱退火而製成之一AlGaN/GaN高電子遷移率電晶體，作為一比較例。
在實驗1中，研討在源極-汲極電壓Vds與汲極電流Id之 間的關係。實驗結果係顯示在第5圖中。與該比較例相反，這實施例顯示一在操作時之波形與一在非操作時之波形沒有太大不同。該等結果證明此實施例相較於該比較例對於防止在操作時電流減少可達成一明顯進步。
在實驗2中，汲極-源極電壓Vds係連續施加以決定在崩潰前經過之時間(不施加應力測試)。在此，600V之Vds係在一200℃之溫度下施加且該閘極-源極電壓Vgs係設定為0V。第6圖顯示該實驗之結果。該等結果證明相較於該比較例，在這實施例中崩潰發生之時間增加且該裝置之可靠性增加。
在實驗3中，研究在非操作時依據此實施例之AlGaN/GaN高電子遷移率電晶體中之2DEG的濃度。該實驗之結果顯示在第7圖中。在這實施例中，在該閘極電極下方之區域中之2DEG的濃度足夠低且達成一正常關操作。可發現的是在該場板電極下方之區域中之2DEG的濃度被調變至一所需值。
如上所述，這實施例實現一可靠、一高耐受電壓AlGaN/GaN高電子遷移率電晶體，其中該p型蓋層2e與該n型蓋層2f一起使用以減少在操作時該開狀態電阻之增加且不在製造時重新成長p-GaN，並且該p-型雜質之摻雜劑量實際上可輕易且可靠地控制至一預定值以便進行一複合操作。
依此這實施例之AlGaN/GaN高電子遷移率電晶體可應用於所謂獨立封裝體。
一依據這實施例之AlGaN/GaN高電子遷移率電晶體晶片係安裝在該獨立封裝體上。以下將說明依據這實施例之AlGaN/GaN高電子遷移率電晶體晶片之獨立封裝體(以下將稱為高電子遷移率電晶體晶片)。
第8圖示意地顯示該高電子遷移率電晶體晶片之一組態(對應於第4圖)。
上述AlGaN/GaN高電子遷移率電晶體之一電晶體區域101，與多數汲極電極連接之一汲極墊102，與多數閘極電極連接之一閘極墊103，及與多數源極電極連接之一源極墊104係設置在該高電子遷移率電晶體晶片100之一表面上。
第9圖是該獨立封裝體之示意平面圖。
為製造該獨立封裝體，首先以例如焊料之晶粒附接糊111將該高電子遷移率電晶體晶片100固定在一引線框112上。一汲極引線112a與該引線框112一體地形成且一閘極引線112b及一源極引線112c係與該引線框112分別地設置且分開。
接著，以多數Al線113實施接合以電性連接該汲極墊102與該汲極引線112a，該閘極墊103與該閘極引線112b，及該源極墊104與該源極引線112c。
然後，使用一模製樹脂114藉由轉移模製法以樹脂封裝該高電子遷移率電晶體晶片100且切除該引線框112。因此，完成一獨立封裝體。
(第二實施例)
在一第二實施例中，將揭露一AlGaN/GaN高電子遷移 率二極體(以下簡稱為AlGaN/GaN二極體)作為一化合物半導體裝置。
第10至12圖是示意橫截面圖，逐步地顯示用以製造依據該第二實施例之一AlGaN/GaN二極體之一方法。
如第10A圖所示，首先一化合物半導體多層結構21形成在一成長基材上，例如一Si基材1。該成長基材可由其他材料構成，例如一藍寶石基材、一GaAs基材、一SiC基材、或一GaN基材。該基材可以是一半絕緣基材或一導電基材。
該化合物半導體多層結構21包括一緩衝層21a，一電子傳輸層21b，一中間層(間隔層)21c，一電子供應層21d，p型蓋層21e，及一n型蓋層21f。
詳而言之，以下化合物半導體係藉由，例如，MOVPE成長在該Si基材1上。除了MOVPE以外，可使用例如MBE之其他方法。
將作為該緩衝層21a，電子傳輸層21b，該中間層21c，該電子供應層21d，該p型蓋層21e，及該n型蓋層21f之化合物半導體係依此順序成長在該Si基材1上。該緩衝層21a係藉由在該Si基材1成長AlN至一大約0.1μm之厚度而形成。該電子傳輸層21b係藉由成長i-GaN至在一大約1μm至大約3μm之範圍內之厚度而形成。該中間層21c係藉由成長i-AlGaN至一大約5nm之厚度而形成。該供應層21d係藉由成長n-AlGaN至一大約30nm之厚度而形成。該中間層21c可省略。該電子供應層可由i-AlGaN形成。
該p型蓋層21e係藉由成長p-GaN至例如在一大約10nm 至大約1000nm之範圍內之厚度而形成。如果該p型蓋層21e比10nm薄，則無法達成一所需2DEG減少效果；如果該p型蓋層21e比1000nm厚，則2DEG過度減少使得該開狀態電阻增加。因此，該p型蓋層21e係形成至一在大約10nm至大約1000nm之範圍內的厚度以達成一適當2DEG減少效果。在這實施例中，該p型蓋層21e之p-GaN係形成至一大約200nm之厚度。
該n型蓋層21f係在考慮該p型蓋層21e之厚度的情形下，藉由成長n-GaN至在一大約5nm至大約500nm之範圍內，例如，在此，至大約100nm之厚度而形成。
為成長GaN，使用作為該Ga源之三甲基鎵(TMGa)氣體與銨(NH3)氣體之混合氣體作為材料氣體。為成長AlGaN，使用TMAl氣體，TMGa氣體與NH3氣體之混合氣體作為材料氣體。該等TMAl與TMGa氣體之供應與中斷供應及該等TMAl與TMGa氣體之流速係依據該化合物半導體層之成長適當地設定。一共用於該等層之材料之NH3氣體之流速係設定為一在大約100sccm至大約10slm之範圍內之值。該成長壓力係設定為一在大約50Torr至300Torr之範圍內之值且該成長溫度係設定為一在大約1000℃至1200℃之範圍內之值。
當AlGaN與GaN係成長為n型時，即，當該電子供應層21d(n-AlGaN)及該n型蓋層21f(n-GaN)形成時，一n型雜質加入該AlGaN與GaN之材料氣體。在此，例如，含例如Si之矽烷(SiH4)氣體以一預定流速加入該等材料氣體以便以Si摻 雜AlGaN與GaN。Si之摻雜濃度係設定為一在大約1×1018/cm3至大約1×1020/cm3之範圍內之值，例如大約2×1018/cm3。
當GaN係成長為p型時，即，當該p型蓋層21e(p-GaN)形成時，一p型雜質，例如，一在Mg與C之間選擇之雜質加入GaN之材料氣體。在這實施例中，使用Mg作為該p型雜質。Mg係以一預定流速加入該材料氣體以便以Mg摻雜GaN。Mg之摻雜濃度係在，例如，大約1×1016/cm3至大約1×1021/cm3之範圍內。如果該摻雜濃度小於大約1×1016/cm3，則GaN層未充分被摻雜成p型且該p型蓋層2e將是正常關的；如果該摻雜濃度大於大約1×1021/cm3，則會產生不良結晶且無法充分提供良好之特性。藉由選擇一在大約1×1016/cm3至大約1×1021/cm3之範圍內之Mg摻雜濃度，可產生一充分提供良好之正常關特性之p型半導體。
在如此形成之化合物半導體多層結構21中，在該電子傳輸層21b與該電子供應層21d之界面(精確來說，與該中間層21c之界面，以下將稱為GaN/AlGaN界面)，由於GaN與AlGaN之間之晶格常數差造成之一畸變而產生壓電極化。該壓電極化之作用及在該電子傳輸層21b與該電子供應層21d中之自發極化之作用一起在該GaN/AlGaN界面產生具有一高電子濃度之二維電子氣體(2DEG)。
在該化合物半導體多層結構21已形成後，該p型蓋層21e在大約700℃退火大約30分鐘。
接著，如第10B至11C圖所示，該n型蓋層21f被蝕刻成 一所需形狀。
詳而言之，如第10B圖所示，首先將一抗蝕層施加在該n型蓋層21f上且使用微影術處理該n型蓋層21f。這形成具有一開口20Aa之一抗蝕遮罩20A，且該開口20Aa暴露該n型蓋層21f之表面的一區域且位在欲形成一陽極之一位置更靠近欲形成一陰極之一位置。
接著，如第10C圖所示，藉由使用Cl2作為蝕刻氣體之RIE使用該抗蝕遮罩20A蝕刻該n型蓋層21f。因此，暴露該p型蓋層21e之表面之一預定區域的一開口21fa係形成在該n型蓋層21f中。
然後藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩20A。
在該開口21fa形成在該n型蓋層21f中之化合物半導體多層結構21中，n型蓋層21f之n-GaN不存在該開口2fa中。因此，在位在該開口21fa下方之GaN/AlGaN界面之區域中的2DEG幾乎被該p型蓋層21e之p-GaN耗盡。例如，只有給定少量2DEG存在。
接著，將一抗蝕層施加在該n型蓋層21f上使得該抗蝕層填充該開口21fa，且接著藉由微影術處理，如第11A圖所示。這形成具有一開口部份20Ba之抗蝕遮罩20B，且該開口部份20Ba暴露一比較靠近欲形成一陽極電極之一區域，且與在該n型蓋層21f之表面中的開口21fa相鄰。
接著，藉由使用Cl2作為蝕刻氣體之RIE使用該抗蝕遮罩20B蝕刻該n型蓋層21f，如第11B圖所示。依此方式，該n 型蓋層21f之一預定部份被薄化至一所需厚度。在考慮在該AlGaN/GaN二極體中之2DEG之所需控制的情形下，該薄化部份21fb之厚度是該n型蓋層21f之厚度的大約一半，例如，大約50nm。
在該薄化部份21fb形成在該n型蓋層21f中之化合物半導體多層結構21中，該薄化部份21fb之n-GaN比該n型蓋層21f之其餘部份(包括該開口21fa)薄。因此，如圖所示，在位在該開口21fb下方之GaN/AlGaN界面之部份中的2DEG被p型蓋層21e之p-GaN依據該薄化部份21fb之厚度減少一量。
接著藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩20B。
接著，在欲形成一陰極電極及一陽極電極之該化合物半導體多層結構21之表面的多數區域中形成用於該等電極之凹部21A與21B，如第11C圖所示。
一抗蝕遮罩係用來乾式蝕刻該n型蓋層21f及該p型蓋層21e之電極形成區域以便由該等電極形成區域移除該n型蓋層21f及該p型蓋層21e直到該電子供應層21d之表面暴露為止。因此，形成暴露該電子供應層21d之電極形成區域之表面的電極凹部21A與21B。此時，該n型蓋層21f係以一階狀留在該p型蓋層21e上。該蝕刻係使用一例如Ar之非反應性氣體及一例如Cl2之以氯為主之氣體作為蝕刻氣體來實施。例如，Cl2係以30sccm及一2Pa之壓力且以一20W之RF輸入功率注入。該等電極凹部21A與21B可藉由蝕刻入該電 子供應層21d中且更深地形成。
接著藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩。
因此，該n型蓋層21f係以一階狀留在該p型蓋層21e上。在該p型蓋層21e中，2DEG係依據該n型蓋層21f之厚度調變。即，2DEG之濃度由在該電極凹部21A上之p型蓋層21e之端向在該電極凹部21B上之端逐步地增加。依此方式，2DEG被分配成使得該2DEG濃度在該陰極電極側較低且在該陽極電極側較高(2DEG被分配成使得該2DEG之濃度由該陰極電極側逐漸地增加至該陽極電極側)，因此實現具有一所需高耐受電壓之一AlGaN/GaN二極體。
接著，形成一陰極電極，如第12A圖所示。
詳而言之，先形成一用以形成該陰極電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構21上且形成暴露該電極凹部21A之多數開口。依此方式，形成一具有該開口之抗蝕遮罩。
一電極材料，例如Ta/Al係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在暴露該電極凹部21A之開口內之區域。Ta係沈積至一大約20nm之厚度；Al係沈積至一大約200nm之厚度。該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta/Al係藉由剝離法移除。依此方式，該等電極凹部21A係以該電極材料之一部份填充以形成一陰極電極23。
接著，形成陽極電極24，如第12B圖所示。
詳而言之，先形成一用以形成該陽極電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構21上且形成暴露該等電極凹部21B之一開口。依此方式，形成一具有該開口之抗蝕遮罩。
一電極材料，例如Ni係沈積在該抗蝕遮罩上，包括在暴露該電極凹部21B之開口內之區域。Ni係沈積至一大約30nm之厚度。該抗蝕遮罩及沈積在該抗蝕遮罩上之Ni係藉由剝離法移除。依此方式，該電極凹部21B係以該電極材料之一部份填充以形成一陽極電極24。
然後，實施如電性連接該陰極電極23及該陽極電極24及形成該陰極電極23及該陽極電極24之墊之步驟等多數步驟以完成一依據這實施例之AlGaN/GaN高電子遷移率電晶體。
在依據這實施例之AlGaN/GaN二極體中，在該p型蓋層21e上之n型蓋層21f被適當地蝕刻以控制2DEG之濃度同時該p型蓋層21e在不蝕刻p-GaN之蓋層或重新生成p-GaN之情形下保持原狀。依此方式，該n型蓋層21f之厚度係調整為可有效地控制該p型蓋層21e之p型雜質(在此為Mg)之濃度，因此輕易地且可靠地控制2DEG之濃度同時達成一所需之高耐受電壓。
以下將說明用以研究依據這實施例之AlGaN/GaN二極體之特性而進行的多數實驗。給予藉由在n-GaN之一n型蓋層上成長p-GaN，蝕刻去除p-GaN之不必要部份，接著以一 不同Mg濃度再成長p-GaN且實行整體熱退火而製成之一AlGaN/GaN二極體，作為一比較例。
在實驗1中，研究在陽極-陰極正向電壓Vac與陽極電流Ia之間的關係。實驗結果係顯示在第13圖中。與該比較例相反，這實施例顯示一在操作時之波形與一在非操作時之波形沒有太大不同。該等結果證明此實施例相較於該比較例對於防止在操作時電流減少可達成一明顯進步。
在實驗2中，一反向電壓係連續施加在該陽極與陰極之間以決定在崩潰前經過之時間。在此，600V之Vac係在一200℃之溫度下施加。第14圖顯示該實驗之結果。該等結果證明相較於該比較例，在這實施例中崩潰發生之時間增加且該裝置之可靠性增加。
如上所述，這實施例實現一可靠、一高耐受電壓AlGaN/GaN二極體，其中該p型蓋層21e與該n型蓋層21f一起使用以減少在操作時該開狀態電阻之增加且不在製造時重新成長p-GaN，並且該p-型雜質之摻雜劑量實際上可輕易且可靠地控制至一預定值以便進行一複合操作。
依此這實施例之AlGaN/GaN二極體可應用於所謂獨立封裝體。
一依據這實施例之AlGaN/GaN二極體晶片係安裝在該獨立封裝體上。以下將說明依據這實施例之AlGaN/GaN二極體晶片之獨立封裝體(以下將稱為二極體晶片)。
第15圖示意地顯示該二極體晶片之一組態。
上述AlGaN/GaN二極體之一二極體區域201，與一陰極 電極連接之一陰極墊202，與一陽極電極連接之一陽極墊203係設置在該二極體晶片200之一表面上。
第16圖是該獨立封裝體之示意平面圖。
為製造該獨立封裝體，首先以例如焊料之晶粒附接糊211將該二極體晶片200固定在一引線框212上。一陰極引線212a及一陽極引線212b係與該引線框112分別地且分開地設置。
接著，以多數Al線213實施接合以電性連接該陰極墊202與該陰極引線212a，及該陽極墊203與該陽極引線212b。
然後，使用一模製樹脂214藉由轉移模製法以樹脂封裝該二極體晶片200且切除該引線框212。因此，完成一獨立封裝體。
(第三實施例)
在一第三實施例中，將揭露包括依據第一實施例之一AlGaN/GaN高電子遷移率電晶體及/或依據第二實施例之一AlGaN/GaN二極體之一功率因子修正(PFC)電路。
第17圖是該PFC電路之連接圖。
該PFC電路30包括一開關元件(電晶體)31，一二極體32，一扼流線圈33，電容器34、35，一二極體電橋36，及一交流電源(AC)37。依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體係應用於該開關元件31且依據第二實施例之一AlGaN/GaN二極體係應用於該二極體32。依據第二極性之一AlGaN/GaN二極體亦可應用於該二極體電橋36。
在該PFC電路30中，該開關元件31之一汲極電極，該二 極體32之一陽極端子，及該扼流線圈33之一端子連接在一起。該開關元件31之一源極電極，該電容器34之一端子，及該電容器35之一端子連接在一起。該電容器34之另一端子及該扼流線圈33之另一端子連接在一起。該電容器35之另一端子及該二極體32之一陰極端子連接在一起。該AC37係透過一二極體電橋36連接在該電容器34之兩端子之間。一直流電源(DC)係連接在該電容器35之兩端子之間。一未顯示之PFC控制器係與該開關元件31連接。
在這實施例中，依據該第一實施例之AlGaN/GaN高電子遷移率電晶體及/或依據該第二實施例之AlGaN/GaN二極體係應用於該PFC電路30。這實現一高可靠性之PFC電路30。
(第四實施例)
在一第四實施例中，將揭露包括依據第一實施例之AlGaN/GaN高電子遷移率電晶體及/或依據第二實施例之一AlGaN/GaN二極體之一電源供應裝置。
第18圖是示意地顯示依據第四實施例之電源供應裝置之一組態的連接圖。
依據這實施例之電源供應裝置包括一高電壓一次電路41，一低電壓二次電路42，及一設置在該一次電路41與該二次電路42之間的變壓器43。
該一次電路41包括依據第三實施例之一PFC電路30，及連接在該PFC電路30之一電容器35之兩端子之間的一反相電路，例如一全橋式反相器電路40。全橋式反相器電路40 包括多數(在這例子中為四個)開關元件44a、44b、44c與44d。
該二次電路42包括多數(在這例子中為三個)開關元件45a、45b與45c。
在這實施例中，該一次電路41之PFC電路是依據該第三實施例之一PFC電路30且該全橋式反相器電路40之開關元件44a、44b、44c與44d係依據第一實施例之AlGaN/GaN高電子遷移率電晶體。另一方面，該二次電路42之開關元件45a、45b與45c係習知以矽為主之MIS FET。
在依據選自於該第一實施例及其變化例之一AlGaN/GaN高電子遷移率電晶體中，一p-n接面係如對該第一實施例說明地形成在該場板電極下方。這提供一保護二極體之功能，且在該保護二極體中該場板電極作為陽極且該汲極電極作為陰極。在這實施例中，該等AlGaN/GaN高電子遷移率電晶體係應用於該PFC電路30之開關元件31及該全橋式反相器電路40之開關元件44a、44b、44c與44d。因此，該保護二極體之整流效應防止如果在該等開關元件31、44a、44b、44c與44d中產生一突波電壓，在該一次電路41中之該等開關元件31、44a、44b、44c與44d之崩潰。依此方式，確保高突崩電阻以便穩定裝置操作。
在這實施例中，依據該第三實施例之PFC電路30，依據第一實施例之AlGaN/GaN高電子遷移率電晶體，及依據第二實施例之AlGaN/GaN二極體係應用於一高壓電路之一次電路41。這實現一可靠、高功率電源供應裝置。
(第五實施例)
在一第五實施例中，將揭露包括依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體的一高頻放大器。
第19圖是示意地顯示依據第五實施例之一高頻放大器之一組態的連接圖。
依據這實施例之高頻放大器包括一數位預失真電路51，混合器52a與52b及一功率放大器53。
該數位預失真電路51補償一輸入信號之非直線畸變。該混合器52a混合其非直線畸變已被補償之一輸入信號與一AC信號。該功率放大器53放大與一AC信號混合之一輸入信號且包括依據第一實施例之一AlGaN/GaN高電子遷移率電晶體。應注意的是在第19圖中，例如，一開關之一開關操作使一輸出信號可與該AC信號在該混合器52b混合且送回該數位預失真電路51。
在這實施例中，依據第一實施例及第二實施例之AlGaN/GaN高電子遷移率電晶體係應用於一高頻放大器。這實現具有一高耐受電壓之一高可靠性高頻放大器。
(其他實施例)
一化合物半導體裝置已藉由採用一AlGaN/GaN高電子遷移率電晶體作為一例說明過了。除了該AlGaN/GaN高電子遷移率電晶體以外，該化合物半導體裝置亦可應用於例如以下所述者之其他高電子遷移率電晶體。
為一AlGaN/GaN二極體之一化合物半導體裝置已顯示在第二實施例中。除了AlGaN/GaN二極體以外，該化合物半導體裝置亦可應用例如以下所述者之其他二極體。
另一示範裝置1
在這例子中，將揭露一InAlN/GaN高電子遷移率電晶體及一InAlN/GaN二極體作為化合物半導體裝置。
InAlN及GaN係具有可藉由調整組成比率作成互相更接近之晶格常數的化合物半導體。在這情形下，在上述第一及第二實施例中之電子傳輸層係由i-GaN構成，該中間層係由AlN構成，該電子供應層係由n-InAlN構成，該p型蓋層係由p-GaN構成，且該n型蓋層係由n-GaN構成。又，在這情形下，壓電極化幾乎不會發生且因此二維電子氣體係主要藉由InAlN之自發極化產生。
這例子實現一高可靠性、高耐受電壓InAlN/GaN高電子遷移率電晶體及InAlN/GaN二極體，其中，類似上述AlGaN/GaN高電子遷移率電晶體及AlGaN/GaN二極體，一n型化合物半導體層與一p型化合物半導體層一起使用且一p型摻雜物之劑量實際上輕易地且可靠地控制至一預定值以便在不重新成長該等化合物半導體層之情形下進行一複合操作。
另一示範裝置2
在這示範實施例中，將揭露一InAlGaN/GaN高電子遷移率電晶體及一InAlGaN/GaN二極體作為化合物半導體裝置。
GaN及InAlGaN係化合物半導體且後者之晶格常數可藉由調整組成比率作成比前者之晶格常數小。在這情形下，在上述第一及第二實施例中之電子傳輸層係由i-GaN構 成，該中間層係由i-InAlGaN構成，該電子供應層係由n-InAlGaN構成，該p型蓋層係由p-GaN構成，且該n型蓋層係由n-GaN構成。
這例子實現一高可靠性、高耐受電壓InAlGaN/GaN高電子遷移率電晶體及InAlGaN/GaN二極體，其中，類似上述AlGaN/GaN高電子遷移率電晶體及AlGaN/GaN二極體，一n型化合物半導體層與一p型化合物半導體層一起使用且一p型摻雜物之劑量實際上容易地且可靠地控制至一預定值以便在不重新成長該等化合物半導體層之情形下進行一複合操作。
上述形態實現可靠之高耐受電壓化合物半導體裝置及一用以製造該化合物半導體裝置之方法，其中具有一第一極性之一第一化合物半導體層係與具有與該第一極性相反之極性(第二極性)之一第二化合物半導體層一起使用且對應於該第二極性之導電類型之一摻雜物之劑量係實際上容易地且可靠地控制至一所需值以便在不重新成長該等化合物半導體層之情形下進行一複合操作。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔層)
2d‧‧‧電子供應層
2e‧‧‧p型蓋層
2f‧‧‧n型蓋層
2fa‧‧‧開口
2fb‧‧‧薄化部份
2A,2B‧‧‧凹部
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧閘極電極
7‧‧‧場板電極
10A‧‧‧抗蝕遮罩
10Aa‧‧‧開口
10B‧‧‧抗蝕遮罩
10Ba‧‧‧開口
20A‧‧‧抗蝕遮罩
20Aa‧‧‧開口
20B‧‧‧抗蝕遮罩
20Ba‧‧‧開口
21‧‧‧化合物半導體多層結構
21A,21B‧‧‧凹部
21a‧‧‧緩衝層
21b‧‧‧電子傳輸層
21c‧‧‧中間層
21d‧‧‧電子供應層
21e‧‧‧p型蓋層
21f‧‧‧n型蓋層
21fa‧‧‧開口
21fb‧‧‧薄化部份
23‧‧‧陰極電極
24‧‧‧陽極電極
30‧‧‧PFC電路
31‧‧‧開關元件(電晶體)
32‧‧‧二極體
33‧‧‧扼流線圈
34,35‧‧‧電容器
36‧‧‧二極體電橋
37‧‧‧交流電源(AC)
40‧‧‧全橋式反相器電路
41‧‧‧一次電路
42‧‧‧二次電路
43‧‧‧變壓器
44a,44b,44c,44d‧‧‧開關元件
45a,45b,45c‧‧‧開關元件
51‧‧‧數位預失真電路
52a,52b‧‧‧混合器
53‧‧‧功率放大器
100‧‧‧高電子遷移率電晶體晶片
101‧‧‧電晶體區域
102‧‧‧汲極墊
103‧‧‧閘極墊
104‧‧‧源極墊
111‧‧‧晶粒附接糊
112‧‧‧引線框
112a‧‧‧汲極引線
112b‧‧‧閘極引線
112c‧‧‧源極引線
113‧‧‧Al線
114‧‧‧模製樹脂
200‧‧‧二極體晶片
201‧‧‧二極體區域
202‧‧‧陰極墊
203‧‧‧陽極墊
211‧‧‧晶粒附接糊
212‧‧‧引線框
212a‧‧‧陰極引線
212b‧‧‧陽極引線
213‧‧‧Al線
214‧‧‧模製樹脂
第1A~C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之一AlGaN/GaN高電子遷移率電晶體之一方法；第2A~C圖是接續第1圖之示意橫截面圖，逐步地顯示用以製造依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之方法； 第3A~C圖是接續第2圖之示意橫截面圖，逐步地顯示用以製造依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第4圖是一示意平面圖，顯示依據該第一實施例之AlGaN/GaN高電子遷移率電晶體之一組態；第5圖是一特性圖，顯示在該第一實施例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第6圖是一特性圖，顯示在崩潰前及在該源極電極與該汲極電極之間連續施加電壓Vds後經過之時間的研究結果；第7圖是一特性圖，顯示在非操作時2DEG之濃度之研究結果；第8圖是使用依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體之一高電子遷移率電晶體晶片的示意平面圖；第9圖是使用依據該第一實施例之一AlGaN/GaN高電子遷移率電晶體之一獨立封裝體的示意平面圖；第10A~C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第11A~C圖是接續第10圖之示意橫截面圖，顯示用以製造依據該第二實施例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第12A、B圖是接續第11圖之示意橫截面圖，顯示用以製造依據該第二實施例之AlGaN/GaN高電子遷移率電晶體 之方法的主要步驟；第13圖是一特性圖，顯示在該第二實施例中在陽極-陰極電壓Vac與陽極電流Ia之間之關係之研究結果；第14圖是一特性圖，顯示在崩潰前及在該陽極與該陰極之間連續施加一反向電壓後經過之時間的研究結果；第15圖是使用依據該第二實施例之一AlGaN/GaN二極體之一二極體晶片的示意平面圖；第16圖是使用依據該第二實施例之一AlGaN/GaN二極體之一獨立封裝體的示意平面圖；第17圖是依據一第三實施例之一PFC電路之連接圖；第18圖是示意地顯示依據一第四實施例之一電源供應裝置之一組態的連接圖；及第19圖是示意地顯示依據一第五實施例之一高頻放大器之一組態的連接圖。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔層)
2d‧‧‧電子供應層
2e‧‧‧p型蓋層
2f‧‧‧n型蓋層
2fa‧‧‧開口
2fb‧‧‧薄化部份
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧閘極電極
7‧‧‧場板電極

Claims (10)

  1. 一種化合物半導體裝置，包含：一第一化合物半導體層，其包含一第一極性；一第二化合物半導體層，其形成在該第一化合物半導體層上方，且該第二化合物半導體層包含一第二極性；及一第三化合物半導體，其形成在該第二化合物半導體層上方，該第三化合物半導體層包含該第一極性；其中該第三化合物半導體層包含用於控制於該第一化合物半導體層之上方之界面發生之二維電子氣體之濃度且不同厚度之部份。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中該第一極性為負。
  3. 如申請專利範圍第1或2項之化合物半導體裝置，其中一貫通開口形成在該第三化合物半導體層中；且該化合物半導體裝置更包含一填充該貫通開口之閘極電極。
  4. 如申請專利範圍第1或2項之化合物半導體裝置，更包含一形成在該第三化合物半導體層上之場板電極。
  5. 如申請專利範圍第4項之化合物半導體裝置，其中該場板電極係形成在該第三化合物半導體層之一薄部份上。
  6. 如申請專利範圍第1或2項之化合物半導體裝置，更包含一對形成在該第一化合物半導體層上方之電極，且該對電極係在該第三化合物半導體層之兩側； 其中更靠近該等電極中之一電極之該第三化合物半導體層之一部份係形成為比更靠近另一電極之該第三化合物半導體之一部份薄。
  7. 一種用以製造一化合物半導體裝置之方法，該方法包含：形成一第一化合物半導體層，且該化合物半導體層包含一第一極性；在該第一化合物半導體層上方形成一第二化合物半導體層，且該第二化合物半導體層包含一第二極性；在該第二化合物半導體層上方形成一第三化合物半導體層，且該第三化合物半導體層包含該第二極性；及在該第三化合物半導體層中形成用於控制於該第一化合物半導體層之上方之界面發生之二維電子氣體之濃度且不同厚度之部份。
  8. 如申請專利範圍第7項之用以製造一化合物半導體裝置之方法，其中該第一極性為負。
  9. 如申請專利範圍第7或8項之用以製造一化合物半導體裝置之方法，更包含：在該第三化合物半導體層中形成一貫通開口；及形成一填充該貫通開口之閘極電極。
  10. 如申請專利範圍第7或8項之用以製造一化合物半導體裝置之方法，更包含在該第一化合物半導體層上方形成一對電極，且該對電極係在該第三化合物半導體層之兩 側；其中更靠近該等電極中之一電極之該第三化合物半導體之一部份係形成為比更靠近另一電極之該第三化合物半導體之一部份薄。
TW101126612A 2011-09-29 2012-07-24 化合物半導體裝置及其製造方法 TWI543366B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214723A JP5908692B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201314896A TW201314896A (zh) 2013-04-01
TWI543366B true TWI543366B (zh) 2016-07-21

Family

ID=47992440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126612A TWI543366B (zh) 2011-09-29 2012-07-24 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20130083567A1 (zh)
JP (1) JP5908692B2 (zh)
KR (1) KR101304746B1 (zh)
CN (1) CN103035700B (zh)
TW (1) TWI543366B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP2800139A1 (en) * 2013-04-30 2014-11-05 Azzurro Semiconductors AG Layer sequence for an electronic device
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9806158B2 (en) * 2013-08-01 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
JP2015173151A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
TWI706566B (zh) * 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
WO2020215322A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
FR3110770B1 (fr) * 2020-05-19 2022-04-29 Commissariat Energie Atomique Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
US20220223429A1 (en) * 2020-06-18 2022-07-14 The Regents Of The University Of California N-polar iii-n semiconductor device structures
JP2022053102A (ja) * 2020-09-24 2022-04-05 株式会社東芝 半導体装置
CN114551591A (zh) 2020-11-26 2022-05-27 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
KR102546323B1 (ko) * 2021-07-02 2023-06-21 삼성전자주식회사 전계 효과 게이트를 가지는 질화물 반도체 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2783659A1 (en) * 1999-12-21 2001-06-28 Sumitomo Electric Industries, Ltd. Horizontal junction field-effect transistor
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP5388839B2 (ja) * 2007-02-28 2014-01-15 ルネサスエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体電界効果トランジスタ
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
KR20110026798A (ko) * 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
CN103035700B (zh) 2016-01-20
KR20130035174A (ko) 2013-04-08
KR101304746B1 (ko) 2013-09-05
JP2013074280A (ja) 2013-04-22
CN103035700A (zh) 2013-04-10
TW201314896A (zh) 2013-04-01
JP5908692B2 (ja) 2016-04-26
US20130083567A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI543366B (zh) 化合物半導體裝置及其製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
TWI492378B (zh) 化合物半導體裝置及其製造方法
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
TWI521695B (zh) 半導體裝置及其製造方法
KR101358586B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
US20130105810A1 (en) Compound semiconductor device, method for manufacturing the same, and electronic circuit
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP5546104B2 (ja) ＧａＮ系電界効果トランジスタ
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP2013077630A (ja) 半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2017085003A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
US9954091B2 (en) Compound semiconductor device and method of manufacturing the same
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2022076302A (ja) 半導体装置、半導体装置の製造方法及び電子装置