TWI542003B - 高壓金氧半導體電晶體元件及其佈局圖案 - Google Patents

Description

高壓金氧半導體電晶體元件及其佈局圖案

本發明有關於一種高壓金氧半導體(high voltage metal-oxide-semiconductor，以下簡稱為HV MOS)電晶體元件及其佈局圖案，尤指一種高壓橫向雙擴散金氧半導體(high voltage lateral double-diffused metal-oxide-semiconductor，HV-LDMOS)電晶體元件及其佈局圖案。

在具有高壓處理能力的功率元件中，雙擴散金氧半導體(double-diffused MOS，DMOS)電晶體元件係持續受到重視。常見的DMOS電晶體元件有垂直雙擴散金氧半導體(vertical double-diffused MOS，VDMOS)與橫向雙擴散金氧半導體(LDMOS)電晶體元件。而LDMOS電晶體元件因具有較高的操作頻寬與操作效率，以及易與其他積體電路整合之平面結構，現已廣泛地應用於高電壓操作環境中，如中央處理器電源供應(CPU power supply)、電源管理系統(power management system)、直流/交流轉換器(AC/DC converter)以及高功率或高頻段的功率放大器等等。LDMOS電晶體元件主要的特徵為源極端所設置之低摻雜濃度、大面積的橫向擴散漂移區域，其目的在於緩和源極端與汲極端之間的高電壓，因此可使LDMOS電晶體元件獲得較高的崩潰電壓 (breakdown voltage)。

請參閱第1圖，第1圖為一習知HV-LDMOS電晶體元件之剖面示意圖。如第1圖所示，習知HV-LDMOS電晶體元件10係設置於一半導體基底12上，其具有一P型井20、設置於P型井20中的一源極14與一高濃度之P型摻雜區22、一閘極16與一汲極18。汲極18為一高濃度之N型摻雜區，且設置於一N型井30中。此一N型井30即前述之漂移區域，其摻雜濃度與長度影響了HV-LDMOS電晶體元件10的崩潰電壓與導通電阻(ON-resistance，R_ON)。HV-LDMOS電晶體元件10之閘極16係設置於一閘極介電層40上，且延伸至一場氧化層42上方。

由於HV MOS電晶體元件所追求的兩個主要特性為低導通電阻以及高崩潰電壓，且這兩個要求常常是彼此衝突難以權衡的。因此目前仍需要一種可在高電壓環境下正常運作，且同時滿足低導通電阻以及高崩潰電壓兩個要求的解決途徑。

因此，本發明之一目的係在於提供一提供低導通電阻與高崩潰電壓的HV MOS電晶體元件及其佈局圖案。

根據本發明所提供之申請專利範圍，係提供一種HV MOS電晶體之佈局圖案。該佈局圖案包含有一第一摻雜區、一第二摻雜區、以及一設置於該第一摻雜區與該第二摻雜區之間的不連續形(non-continuous)摻雜區。該第一摻雜區與該第二摻雜區具有一第一導電型態。該不連續形摻雜區更包含複數個第三摻雜區、複數個與該等第三摻雜區交錯設置的間隔(gap)、以及複數個設置於該等間隔之內的第四摻雜區。該等第三摻雜區包含一第二導電型態，且該第二導電型態與該第一導電型態互補(complementary)；該等第四摻雜區則包含該第一導電型態。

根據本發明所提供之申請專利範圍，另提供一種HV MOS電晶體元件。該HV MOS電晶體元件包含有一基底、一設置於該基底上之閘極、一設置於該基底內之汲極區域、一設置於該基底內之源極區域、以及一設置於該源極區域與該汲極區域之間的不連續形摻雜區。該基底上形成有一絕緣層，而該閘極係覆蓋部分該絕緣層。該汲極區域與該源極區域具有一第一導電型態。另外，該不連續形摻雜區更包含複數個第三摻雜區、複數個與該等第三摻雜區交錯設置之間隔、以及複數個設置於該等間隔之內的第四摻雜區。該等第三摻雜區包含一第二導電型態，且該第二導電型態與該第一導電型態互補。而該等第四摻雜區則包含該第一導電型態。

根據本發明所提供的HV MOS電晶體元件及其佈局圖案，係利用該不連續形摻雜區提升HV MOS電晶體的崩潰電壓。此外本發明所提供的HV MOS電晶體元件及其佈局圖案係於該不連續形摻雜區內設置該等間隔，用以降低該不連續形摻雜區中摻雜部分的總面積。本發明更藉由設置於該等間隔之內的該等第四摻雜區作為一電子流通的捷徑，故可更有效地降低導通電阻。簡單地說，本發明所提供之HV MOS電晶體元件及其佈局圖案係可同時實現高崩潰電壓、低導通電阻的期望。

請參閱第2圖至第7圖，其中第2圖與第6圖至第7圖為本發明所提供之HV MOS電晶體元件之佈局圖案之示意圖，第3圖至第5圖分別為第2圖中沿A-A’、B-B’與C-C’切線所獲得之剖面示意圖。如第2圖至第5圖所示，本較佳實施例所提供之HV MOS電晶體元件100係設置於一基底102，例如一矽基底上。基底102具有一第一導電型態，在本較佳實施例中該第一導電型態為p型。HV MOS電晶體元件100更包含一絕緣層104，但值得注意的是，為了清楚表現HV MOS電晶體元件100中某些特定摻雜區域的相對關係，第2圖中係將絕緣層104省略，然熟習該項技藝之人士應可根據第3圖至第5圖之圖式輕易瞭解絕緣層104設置之位置。

請繼續參閱第2圖至第5圖。本較佳實施例所提供之HV MOS電晶體元件100尚包含一深井區106，深井區106係包含一第二導電型態，第二導電型態係與第一導電型態互補(complementary)，因此在本較佳實施例中第二導電型態為n型。在深井區160中，係形成有一漂移區108(示於第3圖至第5圖)與一高壓井區110(亦示於第3圖至第5圖)。漂移區108包含第二導電型態；而高壓井區110則包含第一導電型態。換句話說HV MOS電晶體元件100包含一n型漂移區108與一p型高壓井區110。在n型漂移區108中，係形成有一第一摻雜區112；而在高壓井區110中，則形成有一第二摻雜區114與一第三摻雜區116。第一摻雜區112與第二摻雜區114具有第二導電型態，且分別作為HV MOS電晶體元件100的n型汲極區域112與n型源極區域114。第三摻雜區116係包含第一導電型態，用以作為HV MOS電晶體元件100的p型基體(body)區域116。如第2圖至第5圖所示，基體區域116係與源極區域114電性連接。

HV MOS電晶體元件100亦包含一閘極130，但值得注意的是，為了清楚表現HV MOS電晶體元件100中某些特定摻雜區域的相對關係，第2圖中亦將閘極130省略，然熟習該項技藝之人士亦可根據第3圖至第5圖之圖式輕易瞭解閘極130設置之位置。如第3圖至第5圖所示，閘極130係設置 於基底102上，且覆蓋部分絕緣層104。

請仍然參閱第2圖至第5圖。本較佳實施例所提供之HV MOS電晶體元件100更包含一不連續形(non-continuous)摻雜區120。如第2圖至第5圖所示，不連續形摻雜區120係設置於汲極區域112與源極區域114之間，且汲極區域112、源極區域114、與該不連續形摻雜區120彼此分隔設置，並利用深井區106電性隔離汲極區域112、源極區域114、與不連續形摻雜區120。如第2圖至第5圖所示，不連續形摻雜區120內更包含複數個第四摻雜區122、複數個間隔124、以及複數個第五摻雜區126。第四摻雜區122包含該第一導電型態，因此係為p型摻雜區122；第五摻雜區126則包含該第二導電型態，故為n型摻雜區126。另外需注意的是，第五摻雜區126係有一摻雜濃度，而該摻雜濃度係小於1^＊10¹²(1E12)，但不限於此。

如第2圖所示，間隔124係與p型摻雜區122交錯設置，因此每一個p型摻雜區122皆與間隔124相鄰，而n型摻雜區126則設置於間隔124之中。因此，p型摻雜區122與n型摻雜區126係藉由間隔124彼此隔離。此外如第3圖至第5圖所示，絕緣層104係完全覆蓋不連續形摻雜區120，換句話說，絕緣層104係完全覆蓋p型摻雜區122(如第3圖所示)、間隔124(如第4圖所示)、以及n型摻雜區126(如 第5圖所示)。值得注意的是，間隔124之總面積佔該不連續形摻雜區120之面積的百分比小於等於20%。另外需注意的是，雖然在本較佳實施例中，每一個間隔124內皆設置一n型摻雜區126，但在本發明之變化型中，亦可依產品需要，於某些間隔124內設置n型摻雜區126，而在某些間隔124內則省略n型摻雜區126之設置。

請重新參閱第2圖。根據本較佳實施例所提供之HV MOS電晶體元件100及其佈局圖案，p型摻雜區122與n型摻雜區126皆為一長方形摻雜區域，且n型摻雜區126之長邊係與p型摻雜區122之短邊平行。更重要的是，n型摻雜區126的長度L係如第2圖所示，等於p型摻雜區122之寬度W₁。另外，間隔124具有一寬度W₂，而該寬度W₂係小於等於9微米(micrometer，μm)。因此，設置於間隔124之內的n型摻雜區126之一寬度W₃係小於7μm，且n型摻雜區126之寬度W₃必定小於間隔124之寬度W₂。

根據本較佳實施例所提供之HV MOS電晶體元件100，設置於絕緣層104下方，且導電型態互補於n型源極區域114與n型汲極區域112的不連續形摻雜區120係可藉由p型摻雜區122提升HV MOS電晶體元件100的電阻值。當高壓訊號流經此一路徑時，會因為電阻值的增加使得本實施例的壓降能力有效提升，繼而使輸出的訊號成為低壓訊號。換句話 說，藉由p型摻雜區122的設置，HV MOS電晶體元件100的崩潰電壓係可有效地提升。然而，HV MOS電晶體元件100的導通電阻的提升並非業者所樂見，因此本較佳實施例更於不連續形摻雜區120中設置複數個間隔124。由於間隔124的設置可降低不連續形摻雜區120中具有p型摻雜質的摻雜部分面積，故可有效地降低R_ON。

更重要的是，本較佳實施例更於間隔124中設置n型摻雜區126，而n型摻雜區126係提供電子一較為簡易的路徑，故可更降低R_ON。如前所述，由於高崩潰電壓與低導通電阻係為兩個彼此衝突的要求，因此本較佳實施例中，間隔124之總面積佔不連續形摻雜區120之面積的百分比小於等於20%，且間隔124之寬度W₂小於等於9μm，同時n型摻雜區126之摻雜濃度小於1E10、其寬度W₃係小於7μm，以在降低導通電阻的同時仍然滿足高崩潰電壓的要求。

另外請參閱第6圖。值得注意的是，為清楚表示不連續形摻雜區120中p型摻雜區122與間隔124的關係，第6圖中僅繪示出不連續形摻雜區120的p型摻雜區122與間隔124，但省略了n型摻雜區126，然而熟習該項技藝之人士應可根據前述第2圖至第5圖思及n型摻雜區126與其他組成元素的空間相對關係。如第6圖所示，在本較佳實施例中，不連續形摻雜區120可更定義包含有一中心部分(inner portion)140與一外圍部分(outer portion)142。詳細地說，不連續形摻雜區120係沿深井區106邊緣排列而呈一跑道形狀或梳子形狀；p型摻雜區122與間隔124亦沿著深井區106邊緣排列並呈一跑道形狀或梳子形狀。且梳子基部、最外側兩梳齒、以及各梳齒前端皆定義為外圍部分142，而內側梳齒以及梳齒底部則定義為中心部分140。值得注意的是，設置於中心部分140的間隔124具有一第一圖案密度D₁，設置於外圍部分142之間隔124則具有一第二圖案密度D₂，且第一圖案密度D₁小於第二圖案密度D₂。舉例來說，設置於中心部分140之間隔124之總面積佔不連續形摻雜區120之面積的百分比R₁小於等於15%；而設置於外圍部分142之間隔124之總面積佔不連續形摻雜區120之面積的百分比R₂小於等於25%，且中心部分140之間隔124之總面積佔不連續形摻雜區120之面積的百分比R₁與外圍部分142之間隔124之總面積佔不連續形摻雜區120之面積的百分比R₂之差可為7%，但不限於此。另外如前所述，在本發明之變化型中，係可依產品需要，於某些間隔124內設置n型摻雜區126，而在某些間隔124內則省略n型摻雜區126之設置。詳細地說，設置於外圍部分142的每一個間隔124內皆可設置n型摻雜區126，然而設置於中心部分140的間隔124則可選擇性地省略若干個n型摻雜區126。這是因為在HV MOS電晶體元件100中，對應於外圍部分142的n型深井區106會因摻雜製程關係而具有較低的摻雜濃度，而導致HV MOS 電晶體100對應於外圍部分142處有較高的導通電阻。因此本較佳實施例提供之設置於外圍部分142之間隔124的第二圖案密度D₂較高，或具有較多的n型摻雜區126。換句話說，由於外圍部分142之間隔124的總面積較大或具有較多的n型摻雜區126，故可在不影響崩潰電壓的前提下降低HV MOS電晶體元件100對應於外圍部分142的導通電阻。

另外請參閱第7圖。如前所述，為清楚表示不連續形摻雜區120中p型摻雜區122與間隔124的關係，第7圖中僅繪示出不連續形摻雜區120的p型摻雜區122與間隔124，但省略了n型摻雜區126，然而熟習該項技藝之人士應可根據前述第2圖至第5圖思及n型摻雜區126與其他組成元素的空間相對關係。如第7圖所示，在本較佳實施例中，不連續形摻雜區120可更定義為包含複數個角落部分(corner area)150與複數個直線部分(straight-line area)152。如前所述，不連續形摻雜區120係沿深井區106邊緣排列而呈一梳子形狀，而如第7圖所示，凡具有排列成圓弧形狀的不連續形摻雜區120皆被定義為一角落部分150，而排列成直線的不連續形摻雜區120則被定義為直線部分152。值得注意的是，設置於角落部分150的間隔124具有一第三圖案密度D₃，設置於直線部分152之間隔124則具有一第四圖案密度D₄，且第三圖案密度D₃大於第四圖案密度D₄。另外如前所述，在本發明之變化型中，係可依產品需要，於某些間隔124內設 置n型摻雜區126，而在某些間隔124內則省略n型摻雜區126之設置。詳細地說，設置於角落部分150的每一個間隔124內皆可設置n型摻雜區126，然而設置於直線部分152的間隔124則可選擇性地省略若干個n型摻雜區126。這是因為在HV MOS電晶體元件100中，對應於角落部分150的部分具有較大的電場，而導致HV MOS電晶體100在對應角落部分150處有較高的導通電阻。因此本較佳實施例提供之設置於角落部分150之間隔124的第三圖案密度D₃較高，或具有較多的n型摻雜區126。換句話說，由於角落部分150之間隔124的總面積較大或具有較多的n型摻雜區12，故可在不影響崩潰電壓的前提下降低HV MOS電晶體元件100對應於角落部分150的導通電阻。

綜上所述，根據本發明所提供的HV MOS電晶體元件及其佈局圖案，係利用不連續形摻雜區提升HV MOS電晶體的崩潰電壓。此外本發明所提供的HV MOS電晶體元件及其佈局圖案於不連續形摻雜區內設置該等間隔，用以降低不連續形摻雜區中摻雜部分的總面積。本發明更藉由設置於該等間隔之內的具有與源極/汲極區域相同導電類型的摻雜區作為一電子流通的捷徑，故可更有效地降低導通電阻。簡單地說，本發明所提供之HV MOS電晶體元件及其佈局圖案係可同時實現高崩潰電壓、低導通電阻的期望。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧高壓橫向雙擴散金氧半導體電晶體元件

12‧‧‧半導體基底

14‧‧‧源極

16‧‧‧閘極

18‧‧‧汲極

20‧‧‧P型井

22‧‧‧P型摻雜區

30‧‧‧N型井

40‧‧‧閘極介電層

42‧‧‧場氧化層

100‧‧‧高壓金氧半導體電晶體元件

102‧‧‧基底

104‧‧‧絕緣層

106‧‧‧深井區

108‧‧‧漂移區

110‧‧‧高壓井區

112‧‧‧第一摻雜區

114‧‧‧第二摻雜區

116‧‧‧第三摻雜區

120‧‧‧不連續形摻雜區

122‧‧‧第四摻雜區

124‧‧‧間隔

126‧‧‧第五摻雜區

130‧‧‧閘極

140‧‧‧中心部分

142‧‧‧外圍部分

150‧‧‧角落部分

152‧‧‧直線部分

第1圖為一習知HV-LDMOS電晶體元件之剖面示意圖。

第2圖為本發明所提供之HV MOS電晶體元件之佈局圖案之示意圖。

第3圖至第5圖分別為第2圖中沿A-A’、B-B’與C-C’切線所獲得之剖面示意圖。

第6圖與第7圖分別為本發明所提供之HV MOS電晶體元件之佈局圖案之示意圖。

100‧‧‧高壓金氧半導體電晶體元件

102‧‧‧基底

112‧‧‧第一摻雜區

114‧‧‧第二摻雜區

116‧‧‧第三摻雜區

120‧‧‧不連續形摻雜區

122‧‧‧第四摻雜區

124‧‧‧間隔

126‧‧‧第五摻雜區

Claims (20)

1. 一種高壓金氧半導體電晶體之佈局圖案，包含有：一第一摻雜區，具有一第一導電型態；一第二摻雜區，具有該第一導電型態；以及一不連續形(non-continuous)摻雜區，設置於該第一摻雜區與該第二摻雜區之間，該不連續形摻雜區更包含：複數個第三摻雜區，該等第三摻雜區包含一第二導電型態，且該第二導電型態與該第一導電型態互補(complementary)；複數個間隔(gap)，且該等間隔與該等第三摻雜區係交錯設置；以及複數個第四摻雜區，設置於該等間隔之內，該等第四摻雜區包含該第一導電型態，且該等第四摻雜區與該等第三摻雜區係藉由該等間隔完全分離。
2. 如申請專利範圍第1項所述之佈局圖案，其中該第一摻雜區、該第二摻雜區、與該不連續形摻雜區彼此分隔設置。
3. 如申請專利範圍第1項所述之佈局圖案，其中該等間隔之總面積佔該不連續形摻雜區之面積的百分比小於等於20%。
4. 如申請專利範圍第1項所述之佈局圖案，其中該等第四 摻雜區之長度係等於該等第三摻雜區之寬度。
5. 如申請專利範圍第1項所述之佈局圖案，其中該等間隔之寬度小於等於9微米(micrometer，μm)。
6. 如申請專利範圍第5項所述之佈局圖案，其中該等第四摻雜區之寬度係小於7微米。
7. 如申請專利範圍第1項所述之佈局圖案，其中該不連續形摻雜區更定義有一中心部分(inner portion)與一外圍部分(outer portion)。
8. 如申請專利範圍第7項所述之佈局圖案，其中設置於該中心部分之該等間隔之圖案密度係小於設置於該外圍部分之間隔之圖案密度。
9. 如申請專利範圍第8項所述之佈局圖案，其中設置於該中心部分之該等間隔之總面積佔該不連續形摻雜區之面積的百分比小於等於15%，而設置於該外圍部分之該等間隔之總面積佔該不連續形摻雜區之面積的百分比小於等於25%。
10. 如申請專利範圍第1項所述之佈局圖案，其中該不連續形摻雜區更定義有複數個角落部分(corner area)與複數個直線部分(straight-line area)，且設置於該角落部分之該等間隔 之圖案密度係大於設置於該直線部分之間隔之圖案密度。
11. 如申請專利範圍第1項所述之佈局圖案，其中該等第三摻雜區與該等第四摻雜區係藉由該等間隔隔離。
12. 如申請專利範圍第1項所述之佈局圖案，其中各該間隔內分別形成有一個該第四摻雜區。
13. 一種高壓金氧半導體(high voltage metal-oxide-semiconductor，HV MOS)電晶體元件，包含有：一基底，其上形成有一絕緣層；一閘極，設置於該基底上，且覆蓋部分該絕緣層；一汲極區域，設置於該基底內，且該汲極區域具有一第一導電型態；一源極區域，設置於該基底內，且該源極區域包含該第一導電型態；以及一不連續形摻雜區，設置於該源極區域與該汲極區域之間，該不連續形摻雜區更包含：複數個第三摻雜區，該等第三摻雜區包含一第二導電型態，且該第二導電型態與該第一導電型態互補；複數個間隔，且該等間隔與該等第三摻雜區係交錯設置；以及複數個第四摻雜區，設置於該等間隔之內，該等第 四摻雜區包含該第一導電型態，且該等第四摻雜區與該等第三摻雜區係藉由該等間隔完全分離。
14. 如申請專利範圍第13項所述之HV MOS電晶體元件，更包含一深井區，且該深井區包含該第一導電型態。
15. 如申請專利範圍第14項所述之HV MOS電晶體元件，其中該源極區域、該汲極區域、該不連續形摻雜區皆設置於該深井區內，且藉由該深井區彼此電性隔離。
16. 如申請專利範圍第13項所述之HV MOS電晶體元件，其中該不連續形摻雜區係設置於該絕緣層下方。
17. 如申請專利範圍第13項所述之HV MOS電晶體元件，其中該第四摻雜區之長度係等於該第三摻雜區之寬度。
18. 如申請專利範圍第13項所述之HV MOS電晶體元件，其中該等間隔之寬度係小於9微米。
19. 如申請專利範圍第18項所述之HV MOS電晶體元件，其中等第四摻雜區之寬度係小於7微米。
20. 如申請專利範圍第13項所述之HV MOS電晶體元件， 其中該等第三摻雜區與該等第四摻雜區係藉由該等間隔隔離。