TWI540725B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI540725B
TWI540725B TW101126785A TW101126785A TWI540725B TW I540725 B TWI540725 B TW I540725B TW 101126785 A TW101126785 A TW 101126785A TW 101126785 A TW101126785 A TW 101126785A TW I540725 B TWI540725 B TW I540725B
Authority
TW
Taiwan
Prior art keywords
wiring
film
layer
opening
gate electrode
Prior art date
Application number
TW101126785A
Other languages
English (en)
Other versions
TW201322447A (zh
Inventor
砂村潤
井上尚也
金子貴昭
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201322447A publication Critical patent/TW201322447A/zh
Application granted granted Critical
Publication of TWI540725B publication Critical patent/TWI540725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種在多層配線層中具有半導體元件之半導體裝置及半導體裝置之製造方法。
專利文獻1中提到了：在配線層中形成半導體膜，並利用此半導體膜以及配線層的配線來形成電晶體。此電晶體，係將位於半導體膜之下的配線作為閘極電極使用，且將配線層間的防止擴散膜作為閘極絕緣膜使用。
[習知技術文獻] [專利文獻]
專利文獻1：日本特開2010-141230號公報
電晶體所被要求的特性之一，係臨界值電壓。臨界值電壓，除了藉由閘極絕緣膜的膜厚來加以控制之外，亦可藉由閘極電極以及閘極絕緣膜的材料來加以控制。可是，專利文獻1所記載的技術中，係將多層配線層中所含的配線作為閘極電極使用，因此無法改變閘極電極的材料。
根據本發明，來提供一種半導體裝置，其包含：第1配線層，具有第1配線；第2配線層，形成於該第1配線層的更上方，具有第2配線；閘極電極，在厚度方向中位於該第1配線與該第2配線之間，並由不同於該第1配線之材料所形成，且連接至該第1配線；閘極絕緣膜，位於該閘極電極上；半導體層，位於該閘極絕緣膜上；以及第1通孔，埋入於該第2配線層，使該半導體層與該第2配線相連接。
根據本發明，可在配線層間形成利用半導體層之元件。又，可在不同於配線層的配線之步驟中形成閘極電極。從而，可令閘極電極的材料為配線的材料以外之導電體。
根據本發明，來提供一種半導體裝置之製造方法，其包含：在半導體基板上，形成具有第1配線的第1配線層之步驟；在該第1配線層上，形成閘極電極、位於該閘極電極上的閘極絕緣膜、以及位於該閘極絕緣膜上的半導體層之步驟；以及在該第1配線層上以及該半導體層上，形成具有第2配線的第2配線層之步驟；且該閘極電極連接至該第1配線，該第2配線連接至該半導體層。
根據本發明，可在配線層間形成利用半導體層之元件，並且可令閘極電極的材料為配線的材料以外之導電體。
10‧‧‧半導體基板
12、14、200、201‧‧‧電晶體
16‧‧‧被動元件
20‧‧‧元件分離膜
50、52、54、232、242‧‧‧光阻圖案
100‧‧‧多層配線層
102‧‧‧局部配線層
104‧‧‧全域配線層
140‧‧‧防止擴散膜
150‧‧‧第1配線層
152、181、183、189、192‧‧‧通孔
154‧‧‧第3配線
160‧‧‧防止擴散膜
162‧‧‧開口
165‧‧‧保護絕緣膜
170‧‧‧第2配線層
174‧‧‧絕緣膜
182、194‧‧‧配線
184‧‧‧第1通孔
185、187、216‧‧‧金屬阻障膜
186(186a、186b)‧‧‧第2配線
188‧‧‧第4配線
190‧‧‧層間絕緣膜
204‧‧‧二極體
210‧‧‧第1配線
218(218a、218b)‧‧‧閘極電極
219‧‧‧閘極絕緣膜
220‧‧‧半導體層
230、240‧‧‧硬罩膜
300、302‧‧‧內部電路
400‧‧‧電源墊片
402‧‧‧接地墊片
410‧‧‧輸出入墊片
圖1係顯示依第1實施形態的半導體裝置的構成之剖面圖。
圖2係圖1所示電晶體之俯視圖。
圖3(a)、(b)係顯示圖1所示半導體裝置的製造方法之剖面圖。
圖4(a)、(b)係顯示圖1所示半導體裝置的製造方法之剖面圖。
圖5(a)、(b)係顯示圖1所示半導體裝置的製造方法之剖面圖。
圖6(a)、(b)係顯示圖1所示半導體裝置的製造方法之剖面圖。
圖7係顯示依第2實施形態的半導體裝置的構成之剖面圖。
圖8係圖7所示半導體裝置之俯視圖。
圖9(a)、(b)係顯示圖7所示半導體裝置的製造方法之剖面圖。
圖10(a)、(b)係顯示圖7所示半導體裝置的製造方法之剖面圖。
圖11係顯示依第3實施形態的半導體裝置的構成之剖面圖。
圖12(a)、(b)係顯示圖11所示半導體裝置的製造方法之剖面圖。
圖13(a)、(b)係顯示圖11所示半導體裝置的製造方法之剖面圖。
圖14(a)、(b)係顯示圖11所示半導體裝置的製造方法之剖面圖。
圖15係顯示依第4實施形態的半導體裝置的構成之剖面圖。
圖16(a)、(b)係顯示圖15所示半導體裝置的製造方法之剖面圖。
圖17(a)、(b)係顯示圖15所示半導體裝置的製造方法之剖面圖。
圖18係顯示依第5實施形態的半導體裝置的構成之剖面圖。
圖19(a)、(b)係顯示圖18所示半導體裝置的製造方法之剖面圖。
圖20係顯示圖18所示半導體裝置的製造方法之剖面圖。
圖21係顯示依第6實施形態的半導體裝置的構成之剖面圖。
圖22(a)、(b)係顯示圖21所示半導體裝置的製造方法之剖面圖。
圖23(a)、(b)係顯示圖21所示半導體裝置的製造方法之剖面圖。
圖24係顯示依第7實施形態的半導體裝置的構成之剖面圖。
圖25(a)、(b)係顯示圖24所示半導體裝置的製造方法之剖面圖。
圖26(a)、(b)係顯示圖24所示半導體裝置的製造方法之剖面圖。
圖27係顯示依第8實施形態的半導體裝置的構成之剖面圖。
圖28(a)、(b)係顯示圖27所示半導體裝置的製造方法之剖面圖。
圖29(a)、(b)係顯示圖27所示半導體裝置的製造方法之剖面圖。
圖30(a)、(b)係顯示圖27所示半導體裝置的製造方法之剖面圖。
圖31(a)、(b)係顯示圖27所示半導體裝置的製造方法之剖面圖。
圖32(a)、(b)係顯示依第9實施形態的半導體裝置的製造方法之剖面圖。
圖33(a)、(b)係顯示依第9實施形態的半導體裝置的製造方法之剖面圖。
圖34(a)、(b)係顯示依第9實施形態的半導體裝置的製造方法之剖面圖。
圖35係顯示依第10實施形態的半導體裝置的構成之剖面圖。
圖36係圖35所示半導體裝置之俯視圖。
圖37係顯示依第11實施形態的半導體裝置的構成之剖面圖。
圖38係顯示依第12實施形態的半導體裝置的構成之剖面圖。
圖39係顯示依第13實施形態的半導體裝置的構成之剖面圖。
圖40係圖39所示半導體裝置的電路圖。
圖41係顯示圖39以及圖40所示半導體裝置的整體構成之俯視圖。
圖42係顯示圖39的變形例之圖。
[實施本發明之最佳形態]
以下，利用圖式來說明本發明的實施形態。另，在所有圖式中，對同樣的構成要素附上同樣的符號，來適當地省略說明。
(第1實施形態)
圖1係顯示依第1實施形態的半導體裝置的構成之剖面圖。此半導體裝置包含：第1配線層150、第2配線層170、第1配線210、閘極電極218、閘極絕緣膜219、半導體層220、第1通孔184、以及第2配線186。第2配線層170位於第1配線層150之上。第1配線層150以及第2配線層170構成多層配線層的至少一部分。此多層配線層形成於矽基板等半導體基板(本圖中未圖示)上。此半導體基板上形成有例如電晶體等元件。此等半導體基板以及電晶體，則於後述另一實施形態中說明之。
構成第1配線層150之絕緣膜、以及構成第2配線層170之絕緣膜174，係例如氧化矽或介電常數低於氧化矽(例如相對介電常數為2.7以下)之低介電常數絕緣層。低介電常數絕緣層，例如為SiOC膜、SiOCH膜、或是SiLK(註冊商標)等之含碳膜、HSQ(氫倍半矽氧烷)膜、MHSQ(甲基化氫倍半矽氧烷)膜、MSQ(甲基倍半矽氧烷)膜、或其等之多孔質膜。
第1配線層150，形成於防止擴散膜140上。防止擴散膜140，由含有Si、C、以及N之中的至少2種元素之絕緣材料所形成。例如防止擴散膜140，為SiN膜、SiCN膜、或SiC膜。另，防止擴散膜140，亦可為該等膜至少疊層有2層之疊層膜。防止擴散膜140的厚度，例如為10nm以上150nm以下。
於構成第1配線層150之絕緣層的表層中，埋入了第3配線154以及第1配線210。第3配線154以及第1配線210係在同一步驟中所形成。因此，第3配線154以及第1配線210，具有同樣的深度，且由同樣的材料例如以銅為主成分(95%)以上之金屬材料所形成。
第1配線210上，形成有閘極電極218。閘極電極218連接至第1配線210。閘極電極218，係在不同於第1配線210之步驟中所形成。因此，能以不同於第1配線210之材料來形成閘極電極218。閘極電極218具有：例如Ti、Ta、W、TiN、TaN、WN膜；含有Co或W之化合物其中任一者中導入了C與O至少其中之一而得之膜；或將該等膜疊層複數種類而得之疊層膜。
閘極電極218上，形成有閘極絕緣膜219。閘極絕緣膜219的厚度，為例如0.5nm以上50nm以下。閘極絕緣膜219，具有例如氧化矽膜、氮化矽膜、或Hf、zr、Al、Ti、以及Ta之至少一種的氧化膜。另外，亦可為在上述絕緣膜中添加氮、碳者，或為金屬矽酸鹽物。又，閘極絕緣膜219，亦可為該等2種以上的膜之疊層膜。
閘極絕緣膜219上，形成有半導體層220。半導體層220，其厚度為例如10nm以上300nm以下。半導體層220，具有例如InGaZnO(IGZO)層、InZnO層、ZnO層、ZnAlO層、ZnCuO層、NiO層、SnO層、SnO2層、CuO層、Ta2O5層、或TiO2層等之氧化物半導體層。半導體層220，可為上述氧化物半導體層的單層構造，亦可為上述氧化物半導體層與其他層的疊層構造。以後者為例，有IGZO/Al2O3/IGZO/Al2O3之疊層膜。又半導體層220亦可為 多晶矽層或非晶矽層。
半導體層220中設有源極以及汲極。半導體層220為氧化物半導體層時，源極以及汲極，例如係藉由導入氧缺陷來形成之，但亦可藉由導入雜質來形成之。或是，亦可藉由在接點形成時使半導體層220改質來形成之。當半導體層220為多晶矽層或非晶矽層時，源極以及汲極係藉由導入雜質來形成之。閘極寬度方向(亦即垂直於圖1紙面之方向)中源極以及汲極之寬度，為例如50nm以上10μm以下。
半導體層220之中源極以及汲極所挾持的區域，成為通道區。俯視觀之，此通道區，與閘極電極218以及閘極絕緣膜219重疊。
半導體層220之上設有硬罩膜230。硬罩膜230係在藉由蝕刻來將半導體層220選擇性地保留時所使用。因此，硬罩膜230與半導體層220之俯視形狀為相同。硬罩膜230，只要是對於半導體層220可取得蝕刻選擇比之材料即可。
第2配線層170中，形成有第4配線188以及2個第2配線186。第4配線188，係通過通孔189連接至第3配線154；2個第2配線186，分別通過第1通孔184連接至半導體層220之源極/汲極。第1通孔184，俯視觀之，係隔著閘極電極218的中心配置於彼此相反側。另，2個第1通孔184，無須以閘極電極218的中心為基準而配置為點對稱。例如連接至半導體層220之汲極的第1通孔184，亦可較連接至半導體層220之源極的第1通孔184，更遠離閘極電極218。
第2配線186以及第4配線188，在彼此相同的步驟中所形成。因此，第2配線186以及第4配線188，由彼此相同的材料例如以銅為主成分(95%)以上之金屬材料所形成。
在本圖所示之例中，各配線以及通孔具有雙重金屬鑲嵌構造。但是， 至少一個層的配線以及通孔具有單一金屬鑲嵌亦可。又第2配線170，亦可具有Al配線等、藉由乾蝕刻將金屬膜選擇性地除去之構造。又，在第2配線層170中，用以埋入各配線以及通孔之溝槽或孔洞之側壁中，形成有金屬阻障膜185、187。此等金屬阻障膜185、187，例如由Ti、Ta、Ru、W、其等之氮化物或氧化物等所形成。另，金屬阻障膜185、187，可為由該等材料所構成之單層，亦可疊層2種以上的層。以疊層構造為例，有例如TiN(上層)/Ti(下層)、或Ta(上層)/TaN(下層)之疊層構造。
又，在第1配線層150中，在用以埋入各配線以及通孔之溝槽或孔洞之側壁中，形成有金屬阻障膜亦可。此金屬阻障膜，亦具有與第2配線層170的金屬阻障膜相同之構造。
另，各配線的材料，與各金屬阻障膜的材料之組合，並不限於上述之例。例如至少一個的配線層，亦可由Al所形成。
在上述構成中，閘極電極218、閘極絕緣膜219、以及半導體層220，構成了電晶體200(第2電晶體)。亦即，在本實施形態中，在多層配線層中形成有主動元件。電晶體200為N通道型的電晶體時，半導體層220係以InGaZnO(IGZO)層、InZnO層、ZnO層、ZnAlO層、ZnCuO層、SnO2層、Ta2O5層、或TiO2層所形成。又，電晶體200為P通道型的電晶體時，半導體層220係以NiO2層、SnO層、ZnO層、ZnAlO層、ZnCuO層、或CuO層所形成。又N通道型的電晶體200與P通道型的電晶體200等之氧化物半導體層形成於同一層時，亦可由與各電晶體200的半導體層220相同之材料來形成之。
在本實施形態中，在第1配線層150與第2配線層170之間，形成有防止擴散膜160。防止擴散膜160中，形成有開口162。閘極電極218，形成於開口162內側以及位於其周圍之防止擴散膜160上。防止擴散膜160的構成，與防止擴散膜140之構成相同。又閘極絕緣膜219、半導體層220、以及硬罩膜230，亦具有與閘極電極218相同之俯視形狀。本圖所示之例中， 閘極電極218，比防止擴散膜160更薄。但是，閘極電極218，只要是與防止擴散膜160同樣程度之厚度即可，亦可比防止擴散膜160更厚。
另，硬罩膜230，係例如與防止擴散膜160為同一材料且同一厚度之層。但是，硬罩膜230，亦可由不同於防止擴散膜160之材料所形成。又，硬罩膜230，亦可為：將與防止擴散膜160為同一材料之層，以及該層之上的另一層(例如SiO2層或SiOCH層)以此順序加以疊層之疊層膜。此時，另一層的厚度，為例如10nm以上200nm以下。
圖2係圖1所示電晶體200之俯視圖。本圖所示之例中，半導體層220之中形成有一個電晶體200之區域，具有長方形。2個第1通孔184，連接至半導體層220的2個短邊之附近。
圖3~圖6係圖1所示半導體裝置的製造方法之剖面圖。首先，如圖3(a)所示，在半導體基板(未圖示)上形成電晶體等，更於半導體基板上形成形成下層的配線層(未圖示)。其次，在此配線層上形成防止擴散膜140。其次，在防止擴散膜140上，形成構成第1配線層150之絕緣膜。其次，在此絕緣膜中，形成導通孔以及配線溝。
其次，因應需求，在導通孔以及配線溝的底面以及側壁，和成為第1配線層150之絕緣膜上，形成金屬阻障膜(未圖示)。此金屬阻障膜，係利用例如濺鍍法所形成。其次，在導通孔以及配線溝內，和構成第1配線層150之絕緣膜上，利用例如電鍍法來形成金屬膜。其次，利用例如化學機械研磨法(CMP，Chemical Mechanical Polishing)，將構成第1配線層150之絕緣膜上的金屬膜以及金屬阻障膜加以除去。因此，形成第1配線層150。第1配線層150中，含有第3配線154、通孔152、以及第1配線210。另，通孔152以及第3配線154，可由單一金屬鑲嵌法所形成，亦可由雙重金屬鑲嵌法所形成。
其次，在第1配線層150上形成防止擴散膜160。防止擴散膜160，係 利用例如化學氣相沉積法(CVD，Chemical vapor deposition)所形成。
其次，如圖3(b)所示，在防止擴散膜160上形成硬罩膜240。其次，在硬罩膜240上形成光阻圖案242。其次，以光阻圖案242作為遮罩，來蝕刻硬罩膜240。因此，硬罩膜240中形成了開口。此開口，係位於防止擴散膜160之中形成開口162的區域之上。
其次，如圖4(a)所示，以硬罩膜240作為遮罩，來蝕刻防止擴散膜160。因此，防止擴散膜160中形成了開口162。在此階段，第1配線210露出於開口162的底面。
其次，如圖4(b)所示，除去硬罩膜240。
其次如圖5(a)所示，在位於開口162內的位置之第1配線210上，以及防止擴散膜160的整面上，形成閘極電極218。閘極電極218，雖由例如濺鍍法所形成，但亦可由化學氣相沉積法所形成。其次在閘極電極218上，形成閘極絕緣膜219。閘極絕緣膜219，係由化學氣相沉積法或濺鍍法所形成。
其次，在閘極絕緣膜219上形成半導體層220。半導體層220，含有InGaZnO、InZnO、ZnO、ZnAlO、ZnCuO、NiO、SnO、CuO等之氧化物半導體層時，半導體層220係由例如濺鍍法所形成。此時半導體基板，係加熱至400℃以下的溫度。又，半導體層220為多晶矽層或非晶矽層時，半導體層220係由例如電漿化學氣相沉積法所形成。
其次，在半導體層220上形成硬罩膜230。在硬罩膜230具有與防止擴散膜160相同之層時，此層係由與防止擴散膜160相同之方法所形成。又，硬罩膜230更具有氧化矽層時，此氧化矽層，係由例如化學氣相沉積法所形成。
其次如圖5(b)所示，在硬罩膜230上形成光阻圖案232。
其次如圖6(a)所示，以光阻圖案232作為遮罩，來蝕刻硬罩膜230。因此，將硬罩膜230加工成既定的圖案。
其後，如圖6(b)所示，除去光阻圖案232。其次，以硬罩膜230作為遮罩，來蝕刻半導體層220、閘極絕緣膜219、以及閘極電極218。因此，將半導體層220、閘極絕緣膜219、以及閘極電極218加工成既定的形狀。半導體層220，亦形成於閘極絕緣膜219上，以及位於閘極絕緣膜219周圍之防止擴散膜160上。又在此步驟中，將位於第3配線154上的半導體層220、閘極絕緣膜219、以及閘極電極218加以除去。
其次，在半導體層220上形成源極以及汲極。其次，在防止擴散膜160以及硬罩膜230上，形成構成第2配線層170之絕緣膜174。其次，在絕緣膜174上形成導通孔以及配線溝。在絕緣膜174上形成導通孔之步驟中，硬罩膜230以及防止擴散膜160，亦作為蝕刻阻擋層而發揮功能。尤其是在硬罩膜230具有與防止擴散膜160為相同材料相同厚度之膜時，容易進行將位於通孔底面之硬罩膜230以及防止擴散膜160予以貫通之步驟的條件設定。
另，在半導體層220上形成源極以及汲極之步驟，亦可在此進行。例如，若對半導體層220之中露出於導通孔底面之區域，進行還原性電漿(例：氫電漿)處理，或含氮電漿(例：氨電漿)處理，則在半導體層220上形成源極以及汲極。
其次，在導通孔以及配線溝的底面以及側壁、和絕緣膜174上，形成金屬阻障膜185、187。金屬阻障膜185、187，係利用例如濺鍍法所形成。其次，在導通孔以及配線溝內、和絕緣膜174上，利用例如電鍍法來形成金屬膜。其次，利用例如化學機械研磨法來除去絕緣膜174上的金屬膜以及金屬阻障膜。因此，形成第2配線層170。第2配線層170中，含有第2配線186以及第4配線188、和第1通孔184以及通孔189。另，如上所述， 第2配線層170亦可由Al配線所形成。此時，第2配線層170中，亦可含有電極墊片。如此，形成圖1所示之半導體裝置。
其次，說明本實施形態的作用以及效果。根據本實施形態，在第1配線210之上形成有閘極電極218。因此，可使構成閘極電極218的導電材料不同於構成第1配線210的導電材料。因此，令構成閘極電極218的電極材料為適當的材料，藉此可調整閘極電極218的工作函數，可將電晶體200的臨界值電壓設定成所求電壓。另，亦可令電晶體200為常閉型的電晶體以及常開型的電晶體中任一者。
又，在第1配線210的頂面覆蓋有閘極電極218，因此即使將防止擴散膜160從第1配線210上除去，亦可抑制構成第1配線210的導電材料擴散至第2配線層170之情形。
又，除防止擴散膜160以外另設有閘極絕緣膜219，因此可令閘極絕緣膜219的厚度不同於防止擴散膜160。因此，可令閘極絕緣膜219較薄，可減少電晶體200的閘極電容。又，不對閘極絕緣膜219要求作為第1配線210的阻障膜之功能，因此可作為閘極絕緣膜219使用之材料的選擇性增加。
(第2實施形態)
圖7係顯示依第2實施形態的半導體裝置的構成之剖面圖。圖8係圖7所示半導體裝置之俯視圖。依本實施形態的半導體裝置，係除了電晶體200的閘極電極218之形狀以外，與依第1實施形態的半導體裝置相同之構成。
在本實施形態中，閘極電極218僅位於開口162內。閘極電極218的頂面，形成了與防止擴散膜160的頂面相同之面(例如相同平面)。
閘極絕緣膜219以及半導體層220，形成於閘極電極218上，以及位於閘極電極218周圍之防止擴散膜160上。亦即，俯視觀之半導體層220大於閘極電極218。而俯視觀之，2個第1通孔184其中心均未與閘極電極218 重疊。亦即，第1通孔184係相對於閘極電極218偏置。在本圖所示之例中，2個第1通孔184全體均未與閘極電極218重疊。
圖9以及圖10係顯示圖7所示半導體裝置的製造方法之剖面圖。首先，如圖9(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、以及開口162。其等的形成方法與第1實施形態相同。
其次如圖9(b)所示，在開口162內以及防止擴散膜160上形成閘極電極218。此時，將閘極電極218形成為比防止擴散膜160更厚。
其次如圖10(a)所示，利用化學機械研磨法除去位於防止擴散膜160上之閘極電極218。因此，閘極電極218僅位於開口162內。又，閘極電極218的頂面，與防止擴散膜160的頂面為相同面。
其次如圖10(b)所示，在閘極電極218上以及防止擴散膜160的整面上，形成閘極絕緣膜219以及半導體層220。其次，在半導體層220上形成硬罩膜230。其次，在硬罩膜230上形成光阻圖案(未圖示)，以此光阻圖案作為遮罩，來蝕刻硬罩膜230。因此，硬罩膜230具有既定的圖案。其次，因應需求來除去光阻圖案。而以硬罩膜230作為遮罩，來蝕刻半導體層220以及閘極絕緣膜219。因此，半導體層220以及閘極絕緣膜219，僅殘留於閘極電極218上以及其周圍。
其後的步驟，與第1實施形態相同。
根據本實施形態，亦可得到與第1實施形態同樣的效果。又，亦可令閘極絕緣膜219以及半導體層220的形狀，與閘極電極218的形狀互不相同。因此，可使閘極電極218的端部遠離半導體層220的端部。從而，可減少從閘極電極218朝向半導體層220流動之漏電流。因此，可提升閘極電極218的可靠度。
又，變更開口162的形狀，藉此可將閘極電極218的形狀設定成任何形狀。又，變更硬罩膜230的圖案，藉此可將閘極絕緣膜219以及半導體層220的形狀設定成任何形狀。因此，可令半導體層220之中成為通道的區域之中與閘極電極218重疊之區域，為所求的形狀以及面積。因此，可控制源極/汲極間的接受電壓。
(第3實施形態)
圖11係顯示依第3實施形態的半導體裝置的構成之剖面圖。依本實施形態的半導體裝置，係除了下述諸點以外，與依第2實施形態的半導體裝置相同之構成。
首先，在防止擴散膜160上，形成有保護絕緣膜165。保護絕緣膜165，雖由例如與構成第2配線層170之絕緣膜相同之材料所形成，但亦可為不同的材料。例如第2配線層170為低介電常數膜時，保護絕緣膜165亦可為氧化矽膜。
開口162形成於防止擴散膜160以及保護絕緣膜165上。閘極電極218的頂面，形成了與保護絕緣膜165的頂面相同之面(例如相同平面)。閘極絕緣膜219、半導體層220、以及硬罩膜230的疊層體，形成於閘極電極218上，以及位於閘極電極218周圍之保護絕緣膜165上。
圖12~圖14係顯示圖11所示半導體裝置的製造方法之剖面圖。首先，如圖12(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、以及防止擴散膜160。其等的形成方法與第2實施形態相同。其次，在防止擴散膜160上形成保護絕緣膜165。
其次如圖12(b)所示，在保護絕緣膜165上形成光阻圖案242。其次，以光阻圖案242作為遮罩，來蝕刻保護絕緣膜165。因此，保護絕緣膜165中形成了開口162。但在此階段，開口162並未貫通防止擴散膜160。
其次如圖13(a)所示，除去光阻圖案242。其次，以保護絕緣膜165作為遮罩，來蝕刻防止擴散膜160。因此，開口162貫通防止擴散膜160，而第1配線210露出於開口162的底面。
其次如圖13(b)所示，在開口162內以及保護絕緣膜165上形成閘極電極218。此時，令閘極電極218的膜厚更大於防止擴散膜160與保護絕緣膜165的疊層膜之膜厚。
其次如圖14(a)所示，利用化學機械研磨法除去位於保護絕緣膜165上之閘極電極218。因此，閘極電極218僅位於開口162內。又，閘極電極218的頂面，與保護絕緣膜165的頂面為相同面。
其次如圖14(b)所示，在保護絕緣膜165上，形成閘極絕緣膜219、半導體層220、以及硬罩膜230之疊層膜。其等之形成方法，與第2實施形態相同。
其後的步驟，與第2實施形態相同。
根據本實施形態，亦可得到與第2實施形態同樣的效果。又，防止擴散膜160由保護絕緣膜165所覆蓋，因此閘極電極218之中不要的部分係形成於保護絕緣膜165上。因此，以化學機械研磨法將閘極電極218之中不要的部分加以除去時，可抑制防止擴散膜160受到損傷。因此，可抑制構成第3配線154的導電材料在第2配線層170內擴散。
又，開口162形成於防止擴散膜160以及保護絕緣膜165的疊層膜中，因此相較於第2實施形態，可將閘極電極218增厚。從而，可使半導體層220遠離第1配線210。因此，可減少第1配線210對電晶體200的臨界值電壓或可靠度等之電晶體特性所造成之影響。
(第4實施形態)
圖15係顯示依第4實施形態的半導體裝置的構成之剖面圖。依本實施形態的半導體裝置，具有除了以下諸點以外，與依第2實施形態的半導體裝置相同之構成。
首先，在防止擴散膜160的開口162之中，形成有金屬阻障膜216。金屬阻障膜216具有：例如Ti、Ta、W、TiN、TaN、WN膜；含有Co或W之化合物其中任一者中導入了至少一個C以及O之膜；或將該等膜疊層複數種類之疊層膜。金屬阻障膜216，雖例如具有與防止擴散膜160相同之厚度，但亦可比防止擴散膜160更薄。
閘極電極218，形成於金屬阻障膜216上，以及位於其周圍之防止擴散膜160上。亦即在本實施形態中，閘極電極218，隔著金屬阻障膜216連接至第1配線210。而閘極絕緣膜219、半導體層220以及硬罩膜230的疊層體，具有與閘極電極218相同之俯視形狀。
圖16以及圖17係顯示圖15所示半導體裝置的製造方法之剖面圖。首先，如圖16(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、以及開口162。其等的形成方法與第2實施形態相同。
其次如圖16(b)所示，在開口162內以及防止擴散膜160上形成金屬阻障膜216。此時，令金屬阻障膜216的厚度比防止擴散膜160更厚。
其次如圖17(a)所示，利用化學機械研磨法除去位於防止擴散膜160上之金屬阻障膜216。因此，金屬阻障膜216僅位於開口162內。又，金屬阻障膜216的頂面，與防止擴散膜160的頂面為相同面。
其次在金屬阻障膜216上以及防止擴散膜160的整面上，形成閘極電極218、閘極絕緣膜219、以及半導體層220。其次，在半導體層220上形 成硬罩膜230。其次，在硬罩膜230上形成光阻圖案(未圖示)，以此光阻圖案作為遮罩，來蝕刻硬罩膜230。因此，硬罩膜230具有既定的圖案。其次，因應需求來除去光阻圖案。而以硬罩膜230作為遮罩，來蝕刻半導體層220、閘極絕緣膜219、以及閘極電極218。因此，半導體層220、閘極絕緣膜219、以及閘極電極218，僅殘留於金屬阻障膜216上以及其周圍。
其後的步驟，與第2實施形態相同。
根據本實施形態，亦可得到與第1實施形態同樣的效果。又，在閘極電極218與第1配線210之間，形成有金屬阻障膜216。因此，可更加抑制構成第1配線210的導電材料在第2配線層170內擴散。
又，在選擇閘極電極218的材料時，無須考慮到防止擴散能力。從而，閘極電極218的材料之選擇性增加。又，亦可令閘極電極218為較薄。例如作為閘極電極218，可使用Ti、Ta、Al、Hf、W、Ni、Co、Pt以及其等之化合物(氮化物、碳化物、氧添加物、複合金屬以及矽化物)。
(第5實施形態)
圖18係顯示依第5實施形態的半導體裝置的構成之剖面圖。依本實施形態的半導體裝置，除了具有保護絕緣膜165這點以外，係與依第4實施形態的半導體裝置相同之構成。
保護絕緣膜165的構成，與第3實施形態相同。開口162形成於防止擴散膜160以及保護絕緣膜165的疊層體上。金屬阻障膜216的頂面，形成了與保護絕緣膜165的頂面相同之面。而閘極電極218、閘極絕緣膜219、半導體層220、以及硬罩膜230的疊層體，形成於金屬阻障膜216上，以及位於其周圍之保護絕緣膜165上。
圖19以及圖20係顯示圖18所示半導體裝置的製造方法之剖面圖。首先，如圖19(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第 3配線154、第1配線210、防止擴散膜160、保護絕緣膜165、以及開口162。其等的形成方法與第3實施形態相同。
其次，如圖19(b)所示，在開口162內以及保護絕緣膜165上形成金屬阻障膜216。此時，令金屬阻障膜216的厚度比防止擴散膜160與保護絕緣膜165的疊層膜更厚。
其次，利用化學機械研磨法除去位於保護絕緣膜165上之金屬阻障膜216。因此，金屬阻障膜216僅位於開口162內。又，金屬阻障膜216的頂面，與保護絕緣膜165的頂面為相同面。
其次如圖20所示，在金屬阻障膜216上以及位於其周圍的保護絕緣膜165上，形成閘極電極218、閘極絕緣膜219、半導體層220、以及硬罩膜230。其等之形成方法，與第4實施形態相同。
其後的步驟，與第4實施形態相同。
根據本實施形態，亦可得到與第4實施形態同樣的效果。又，形成有保護絕緣膜165，因此亦可得到與第3實施形態同樣的效果。
(第6實施形態)
圖21係顯示依第6實施形態的半導體裝置的構成之剖面圖。依本實施形態的半導體裝置，係除了以下諸點以外，與依第5實施形態的半導體裝置相同之構成。
首先，金屬阻障膜216比防止擴散膜160以及保護絕緣膜165的疊層膜更薄。又，閘極電極218埋入於開口162內。閘極電極218的頂面，形成了與保護絕緣膜165的頂面相同之面。而閘極絕緣膜219、半導體層220以及硬罩膜230的疊層體，形成於閘極電極218上，以及位於閘極電極218周圍之保護絕緣膜165上。閘極電極218的厚度，以及金屬阻障膜216的 厚度，可依據分別所要求的功能來加以設計。因此，防止擴散膜160與保護絕緣膜165之交界，和金屬阻障膜216與閘極電極218之交界，可位於彼此相同之高度，亦可為不同。
圖22以及圖23係顯示圖21所示半導體裝置的製造方法之剖面圖。首先，如圖22(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、保護絕緣膜165、開口162、以及金屬阻障膜216。其等的形成方法與第5實施形態相同。在此階段，金屬阻障膜216的頂面，形成了與保護絕緣膜165的頂面相同之面。
其次如圖22(b)所示，蝕刻金屬阻障膜216。因此，金屬阻障膜216的頂面，低於保護絕緣膜165的頂面。
其次如圖23(a)所示，在金屬阻障膜216上以及保護絕緣膜165上，形成閘極電極218。其次，利用化學機械研磨法除去位於金屬阻障膜216上之閘極電極218。因此，開口162之中位於金屬阻障膜216上之部分中，埋入有閘極電極218。又，閘極電極218的頂面，形成了與保護絕緣膜165的頂面相同之面。
其次，如圖23(b)所示，在閘極電極218以及位於其周圍的保護絕緣膜165上，形成閘極絕緣膜219、半導體層220、以及硬罩膜230的疊層體。其等之形成方法，與第3實施形態相同。
其後的步驟，與第3實施形態相同。
根據本實施形態，亦可得到與第5實施形態同樣的效果。又，閘極電極218埋入於開口162內，因此可得到與第3實施形態同樣的效果。
(第7實施形態)
圖24係顯示依第7實施形態的半導體裝置的構成之剖面圖。依本實施 形態的半導體裝置，除了不只具有電晶體200還具有電晶體201這點以外，係與依第4實施形態的半導體裝置相同之構成。
電晶體201，與電晶體200形成於同一層；具有除了閘極電極218、閘極絕緣膜219、以及半導體層220之材料的組合以外，與電晶體200相同之構成。例如電晶體200與電晶體201之通道的導電型彼此相同時，在電晶體200與電晶體201之間令閘極電極218、閘極絕緣膜219、以及半導體層220之材料的組合互不相同，藉此可改變電晶體200與電晶體201之臨界值電壓。又，可令電晶體200為N通道型的電晶體，電晶體201為P通道型的電晶體。
圖25以及圖26係顯示圖24所示半導體裝置的製造方法之剖面圖。首先，如圖25(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、以及開口162。其等的形成方法與第5實施形態相同。此等步驟，除了第1配線210以及開口162形成於2處這點以外，係與第4實施形態相同。
其次如圖25(b)所示，分別於2處的開口162中，埋入金屬阻障膜216。其等之形成方法，亦與第4實施形態相同。
其次如圖26(a)所示，在防止擴散膜160上以及金屬阻障膜216上，形成構成電晶體200的閘極電極218、閘極絕緣膜219、以及半導體層220。其次，在半導體層220上，形成構成電晶體200之硬罩膜230。其次，以硬罩膜230作為遮罩，來蝕刻半導體層220、閘極絕緣膜219、以及閘極電極218。因此，形成電晶體200的閘極電極218、閘極絕緣膜219、以及半導體層220。
其次如圖26(b)所示，在防止擴散膜160上，以及形成電晶體201的金屬阻障膜216上，形成構成電晶體201的閘極電極218、閘極絕緣膜219、以及半導體層220。其次，在半導體層220上，形成構成電晶體201之硬罩 膜230。其次，以此硬罩膜230作為遮罩，來蝕刻半導體層220、閘極絕緣膜219、以及閘極電極218。因此，形成電晶體201的閘極電極218、閘極絕緣膜219、以及半導體層220。
其後的步驟，與第4實施形態相同。
根據本實施形態，亦可得到與第4實施形態同樣的效果。又，可在同一層形成特性互不相同之電晶體200以及電晶體201。
(第8實施形態)
圖27係顯示依第8實施形態的半導體裝置的構成之剖面圖。依本實施形態的半導體裝置，除了電晶體200、201具有與依第6實施形態的電晶體200相同之構成這點以外，係與依第7實施形態的半導體裝置相同之構成。
圖28~圖31係顯示圖27所示半導體裝置的製造方法之剖面圖。首先，如圖28(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、保護絕緣膜165、以及開口162。此等步驟，除了第1配線210以及開口162形成於2處這點以外，係與第6實施形態相同。
其次如圖28(b)所示，於2處的開口162中，埋入金屬阻障膜216。此步驟，亦與第6實施形態相同。在此階段，2個金屬阻障膜216的頂面，形成了與保護絕緣膜165的頂面相同之面。
其次如圖29(a)所示，在保護絕緣膜165上以及金屬阻障膜216上，形成光阻圖案50。光阻圖案50，在形成電晶體200之金屬阻障膜216上具有開口。其次，以光阻圖案50作為遮罩來蝕刻金屬阻障膜216。因此，形成電晶體200之金屬阻障膜216的頂面，低於保護絕緣膜165的頂面。
其次如圖29(b)所示，除去光阻圖案50。其次，在形成電晶體200之金 屬阻障膜216上，埋入電晶體200的閘極電極218(218a)。此步驟，與第6實施形態相同。
其次如圖30(a)所示，在保護絕緣膜165上，電晶體200的閘極電極218(218a)上，以及電晶體201的金屬阻障膜216上，形成光阻圖案52。光阻圖案52，在形成電晶體201之金屬阻障膜216上具有開口。其次，以光阻圖案52作為遮罩來蝕刻金屬阻障膜216。因此，形成電晶體201之金屬阻障膜216的頂面，低於保護絕緣膜165的頂面。
其次如圖30(b)所示，除去光阻圖案52。其次，在形成電晶體201之金屬阻障膜216上，埋入電晶體201的閘極電極218(218b)。電晶體201的閘極電極218b，亦可由不同於電晶體200的閘極電極218a之材料所形成。此步驟，與形成電晶體200的閘極電極218(218a)之步驟相同。
其次如圖31(a)所示，在防止擴散膜160上以及閘極電極218(218a)上，形成構成電晶體200的閘極絕緣膜219以及半導體層220。其次，在半導體層220上，形成構成電晶體200之硬罩膜230。其次，以硬罩膜230作為遮罩，來蝕刻半導體層220以及閘極絕緣膜219。因此，形成電晶體200的閘極絕緣膜219以及半導體層220。
其次如圖31(b)所示，在防止擴散膜160上，以及電晶體201的閘極電極218(218b)上，形成構成電晶體201的閘極絕緣膜219以及半導體層220。其次，在半導體層220上，形成構成電晶體201之硬罩膜230。其次，以此硬罩膜230作為遮罩，來蝕刻半導體層220以及閘極絕緣膜219。因此，形成電晶體201的閘極絕緣膜219以及半導體層220。
其後的步驟，與第6實施形態相同。
根據本實施形態，亦可得到與第6實施形態同樣的效果。又，可在同一層形成特性互不相同之電晶體200以及電晶體201。
另，電晶體200以及電晶體201。亦可具有與第1~第3、第5實施形態中任一者相同的構造。
(第9實施形態)
圖32、圖33、以及圖34係顯示依第9實施形態的半導體裝置的製造方法之剖面圖。由本實施形態所製造的半導體裝置的構成，與第8實施形態所示之半導體裝置的構成相同。
首先，如圖32(a)所示，形成防止擴散膜140、第1配線層150、通孔152、第3配線154、第1配線210、防止擴散膜160、以及2個開口162；更分別於2個開口162中，埋入金屬阻障膜216。其等之形成方法，與第8實施形態相同。
其次如圖32(b)所示，同時蝕刻2個金屬阻障膜216。因此，2個金屬阻障膜216的頂面，均低於保護絕緣膜165的頂面。
其次如圖33(a)所示，在2個金屬阻障膜216上以及保護絕緣膜165上，形成閘極電極218(218a)。其次，利用化學機械研磨法除去位於保護絕緣膜165上的閘極電極218(218a)。因此，2個開口162內，均埋入有閘極電極218(218a)。
其次，如圖33(b)所示，以光阻圖案54覆蓋成為電晶體200之閘極電極218(218a)。但是光阻圖案54，並未形成於成為電晶體201之金屬阻障膜216之上方。其次，以光阻圖案54作為遮罩，由蝕刻來除去成為電晶體201之金屬阻障膜216上的閘極電極218(218a)。
其次如圖34(a)所示，在成為電晶體201的金屬阻障膜216上，保護絕緣膜165上，電晶體200的閘極電極218(218a)上，形成閘極電極218(218b)。其次如圖34(b)所示，由化學機械研磨法來除去位於保護絕緣膜165上，以 及電晶體200的閘極電極218(218a)上之閘極電極218(218b)。
如此，成為電晶體200之開口162中，埋入有金屬阻障膜216以及閘極電極218(218a)；成為電晶體201之開口162中，埋入有金屬阻障膜216以及閘極電極218(218b)。其後的步驟，與第8實施形態相同。
根據本實施形態，亦可得到與第8實施形態同樣的效果。又，與第8實施形態相比較，可減少光阻圖案的形成次數，因此可減少半導體裝置的製造步驟數。
(第10實施形態)
圖35係顯示依第10實施形態的半導體裝置的構成之剖面圖。圖36係圖35所示半導體裝置之俯視圖。此半導體裝置中，構成電晶體200的各層之疊層構造，與第3實施形態相同。但是，閘極電極218的平面配置為梳狀。而在半導體層220之中由各閘極電極218所挾持的部分之上，有成為源極配線的第2配線186(186b)、與成為汲極配線的第2配線186(186a)交互延伸。而對於一個第2配線186，形成有複數的第1通孔184。此等2個第2配線186的平面配置，亦為梳狀。亦即，依本實施形態的電晶體200，具有梳狀型的配置。
根據本實施形態，亦可得到與第3實施形態相同之效果。又，電晶體200具有梳狀型的配置，可大幅確保實際通道寬度，因此可加大電晶體200的開電流。
另，在本實施形態中，構成電晶體200的各層之疊層構造，亦可為第1~第2實施形態、以及第4~第6實施形態中任一者所示之構造。
(第11實施形態)
圖37係顯示依第11實施形態的半導體裝置的構成之剖面圖。此半導體裝置，除了具有電容元件202以取代電晶體200這點以外，係與依第5 實施形態的半導體裝置相同之構成。
電容元件202係MIS型的電容元件，所具有的構成為：將分別連接至電晶體200中的源極、通道區域、以及汲極之第1通孔184連接至同一的第2配線186。因此，能以與電晶體200相同之方法形成電容元件202。
根據本實施形態，可在多層配線層中形成MIS型的電容元件202。而可在與第5實施形態所示之電晶體200同一層、同一步驟中，形成依本實施形態的電容元件202。
另，在本實施形態中，構成電容元件202的各層之疊層構造，亦可為第1~第4實施形態、以及第6實施形態中任一者所示之構造。
(第12實施形態)
圖38係顯示依第12實施形態的半導體裝置的構成之剖面圖。此半導體裝置，除了具有二極體204以取代電晶體200這點以外，係與依第5實施形態的半導體裝置相同之構成。
二極體204所具有的構成為：使第5實施形態中電晶體200的閘極電極218，與連接至半導體層220的源極之配線182，通過通孔183互相短路。通孔183，在與通孔181相同之步驟中形成。亦即通孔181、183以及配線182，具有雙重金屬鑲嵌構造。
根據本實施形態，可在多層配線層中形成二極體204。而可在與第5實施形態所示之電晶體200以及第11實施形態所示之電容元件202同一層、同一步驟中，形成依本實施形態的二極體204。
另，在本實施形態中，構成二極體204的各層之疊層構造，亦可為第1~第4實施形態、以及第6實施形態中任一者所示之構造。
(第13實施形態)
圖39係顯示依第13實施形態的半導體裝置的構成之剖面圖。此半導體裝置，具有半導體基板10以及多層配線層100。
半導體基板10中，形成有元件分離膜20以及電晶體12、14(第1電晶體)。再者，於元件分離膜20上，形成有被動元件(例如電阻元件)16。被動元件16，係在與電晶體12的閘極電極相同的步驟中形成。
多層配線層100中，形成有第1~第6實施形態所示之電晶體200、第11實施形態所示之電容元件202、以及第12實施形態之二極體204之至少一個。本圖所示的例中，形成有第1實施形態(圖1)所示之電晶體200。電晶體200的俯視形狀，大於電晶體12、14的俯視形狀。另，雖未圖示出，但此半導體裝置，在與電晶體200同一層中，具有二極體204。
本圖所示的例中，第1配線層150，位於用以形成電路之配線層即局部配線層102之最上層；第2配線層170，位於用以迴繞電源配線以及接地配線之配線即全域配線層104之最下層。在第2配線層170上，隔著層間絕緣膜190形成有配線194。配線194為Al配線，通過通孔192連接至第2配線層170的配線(例如第4配線188)。配線194，於底面以及頂面，形成有金屬阻障膜。此金屬阻障膜，係以Ti為主成分之金屬膜、該金屬的氧化膜、或其等金屬膜以及氧化膜之疊層膜。另，在與配線194同一層中，形成有電極墊片(後述的電源墊片400、接地墊片402、以及訊號用的輸出入墊片410)。
另，構成局部配線層102之各配線層，比構成全域配線層104之配線層更薄。而局部配線層102的各配線，亦比全域配線層104之各配線更薄。
電晶體12的汲極(或源極)，係通過局部配線層102中的配線以及通孔，連接至第3配線154。電晶體14的汲極，係通過局部配線層102中的配線以及通孔，連接至閘極電極218。電晶體12、14，構成了後述的內部電路 300、302。另，電晶體14，俯視觀之與電晶體200的半導體層220重疊。
圖40係圖39所示半導體裝置的電路圖。在本實施形態中，半導體裝置具有電源墊片400、接地墊片402、以及訊號用的輸出入墊片410。電源墊片400係用以對半導體裝置供給電源電壓(Vdd)之墊片；接地墊片402係用以對半導體裝置供給接地電位之墊片。訊號用的輸出入墊片410係用以對於半導體裝置進行訊號輸入輸出之墊片。
半導體裝置中，形成有內部電路300、302。內部電路300以及內部電路302，均通過電晶體200而連接至電源墊片400。亦即電晶體200，構成電源電路的一部分。在本實施形態中，內部電路300、302，係供給有互不相同的電源電壓，因此通過互不相同的電晶體200而連接至互不相同的電源墊片400。
又內部電路300、302，連接至輸出入墊片410；並通過輸出入墊片410與外部之間進行訊號的輸入輸出。內部電路300、302，均連接至接地墊片402。而二極體204，連接於在輸出入墊片410與接地墊片402之間，從輸出入墊片410朝向接地墊片402之方向呈順向之方向上。亦即，二極體204係保護內部電路300不受ESD等影響之保護元件，對於內部電路300並聯連接。
圖41係顯示圖39以及圖40所示半導體裝置的整體構成之俯視圖。如本圖所示，半導體裝置具有矩形。而沿著各邊配置有複數的電源墊片。此等電源墊片，係電源墊片400、接地墊片402、以及輸出入墊片410中任一者。
又，俯視觀之，形成有內部電路300、電晶體200、以及電容元件202之區域，在內側含有由電源墊片400、接地墊片402、以及輸出入墊片410所包圍之區域。亦即，電源墊片400、接地墊片402、以及輸出入墊片410，與內部電路300、電晶體200、以及電容元件202重疊。
圖42係顯示圖39的變形例之圖。此圖中，第1配線層150以及第2配線層170，均形成於全域配線層104。而第4配線188以及第2配線186，係由Al配線所形成。又，在與第2配線186、188同一層中，形成有電源墊片400、接地墊片402、以及輸出入墊片410。
根據本實施形態，利用電晶體200來構成內部電路300、302的電源電路；且將二極體204作為內部電路300、302的保護元件使用。因此，可使內部電路300、302、與其等之電源電路以及保護元件，在以俯視觀之時為重疊。從而，可使半導體裝置更加小型化。
以上，雖參照圖式敘述了本發明的實施形態，但其等僅是本發明之例示，亦可採用上述以外的各種構成。
140‧‧‧防止擴散膜
150‧‧‧第1配線層
152‧‧‧通孔
154‧‧‧第3配線
160‧‧‧防止擴散膜
162‧‧‧開口
170‧‧‧第2配線層
174‧‧‧絕緣膜
184‧‧‧第1通孔
185‧‧‧金屬阻障膜
186‧‧‧第2配線
187‧‧‧金屬阻障膜
188‧‧‧第4配線
189‧‧‧通孔
200‧‧‧電晶體
210‧‧‧第1配線
218‧‧‧閘極電極
219‧‧‧閘極絕緣膜
220‧‧‧半導體層
230‧‧‧硬罩膜

Claims (35)

  1. 一種半導體裝置，包含：第1配線層，具有第1配線；第2配線層，形成於該第1配線層的更上方，具有第2配線；第3配線，形成於該第1配線層中；第4配線，形成於該第2配線層中；閘極電極，在厚度方向中位於該第1配線與該第2配線之間，並由不同於該第1配線之材料所形成，且連接至該第1配線；閘極絕緣膜，位於該閘極電極上；半導體層，位於該閘極絕緣膜上；第1通孔，埋入於該第2配線層，使該半導體層與該第2配線相連接；以及第2通孔，埋入於該第2配線層，連接該第3配線與該第4配線。
  2. 如申請專利範圍第1項之半導體裝置，其中包含2個該第2配線；該2個第2配線，通過互不相同的該第1通孔而連接至該半導體層；該2個第1通孔，俯視觀之，隔著該閘極電極的中心配置於彼此相反側。
  3. 如申請專利範圍第2項之半導體裝置，其中，俯視觀之，該半導體層大於該閘極電極，且該2個第1通孔的中心未與該閘極電極重疊。
  4. 如申請專利範圍第3項之半導體裝置，其中，該第3配線具有與該第1配線相同之構造；該第4配線具有與該第2配線相同之構造；該第2通孔具有與該第1通孔相同之構造。
  5. 如申請專利範圍第1至3項中任一項之半導體裝置，其中包含：防止擴散膜，形成於該第1配線層上；開口，形成於該防止擴散膜中，且位於該第1配線上；以及金屬阻障膜，位於該開口內，使該閘極電極與該第1配線相連接。
  6. 如申請專利範圍第1至3項中任一項之半導體裝置，其中包含：防止擴散膜，形成於該第1配線層與該第2配線層之間；以及 開口，形成於該防止擴散膜中，且位於該第1配線上；且該閘極電極至少形成於該開口內。
  7. 如申請專利範圍第6項之半導體裝置，其中，該閘極電極，形成於該開口內以及位於該開口周圍之該防止擴散膜上。
  8. 如申請專利範圍第6項之半導體裝置，其中，該閘極電極僅位於該開口內。
  9. 如申請專利範圍第8項之半導體裝置，其中，該閘極電極的頂面，與該防止擴散膜的頂面，形成同一面。
  10. 如申請專利範圍第6項之半導體裝置，其中包含：金屬阻障膜，位於該開口內，將該閘極電極與該第1配線相連接。
  11. 如申請專利範圍第5項之半導體裝置，其中包含：保護絕緣膜，位於該防止擴散膜之上；且該開口形成於該保護絕緣膜以及該防止擴散膜中。
  12. 如申請專利範圍第11項之半導體裝置，其中，該保護絕緣膜，係由介電常數低於氧化矽之材料、或此材料的多孔質膜所形成。
  13. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，該第1配線層以及該第2配線層形成於基板上；且包含形成於該基板的第1電晶體。
  14. 如申請專利範圍第13項之半導體裝置，其中，俯視觀之，該第1電晶體與該半導體層重疊。
  15. 如申請專利範圍第2項之半導體裝置，其中，該閘極電極、該閘極絕緣膜、以及該半導體層形成了第2電晶體。
  16. 如申請專利範圍第15項之半導體裝置，其中包含：至少2個該第2電晶體；該至少2個第2電晶體，其該閘極電極、該閘極絕緣膜、以及該半導體層之材料的組合互不相同。
  17. 如申請專利範圍第16項之半導體裝置，其中，該至少2個第2電晶體，其通道的導電型彼此相同，且其臨界值電壓互不相同。
  18. 如申請專利範圍第15至17項中任一項之半導體裝置，其中包含：內部電路；以及電源墊片，形成於包含該第1配線層以及第2配線層之多層配線層的最上層之配線層，用以對該內部電路供給電源電壓；且該內部電路，通過該第2電晶體而連接至該電源墊片。
  19. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，該半導體層具有源極以及汲極；該源極與該閘極電極短路；該源極、該汲極、該閘極絕緣膜、以及該閘極電極形成了二極體。
  20. 如申請專利範圍第19項之半導體裝置，其中包含：內部電路；輸出入墊片，形成於該多層配線層的最上層之配線層，用以對該內部電路供給訊號；以及接地墊片，形成於該最上層之配線層，用以對該內部電路供給接地電位；且該二極體，依從該輸出入墊片朝向該接地墊片之方向為順向之方向，連接在該輸出入墊片與該接地墊片之間。
  21. 如申請專利範圍第1至3項中任一項之半導體裝置，其中，該閘極電極、該閘極絕緣膜、以及該半導體層形成了電容元件。
  22. 如申請專利範圍第1至3、15至17項中任一項之半導體裝置，其中，該第1配線為Cu配線；該閘極電極具有：Ti、Ta、W、TiN、TaN、WN膜；含有Co或W之化合物其中任一者中導入了C與O至少其中之一而得之膜；或將該等膜疊層複數種類而得之疊層膜。
  23. 如申請專利範圍第1至3、15至17項中任一項之半導體裝置，其中，該閘極絕緣膜具有：氧化矽膜、氮化矽膜、或Hf、Zr、Al、Ti、以及Ta中之至少一種的氧化膜。
  24. 如申請專利範圍第1至3、15至17項中任一項之半導體裝置，其中，該半導體層為氧化物半導體層。
  25. 如申請專利範圍第24項之半導體裝置，其中， 該氧化物半導體層為InGaZnO層、InZnO層、ZnO層、ZnAlO層、ZnCuO層、NiO、NiO2、SnO、或CuO。
  26. 如申請專利範圍第1至3、15至17項中任一項之半導體裝置，其中包含：硬罩膜，形成於該半導體層上，其俯視形狀與該半導體層相同。
  27. 如申請專利範圍第26項之半導體裝置，其中，該硬罩膜，具有與該防止擴散膜為相同材料、且與該防止擴散膜相同厚度之層。
  28. 一種半導體裝置之製造方法，包含：在半導體基板上，形成具有第1配線及第3配線的第1配線層之步驟；在該第1配線層上，形成第1閘極電極、位於該第1閘極電極上的第1閘極絕緣膜、以及位於該第1閘極絕緣膜上的第1半導體層之步驟；以及在該第1配線層上以及該第1半導體層上，形成具有第2配線、第4配線、第1通孔及第2通孔的第2配線層之步驟；且該第1閘極電極連接於該第1配線，該第2配線連接於該第1半導體層，該第1通孔使該第1半導體層與該第2配線相連接，該第2通孔連接該第3配線與該第4配線。
  29. 如申請專利範圍第28項之半導體裝置之製造方法，其中更包含：在形成該第1配線層的步驟，與形成該第1閘極電極、該第1閘極絕緣膜、以及該第1半導體層的步驟之間，在該第1配線層上形成防止擴散膜之步驟；以及在該防止擴散膜中，形成位於該第1配線上的第1開口之步驟；且在形成該第1閘極電極之步驟中，令該第1閘極電極俯視觀之與該第1開口重疊，藉此將該第1閘極電極與該第1配線相連接。
  30. 如申請專利範圍第29項之半導體裝置之製造方法，其中包含：在形成該第1開口之步驟與形成該第1閘極電極之步驟之間，於該第1開口內形成金屬阻障膜之步驟。
  31. 如申請專利範圍第30項之半導體裝置之製造方法，其中，在該第1開口內埋入該金屬阻障膜之步驟包含：在該第1開口內與該防止擴散膜上形成金屬阻障膜之步驟；以及 利用化學機械研磨法來除去位於該防止擴散膜上的金屬阻障膜之步驟。
  32. 如申請專利範圍第31項之半導體裝置之製造方法，其中包含：在該第1開口內埋入該金屬阻障膜之步驟之後，對該第1開口內的該金屬阻障膜進行蝕刻，藉此使該金屬阻障膜的頂面較該第1開口的頂端位於更下方之步驟；以及在該第1開口內埋入該第1閘極電極之步驟。
  33. 如申請專利範圍第32項之半導體裝置之製造方法，其中包含：在形成該第1配線層之步驟中，形成複數的該第1配線，在形成該第1開口之步驟中，在第1個該第1配線上形成該第1開口，並且在該防止擴散膜中，形成位於第2個該第1配線上之第2開口，在該第1開口內埋入該金屬阻障膜之步驟中，亦在該第2開口內埋入該金屬阻障膜，在該第1開口內埋入該第1閘極電極之步驟之後，對該第2開口內的該金屬阻障膜進行蝕刻，藉此使該第2開口內的該金屬阻障膜的頂面較該第2開口的頂端位於更下方之步驟；在該第2開口內埋入第2閘極電極之步驟；以及在該第2閘極電極上形成第2閘極絕緣膜以及第2半導體層之步驟。
  34. 如申請專利範圍第32項之半導體裝置之製造方法，其中包含：在形成該第1配線層之步驟中，形成複數的該第1配線，在形成該第1開口之步驟中，在第1個該第1配線上形成該第1開口，並且在該防止擴散膜中，形成位於第2個該第1配線上之第2開口，在該第1開口內埋入該金屬阻障膜之步驟中，亦在該第2開口內埋入該金屬阻障膜，在使該金屬阻障膜的頂面較該第1開口的頂端位於更下方之步驟中，亦對該第2開口內的該金屬阻障膜進行蝕刻，藉此使該第2開口內的該金屬阻障膜的頂面亦較該第2開口的頂端位於更下方，在該第1開口內埋入該第1閘極電極之步驟中，亦在該第2開口內埋入與該第1閘極電極相同的材料，在該第1開口內埋入該第1閘極電極之步驟之後，將該第2開口內的 與該第1閘極電極相同的材料加以除去之步驟；在該第2開口內埋入該第2閘極電極之步驟；以及在該第2閘極電極上形成第2閘極絕緣膜以及第2半導體層之步驟。
  35. 如申請專利範圍第29至34項中任一項之半導體裝置之製造方法，其中包含：在形成該防止擴散膜之步驟與形成該開口之步驟之間，於該防止擴散膜上形成保護絕緣膜之步驟；在形成該開口之步驟中，於該防止擴散膜及該保護絕緣膜中形成該開口。
TW101126785A 2011-08-10 2012-07-25 半導體裝置及半導體裝置之製造方法 TWI540725B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175391A JP5876249B2 (ja) 2011-08-10 2011-08-10 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201322447A TW201322447A (zh) 2013-06-01
TWI540725B true TWI540725B (zh) 2016-07-01

Family

ID=47676958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126785A TWI540725B (zh) 2011-08-10 2012-07-25 半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US8664769B2 (zh)
JP (1) JP5876249B2 (zh)
CN (1) CN102956591A (zh)
TW (1) TWI540725B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6190228B2 (ja) * 2013-09-24 2017-08-30 株式会社東芝 半導体装置及び撮像装置
EP2884542A3 (en) * 2013-12-10 2015-09-02 IMEC vzw Integrated circuit device with power gating switch in back end of line
JP6240017B2 (ja) 2014-03-31 2017-11-29 株式会社東芝 半導体装置及びその製造方法
US10186484B2 (en) 2014-06-16 2019-01-22 Intel Corporation Metal on both sides with clock gated-power and signal routing underneath
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
JP2017045966A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN108701692B (zh) 2016-04-01 2024-04-02 英特尔公司 采用背侧半导体或金属的半导体二极管
DE102016107953A1 (de) * 2016-04-28 2017-11-02 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur
TWI611505B (zh) * 2016-06-02 2018-01-11 世界先進積體電路股份有限公司 溝槽隔離結構及其製造方法
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
US9847293B1 (en) * 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
JP7048182B2 (ja) 2016-08-26 2022-04-05 インテル・コーポレーション 集積回路のデバイス構造及び両面製造技術
US10347524B2 (en) 2016-09-12 2019-07-09 Vanguard International Semiconductor Corporation Trench isolation structures and methods for forming the same
JP2018064026A (ja) * 2016-10-12 2018-04-19 富士電機株式会社 半導体装置
JP2021064666A (ja) * 2019-10-11 2021-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281434A (ja) * 1988-05-09 1989-11-13 Toshiba Corp 表示装置の電極形成方法
US5156987A (en) * 1991-12-18 1992-10-20 Micron Technology, Inc. High performance thin film transistor (TFT) by solid phase epitaxial regrowth
JPH0992838A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
JP5228298B2 (ja) * 2006-08-04 2013-07-03 カシオ計算機株式会社 半導体薄膜の加工方法及び半導体装置の製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP4679673B2 (ja) * 2008-09-18 2011-04-27 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2010245118A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101790365B1 (ko) * 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2013038349A (ja) 2013-02-21
US8664769B2 (en) 2014-03-04
CN102956591A (zh) 2013-03-06
TW201322447A (zh) 2013-06-01
JP5876249B2 (ja) 2016-03-02
US20130037795A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
TWI540725B (zh) 半導體裝置及半導體裝置之製造方法
TWI566362B (zh) 半導體裝置及半導體裝置之製造方法
TWI569411B (zh) 半導體裝置及半導體裝置之製造方法
JP5090696B2 (ja) 半導体装置
JP6113500B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013125917A (ja) 半導体装置および半導体装置の製造方法
US20130009150A1 (en) Semiconductor device, electronic device, wiring substrate, manufacturing method of semiconductor device, and manufacturing method of wiring substrate
JP2013197533A (ja) 記憶装置及びその製造方法
US8754475B2 (en) Semiconductor device and method of manufacturing the same
JP2008205032A (ja) 半導体装置
JP5241159B2 (ja) 半導体装置
JP5566003B2 (ja) 半導体装置およびその製造方法
JP6072858B2 (ja) 半導体装置の製造方法
US9070564B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
JP2009032730A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees