TWI611505B - 溝槽隔離結構及其製造方法 - Google Patents

Abstract

本發明提供溝槽隔離結構，包含基底，多邊形溝槽設置於基底中，絕緣材料設置於多邊形溝槽中，以及多邊形頂接觸結構設置於多邊形溝槽中且被絕緣材料圍繞，其中從上視角度觀之多邊形頂接觸結構具有相同於多邊形溝槽的形狀。本發明亦提供溝槽隔離結構的製造方法。

Description

溝槽隔離結構及其製造方法

本發明係有關於半導體技術，特別有關於具有頂接觸結構(top side contact structure)之溝槽隔離結構及其製造方法。

在半導體裝置中，可利用深溝隔離結構與基板中的絕緣層形成封閉的隔離區域，將內部元件與外部元件電性隔離，以避免互相干擾。需要對上述隔離區域施加偏壓或接地時，通常是在基板中形成底接觸結構(bottom side contact structure)或頂接觸結構(top side contact structure)。

然而，在現有技術中，不論是底接觸結構或頂接觸結構，皆需要使用額外的光罩以定義接觸孔的位置來填入接觸結構。

本發明的一些實施例提供溝槽隔離結構，包括：基底；多邊形溝槽，設置於基底中；絕緣材料，設置於多邊形溝槽中；以及多邊形頂接觸結構，設置於多邊形溝槽中且被絕緣材料圍繞，其中從上視角度觀之多邊形頂接觸結構具有相同於多邊形溝槽的形狀。

本發明的一些實施例提供溝槽隔離結構的製造方 法，包括：提供基底；在基底中形成多邊形溝槽；在多邊形溝槽中形成絕緣材料；以及在多邊形溝槽中形成多邊形頂接觸結構且被絕緣材料圍繞，其中從上視角度觀之多邊形頂接觸結構具有相同於多邊形溝槽的形狀。

100‧‧‧溝槽隔離結構

101‧‧‧多邊形溝槽

101a‧‧‧第一邊

101b‧‧‧第二邊

101c‧‧‧第三邊

101d‧‧‧第四邊

101a’、101b’、101c’、101d’‧‧‧溝槽突出部分

102、103、104、105‧‧‧頂點

110‧‧‧多邊形頂接觸結構

110’‧‧‧導電材料

110a’、110b’、110c’、110d’‧‧‧頂接觸突出部分

201‧‧‧基底

202‧‧‧第一半導體層

203‧‧‧絕緣層

204‧‧‧第二半導體層

205‧‧‧淺溝槽隔離結構

206‧‧‧第一介電層

207‧‧‧圖案化遮罩

207a、209’‧‧‧開口

208‧‧‧絕緣材料

209‧‧‧接觸孔

210‧‧‧摻雜區

211‧‧‧第二介電層

212‧‧‧導通孔

213‧‧‧金屬層

A、B、C、D、E‧‧‧半導體元件區

R‧‧‧區域

T、W₃‧‧‧厚度

W₁‧‧‧平邊寬度

W₂‧‧‧對角線寬度

W₄、W₅‧‧‧寬度

θ1、θ2、θ3、θ4‧‧‧夾角

第1圖顯示依據本發明的一些實施例之溝槽隔離結構的平面示意圖。

第2圖為第1圖中區域R的放大示意圖。

第3A-3H圖顯示依據本發明的一些實施例之形成溝槽隔離結構的製造方法在各階段的剖面示意圖，其中第3H圖為沿第2圖的線A-A’之溝槽隔離結構的剖面示意圖。

第4圖顯示依據本發明的一些實施例，沿第2圖的線B-B’之溝槽隔離結構的剖面示意圖。

以下說明本發明實施例之溝槽隔離結構及其製造方法。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。

請參照第1圖，其顯示出依據本發明的一些實施例之溝槽隔離結構100的平面示意圖。在第1圖中，溝槽隔離結構100包含多邊形溝槽101，多邊形溝槽101具有高深寬比(aspect ratio)(例如：深寬比大於10)，且可將絕緣材料208填入多邊形溝槽101中，以形成深溝槽隔離(deep trench isolation，DTI)結構。

多邊形溝槽101具有複數個邊與複數個由相鄰邊圍成的夾角。在本實施例中，多邊形溝槽101為由第一邊101a、第二邊101b、第三邊101c和第四邊101d形成之封閉的矩形溝槽。第一邊101a和相鄰的第二邊101b連接於頂點102，且第一邊101a和相鄰的第二邊101b圍成夾角θ₁；第二邊101b和相鄰的第三邊101c連接於頂點103，且第二邊101b和相鄰的第三邊101c圍成夾角θ₂；第三邊101c和相鄰的第四邊101d連接於頂點104，且第三邊101c和相鄰的第四邊101d圍成夾角θ₃；第四邊101d和相鄰的第一邊101a連接於頂點105，且第四邊101d和相鄰的第一邊101a圍成夾角θ₄。在一些實施例中，第一邊101a、第二邊101b、第三邊101c和第四邊101d的長度相同，且夾角θ₁、θ₂、θ₃和θ₄皆為90度。在一些其他實施例中，第一邊101a、第二邊101b、第三邊101c和第四邊101d可具有不同的長度，夾角θ₁、θ₂、θ₃和θ₄為60度-120度。

溝槽隔離結構100還包含多邊形頂接觸結構110。多邊形頂接觸結構110填入多邊形溝槽101中且被絕緣材料208圍繞，從上視角度觀之，多邊形頂接觸結構110具有相同於多邊形溝槽101的形狀。也就是說，多邊形頂接觸結構110填入多邊形溝槽101的第一邊101a、第二邊101b、第三邊101c和第四邊101d與頂點102、103、104和105中，以形成相同於多邊形溝槽101之形狀的封閉矩形。在一些實施例中，多邊形頂接觸結構110的材質可包含鎢(W)、釙(Po)或其他合適的導電材料。

如第1圖所示，溝槽隔離結構100更包含導通孔(via)212設置於多邊形頂接觸結構110上的介電層中，且導通孔212位於多邊形頂接觸結構110的頂點102(或頂點103、104、105)。在一些實施例中，導通孔212的材質包含鎢(W)、釙(Po)或其他合適的導電材料。在一些實施例中，導通孔212的材質可包含銀(Ag)、銅(Cu)或其他合適的導電材料。在一些實施例中，導通孔212的材質可相同於多邊形頂接觸結構110的材質。

如第1圖所示，從上視角度觀之，溝槽隔離結構100更包含溝槽突出部分101a’從多邊形溝槽101的頂點102、105沿著多邊形溝槽101之第一邊101a的延伸方向往外延伸，溝槽突出部分101b’從多邊形溝槽101的頂點102、103沿著多邊形溝槽101之第二邊101b的延伸方向往外延伸，溝槽突出部分101c’從多邊形溝槽101的頂點103、104沿著多邊形溝槽101之第三邊101c的延伸方向往外延伸，溝槽突出部分101d’從多邊形溝槽101的頂點104、105沿著多邊形溝槽101之第四邊101d的延伸方向往外延伸。在一些實施例中，溝槽隔離結構100也包含頂接觸突出部分110a’、110b’、110c’、110d’填入溝槽突出部分101a’、101b’、101c’和101d’中。

第1圖顯示由多邊形溝槽101的第一邊101a、第二邊101b、第三邊101c和第四邊101d組成的封閉的矩形溝槽所包圍的區域可包含半導體元件區A。透過填入此封閉的多邊形溝槽101和溝槽突出部分101a’、101b’、101c’、101d’的絕緣材料208，溝槽隔離結構100可以將半導體元件區A和半導體元件區B、C、D和E電性隔離。在一些實施例中，半導體元件區A、B、 C、D和E中的元件可各自具有不同的施加偏壓。在一些實施例中，半導體元件A、B、C、D和E中的元件可包含金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、高電子移動率電晶體(high electron mobility transistor，HEMT)、絕緣閘極雙極性電晶體(insulated gate bipolar transistor，IGBT)等各種低電壓、高電壓及極高電壓的元件。

在傳統的溝槽隔離結構中，某一區域中的半導體元件的施加偏壓和透過溝槽隔開的另一區域中的其他半導體元件的施加偏壓會互相影響，造成偏壓耦合(bias coupling)的現象，進而影響各區域中半導體元件的運作。

相較於傳統的溝槽隔離結構，在本發明的實施例中，溝槽隔離結構100更包含多邊形頂接觸結構110，透過在多邊形頂接觸結構110施加0伏特的電壓(即將頂接觸結構110接地)，可以避免半導體元件區A、B、C、D和E的元件發生偏壓耦合(bias coupling)的現象，即達到偏壓耦合免疫(bias coupling immune)效果，進一步使半導體裝置具有較高的品質因素(figure of merit，FOM)。

應可理解的是，第1圖顯示的矩形溝槽僅為本發明的一些實施例，並非用以限定本發明。舉例而言，在一些其他實施例中，多邊形溝槽101可為三角形、五邊形、六邊形或其他合適的多邊形，並且多邊形頂接觸結構110也具有相同的三角形、五邊形、六邊形或其他合適的多邊形。

請參照第2圖，其顯示出第1圖中區域R的放大示意 圖。在一些實施例中，多邊形溝槽101的第一邊101a和第二邊101b具有平邊寬度W1，通過第一邊101a和第二邊101b的頂點102的中心具有對角線寬度W2。由於本實施例中之第一邊101a和第二邊101b圍成的夾角θ₁為90度，根據三角函數計算的結果，對角線寬度W2應為平邊寬度W1的1.414倍。再者，因為製程中蝕刻所導致的角落圓化效應，使第一邊101a與第二邊101b的頂點102所在位置的溝槽被拓寬。因此，對角線寬度W₂大於平邊寬度W₁的1.414倍。在其他實施例中，第一邊101a和第二邊101b可具有不同的平邊寬度，而依據不同的平邊寬度可得到不同的對角線寬度。

此外，在一些實施例中，填入多邊形溝槽101的多邊形頂接觸結構110在頂點102(或其他頂點103、104、105)的寬度W₄與多邊形頂接觸結構110在第一邊101a(或其他邊101b、101c、101d)的寬度W₅不同。

請參照第3A-3H圖，其顯示出依據本發明的一些實施例之形成溝槽隔離結構100的製造方法在各階段的剖面示意圖。第3A-3H圖是沿著第2圖的線A-A’所繪製。

在第3A圖中，提供基底201，基底201包含第一半導體層202、形成於第一半導體層202上的絕緣層203和形成於絕緣層203上的第二半導體層204。在一些實施例中，第一半導體層202與第二半導體層204可包含矽、鍺、矽鍺、III-V族材料(例如，砷化鎵、砷化銦)、II-VI族材料(例如，硒化鋅、硫化鋅)或其他合適的半導體材料，且可利用磊晶成長(epitaxially grown)或其他的方法形成。在一些實施例中，絕緣層203可包 含埋入式氧化物(buried oxide，BOX)，且可利用離子佈植及退火製程形成。

在一些實施例中，透過微影製程、蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他合適的製程)、沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他合適的製程)及平坦化製程(例如，化學機械研磨製程或其他合適的製程)在第二半導體層204中形成淺溝槽隔離結構205，接著透過沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他合適的製程)在第二半導體層204和淺溝槽隔離結構205上形成第一介電層206，淺溝槽隔離結構205鄰接第一介電層206。接著，透過微影製程包含光阻塗佈(例如，自旋塗佈)、軟烤、遮罩對準、曝光、曝光後烤、光阻顯影、清洗及乾燥(例如，硬烤)、其他適合製程或其組合在第一介電層206上方形成具有開口207a的圖案化遮罩207。在本實施例中，淺溝槽隔離結構205直接接觸第一介電層206。在一些實施例中，淺溝槽隔離結構205和第一介電層206可包含氧化物、氮化物、碳化物、其他合適的介電材料或前述之組合。

請參照第3A-3B圖，利用圖案化遮罩207對第一介電層206、淺溝槽隔離結構205和第二半導體層204實施蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他合適的製程)，以在第二半導體層204中對應開口207a的位置形成多邊形溝槽101，在多邊形溝槽101的頂點處多邊形溝槽101具有對角線寬度W₂。在形成多邊形溝槽101之後，移除圖案化遮罩207。在一些實施例中，多邊形溝槽101 穿透第一介電層206、淺溝槽隔離結構205和第二半導體層204，但不穿透下方的第一半導體層202和絕緣層203。在一些實施例中，由於蝕刻製程可為反應性離子蝕刻(reactive ion etch，RIE)，因此可形成具有較高深寬比的多邊形溝槽101，以利於後續形成深溝槽隔離結構。

請參照第3C圖，在形成多邊形溝槽101之後，在第一介電層206的表面上和多邊形溝槽101的側壁及底部上順應性地沉積絕緣材料208，絕緣材料208具有厚度W₃。在一些實施例中，絕緣材料208的材質可包含無機材料(例如，氧化矽、氮化矽、氮氧化矽或前述之組合)、有機材料(例如，環氧樹脂、聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))或其他合適的絕緣材料。

在本實施例中，多邊形溝槽101並未被絕緣材料208完全填滿，因此在多邊形溝槽101的中心處形成開口209’。開口209’在後續製程中將對應至形成頂接觸結構的位置。

透過控制絕緣材料208的沉積厚度W₃，使多邊形溝槽101並未被絕緣材料208完全填滿，如此一來，可在不額外使用光罩的前提下，使開口209’與後續形成於開口209’之位置的接觸孔自對準(self-aligned)地形成於多邊形溝槽101的中心。為了使多邊形溝槽101不被絕緣材料208完全填滿，以在後續製程中順利地於多邊形溝槽101中填入多邊形頂接觸結構110，絕緣材料208的厚度W₃與多邊形溝槽101的寬度W₁之比例W₃：W₁必須維持在一定的範圍內。在一些實施例中，絕緣材料208的厚 度W₃與多邊形溝槽101的寬度W₁之比例W₃：W₁為2：5。在一些實施例中，絕緣材料208的厚度W₃大於1μm，且具有大於400V的耐壓強度。

請參照第3D圖，在沉積絕緣材料208之後，以第一介電層206為蝕刻停止層進行回蝕刻製程，以移除位於多邊形溝槽101之底部(即開口209’底部)的絕緣材料208和多邊形溝槽101之底部下方的絕緣層203(參閱第3C圖)，以形成接觸孔209暴露出第一半導體層202的上表面(如第3D圖所示)。此回蝕刻製程可同時移除第一介電層206上方的絕緣材料208。此回蝕刻製程使接觸孔209向下延伸穿過絕緣層203，並且暴露出第一半導體層202的上表面。接著，進行摻雜製程(例如，離子佈植製程)，以在第一半導體層202的暴露表面下方形成摻雜區210。接著，進行退火製程，以活化摻雜區210的摻質。經過退火製程後，摻雜區210的電阻值降低，因此可與後續形成的頂接觸結構電性連接。在本實施例中，摻雜區210具有與第一半導體層202相同的導電型。

請參照第3E圖，透過沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他合適的製程)在第一介電層206和絕緣材料208上形成導電材料110’，並填入多邊形溝槽101內和接觸孔209中。在一些實施例中，導電材料110’可包含鎢(W)、釙(Po)或其他合適的導電材料。

請參照第3F圖，透過平坦化製程(例如，化學機械研磨製程)移除位於多邊形溝槽101以外之多餘的導電材料110’，以形成多邊形頂接觸結構110，多邊形頂接觸結構110在 多邊形的頂點具有寬度W₄。在一些實施例中，請參照第1圖和第3F圖，多邊形頂接觸結構110在多邊形的頂點102、103、104、105的寬度W₄與多邊形溝槽101在頂點102、103、104、105的對角線寬度W₂的比例W₄：W₂為3：7。多邊形頂接觸結構110穿透第一介電層206、淺溝槽隔離結構205、第二半導體層204和絕緣層203並直接接觸第一半導體層202(或其摻雜區210)，且電性連接至位於第一半導體層202中的摻雜區210，以利於後續對第一半導體層202進行接地電壓的施加。由於接觸孔209自對準地形成於多邊形溝槽101的中心，因此填入接觸孔209的多邊形頂接觸結構110可自對準地形成於多邊形溝槽101的所有邊與頂點的中心，也就是說，多邊形頂接觸結構110被絕緣材料208圍繞。

請參照第3G圖，透過沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他合適的製程)在第一介電層206、絕緣材料208和多邊形頂接觸結構110上形成第二介電層211(未顯示於第1-2圖)。在一些實施例中，第二介電層211可包含氧化物、氮化物、氮氧化物、碳化物、其他合適的介電材料或前述之組合。

請參照第3H圖，透過蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他合適的製程)在第二介電層211中對應於多邊形頂接觸結構110的位置(例如多邊形的頂點處)形成穿透第二介電層211的孔洞。接著，透過沉積製程、微影製程及蝕刻製程在孔洞中填入導電材料形成導通孔212，並形成金屬層213在第二介電層211上，導通孔212直接接觸並電性連接多邊形頂接觸結構110，金 屬層213電性連接至導通孔212，且導通孔212與金屬層213皆位於多邊形頂接觸結構110的頂點。如此一來，第一半導體層202可藉由多邊形頂接觸結構110、導通孔212和金屬層213電性連接至外部電路。在一些實施例中，導通孔212和金屬層213的材質可包含銀(Ag)、銅(Cu)或其他合適的導電材料。

請參照第4圖，其顯示出依據本發明的一些實施例，沿著第2圖的線B-B’所繪製之溝槽隔離結構100的剖面示意圖。請參照第2圖和第4圖，在一些實施例中，多邊形頂接觸結構110在多邊形溝槽101的第一邊101a、第二邊101b、第三邊101c和第四邊101d中具有寬度W₅，第二介電層211(未顯示於第1-2圖)完全覆蓋多邊形頂接觸結構110的所有邊，且在多邊形頂接觸結構110的邊上方不具有導通孔212和金屬層213的結構。由第2圖、第3H圖和第4圖可得知，在一些實施例中，導通孔212和金屬層213僅形成於多邊形溝槽101的頂點的位置。在一些實施例中，多邊形頂接觸結構110在多邊形的邊的寬度W₅與多邊形溝槽101在第一邊101a、第二邊101b、第三邊101c和第四邊101d的平邊寬度W₁的比例W₅：W₁為1：5。

在本實施例中，第二半導體層204的厚度T與多邊形溝槽101的平邊寬度W₁的比值(T/W₁)也是影響多邊形溝槽101形成溝槽隔離結構100的重要參數之一。當第二半導體層204的厚度T與多邊形溝槽101的平邊寬度W₁的比值(T/W₁)越高，則越難以控制絕緣材料208的填洞能力。亦即，填入多邊形溝槽101側壁的絕緣材料208厚度W₃可能會不均勻。若多邊形溝槽101側壁的絕緣材料208太厚，則位於兩相對側壁的絕緣材 料208可能彼此連接，因而導致接觸孔209無法形成於多邊形溝槽101中。若多邊形溝槽101側壁的絕緣材料209太薄，則絕緣效果不佳，因而可能導致漏電流等問題。此外，第二半導體層204的厚度T與多邊形溝槽101的平邊寬度W₁的比值(T/W₁)越高，則越難以蝕刻位於多邊形溝槽101之底部的絕緣材料208和多邊形溝槽101之底部下方的絕緣層203。如此一來，可能無法露出第一半導體層202，亦無法使第一半導體層202電性連接到多邊形頂接觸結構110。在一些實施例中，第二半導體層204的厚度T為多邊形溝槽101的平邊寬度W₁的1倍-8倍(即T/W₁=1-8)。在一些實施例中，第二半導體層204的厚度T為多邊形溝槽101的平邊寬度W₁的3倍-6倍(即T/W₁=3-6)。

傳統的底接觸結構(bottom side contact structure)是在基板的背側(即，相對於基板上形成元件的前側)形成接觸孔，再填入導電材料而形成。為了製作底接觸結構，必須形成額外的保護層或介電層於基板的背側，並且必須使用額外的光罩圖案化上述保護層或介電層，以在所需的位置形成電性接觸點。因此，底接觸結構的製程複雜度及製造成本皆很高。

再者，傳統的頂接觸結構(top side contact structure)是在基板的前側(即，基板上形成元件的一側)形成接觸孔，再填入導電材料而形成。在習知技術中，為了形成頂接觸結構，仍需要額外的光罩以定義接觸孔的位置。此外，形成於元件區之中的頂接觸結構將會佔用可供元件使用的有效面積，不利於半導體元件的微縮化。

本發明所提供具有頂接觸結構之溝槽隔離結構的 製造方法係將頂接觸結構的製程與深溝隔離結構的製程整合，相較於傳統的底接觸結構或頂接觸結構之製程，能夠減少光罩的使用，進而大幅降低製程複雜度及製造成本。再者，本發明所提供的頂接觸結構係形成於深溝隔離結構中，不會佔用可供元件使用的有效面積，因而有助於半導體元件的微縮化。

根據本發明的一些實施例，由於溝槽隔離結構包含多邊形頂接觸結構，透過將多邊形頂接觸結構接地，可以避免相鄰的半導體元件發生偏壓耦合的現象，即達到偏壓耦合免疫效果，進一步使半導體元件具有較高的品質因素。

此外，透過控制絕緣材料的沉積厚度(即絕緣材料的厚度與多邊形溝槽的寬度的比例必須維持在一定的範圍內)，使溝槽隔離結構的多邊形溝槽並未被絕緣材料完全填滿，如此一來，可在不額外使用光罩的前提下，使接觸孔自對準地形成於多邊形溝槽的中心，進而使填入接觸孔的多邊形頂接觸結構可自對準地形成於多邊形溝槽的所有邊與頂點的中心。

再者，透過將基底中的第二半導體層的厚度與多邊形溝槽的平邊寬度的比值維持在一定的範圍內，可以避免填入多邊形溝槽之絕緣材料的厚度不均勻，且能夠有效降低後續形成多邊形頂接觸結構的製程困難度。

本發明實施例之溝槽隔離結構及其製造方法可應用於金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、高電子移動率電晶體(high electron mobility transistor，HEMT)、絕緣閘極雙極性電晶體 (insulated gate bipolar transistor，IGBT)等各種低電壓、高電壓及極高電壓的元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

100‧‧‧溝槽隔離結構

101‧‧‧多邊形溝槽

101a‧‧‧第一邊

101b‧‧‧第二邊

101c‧‧‧第三邊

101d‧‧‧第四邊

101a’、101b’、101c’、101d’‧‧‧溝槽突出部分

102、103、104、105‧‧‧頂點

110‧‧‧多邊形頂接觸結構

110a’、110b’、110c’、110d’‧‧‧頂接觸突出部分

208‧‧‧絕緣材料

212‧‧‧導通孔

A、B、C、D、E‧‧‧半導體元件區

R‧‧‧區域

θ1、θ2、θ3、θ4‧‧‧夾角

Claims (20)

1. 一種溝槽隔離結構，包括：一基底；一多邊形溝槽，設置於該基底中；一絕緣材料，設置於該多邊形溝槽中；以及一多邊形頂接觸結構，設置於該多邊形溝槽中且被該絕緣材料圍繞，其中從上視角度觀之該多邊形頂接觸結構具有相同於該多邊形溝槽的形狀，且該多邊形頂接觸結構圍繞該基底的一部分。
2. 如申請專利範圍第1項所述之溝槽隔離結構，其中該基底包括：一第一半導體層；一絕緣層，設置於該第一半導體層上；以及一第二半導體層，設置於該絕緣層上。
3. 如申請專利範圍第2項所述之溝槽隔離結構，其中該多邊形溝槽穿透該第二半導體層，但不穿透該第一半導體層和該絕緣層。
4. 如申請專利範圍第2項所述之溝槽隔離結構，其中該第二半導體層的厚度為該多邊形溝槽的寬度的3倍-6倍。
5. 如申請專利範圍第2項所述之溝槽隔離結構，其中該多邊形頂接觸結構穿透該第二半導體層和該絕緣層並直接接觸該第一半導體層的一摻雜區。
6. 如申請專利範圍第2項所述之溝槽隔離結構，更包括：一淺溝槽隔離結構，設置於該第二半導體層中； 一第一介電層，設置於該第二半導體層上，其中該多邊形溝槽穿透該第一介電層和該淺溝槽隔離結構，且該淺溝槽隔離結構鄰接該第一介電層；以及一第二介電層，設置於該第一介電層上。
7. 如申請專利範圍第6項所述之溝槽隔離結構，其中該二介電層完全覆蓋該多邊形頂接觸結構之多邊形的每個邊。
8. 如申請專利範圍第6項所述之溝槽隔離結構，更包括：一導通孔，形成於該第二介電層中並電性連接至該多邊形頂接觸結構；以及一金屬層，設置於該第二介電層上並電性連接至該導通孔。
9. 如申請專利範圍第8項所述之溝槽隔離結構，其中該導通孔位於該多邊形頂接觸結構之多邊形的頂點。
10. 如申請專利範圍第1項所述之溝槽隔離結構，其中該多邊形頂接觸結構的材質包含鎢(W)或釙(Po)。
11. 如申請專利範圍第1項所述之溝槽隔離結構，其中該多邊形頂接觸結構在多邊形的頂點的寬度大於在多邊形的邊的寬度。
12. 如申請專利範圍第1項所述之溝槽隔離結構，其中該絕緣材料的厚度大於1μm，且具有大於400V的耐壓強度。
13. 如申請專利範圍第1項所述之溝槽隔離結構，其中從上視角度觀之更包括一溝槽突出部分從該多邊形溝槽的多邊形頂點沿著該多邊形溝槽的多邊形的邊之延伸方向往外延伸。
14. 一種溝槽隔離結構的製造方法，包括：提供一基底； 在該基底中形成一多邊形溝槽；在該多邊形溝槽中形成一絕緣材料；以及在該多邊形溝槽中形成一多邊形頂接觸結構，且被該絕緣材料圍繞，其中從上視角度觀之該多邊形頂接觸結構具有相同於該多邊形溝槽的形狀，且該多邊形頂接觸結構圍繞該基底的一部分。
15. 如申請專利範圍第14項所述之溝槽隔離結構的製造方法，其中該基底包括：一第一半導體層；一絕緣層，形成於該第一半導體層上；以及一第二半導體層，形成於該絕緣層上。
16. 如申請專利範圍第15項所述之溝槽隔離結構的製造方法，其中形成該多邊形溝槽的步驟包括：在該第二半導體層上方形成具有一開口的一圖案化遮罩；以及利用該圖案化遮罩對該第二半導體層實施一蝕刻製程，以在該第二半導體層對應該開口的位置形成該多邊形溝槽，其中該多邊形溝槽穿透該第二半導體層。
17. 如申請專利範圍第15項所述之溝槽隔離結構的製造方法，其中該絕緣材料順應性地形成在該多邊形溝槽的一底部與一側壁。
18. 如申請專利範圍第17項所述之溝槽隔離結構的製造方法，其中形成該多邊形頂接觸結構的步驟包括：進行一回蝕刻製程，以移除位於該多邊形溝槽之該底部的 該絕緣材料及該底部下方的該絕緣層，以形成一接觸孔露出該第一半導體層；以及在該多邊形溝槽內和該接觸孔中填入一導電材料以形成該多邊形頂接觸結構。
19. 如申請專利範圍第15項所述之溝槽隔離結構的製造方法，更包括：在該第二半導體層中形成一淺溝槽隔離結構；在該第二半導體層上形成一第一介電層，其中該多邊形溝槽穿透該第一介電層和該淺溝槽隔離結構，且該淺溝槽隔離結構鄰接該第一介電層；以及在該第一介電層上形成一第二介電層。
20. 如申請專利範圍第19項所述之溝槽隔離結構的製造方法，更包括：在該第二介電層中形成一導通孔電性連接至該多邊形頂接觸結構；以及在該第二介電層上形成一金屬層電性連接至該導通孔。