JP5312797B2 - オプトエレクトロニクス用基板の作製方法 - Google Patents
オプトエレクトロニクス用基板の作製方法 Download PDFInfo
- Publication number
- JP5312797B2 JP5312797B2 JP2007550755A JP2007550755A JP5312797B2 JP 5312797 B2 JP5312797 B2 JP 5312797B2 JP 2007550755 A JP2007550755 A JP 2007550755A JP 2007550755 A JP2007550755 A JP 2007550755A JP 5312797 B2 JP5312797 B2 JP 5312797B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- auxiliary
- semiconductor nitride
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 159
- 239000004065 semiconductor Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000013626 chemical specie Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 39
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- -1 InGaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、最終キャリア上に少なくとも１層の活性窒化物層と、それらの間に金属中間層とを有する、オプトエレクトロニクス用基板を作製する方法であって、１層の半導体窒化物層を補助キャリア上に配置した補助基板を提供するステップと、該補助基板を窒化物層の側で金属化するステップと、金属化されたキャリア基板を最終キャリアと接合するステップと、接合ステップ後に該補助キャリアを除去するステップとを含む方法に関する。
光学上の応用分野では、近年、発光ダイオード（ＬＥＤ）およびレーザダイオードを含むＧａＮベースの発光デバイスが、大きな注目を集めた。というのも、これらのデバイスは、高密度記憶、高速データ処理、固体照明、フラットパネルカラーディスプレイ、量子コンピューティングなど、多くの実用的な用途があり得るＵＶ領域および青色領域の短波長発光を生じさせることができるためである。しかし、ＧａＮをベースとする層が実現されたのは、ＧａＡｓをベースとする層に比べて比較的最近のことである。したがって、ＧａＮをベースとする層の技術は依然として開発段階にあり、これらの用途の実現までには多くの技術的な問題が対処・解決されずに残っている。
最新技術について考えると、青色ＬＥＤの大量生産用に、サファイア上のＧａＮテンプレートを作製することが知られている。従来手法の第１のステップでは、サファイア基板上にＧａＮ核形成層を成長させる。第２のステップでは、該核形成層上に２から４ミクロン厚さのＧａＮバッファ層を成長させる。この成長ステップは、非常に時間のかかるものであり、一般に２から４時間かかる。最後のステップでは、該ＧａＮバッファ層上に、クラッド層、複数の量子バルブ（ｑｕａｎｔｕｍ ｖａｌｖｅ）、およびｐ型層を含み、その全体の厚さが約１μｍのＩｎＧａＮ／ＡｌＧａＮ／ＧａＮ−ＬＥＤ構造を成長させる。
この周知の技術で、デバイスの高歩留まりを実現することができるにも関わらず、得られる構造にはいくつかの欠点がある。サファイア基板は高価でなく、高コストのＧａＮ基板よりも一般的な選択肢であるが、非導電性であり、したがって各チップの面上に２本のワイヤ・ボンドを必要とする。この２つの接点間を電流が横方向に移動するため、実装効率が大きく低減される。サファイアは透明であり、したがってより多くの光がチップから逃れるのを可能にするが、残念なことに、熱を閉じ込める熱絶縁体として働き、高動作電流効率を劇的に低減させ、最終的に利用可能な用途が限定される。
さらに、サファイアとＧａＮの間の格子不整合および温度膨張係数差のため、サファイア基板上に成長させたＧａＮデバイス構造は、デバイス性能に影響を及ぼす傾向がある多くの欠陥を有することが知られている。サファイア材料の絶縁特性や非へき開性など、他の要因が、従来技術でのＧａＮ発光デバイスの製造を困難にしている。
サファイア基板の代わりに、ＳｉＣ基板を使用して、その上にＧａＮ層を成長させることができる。しかし、ＳｉＣは導電性であるが、放出されている光のうちかなりの部分を閉じ込める。というのも、大量の吸収がＵＶ範囲でのみ起こるためである。
したがって、垂直ＧａＮ−ＬＥＤを作製する別の周知の手法では、サファイア基板およびＳｉＣ基板の上述の利点および欠点を考慮して、サファイア基板が初期のＧａＮ成長基板として使用され、続いてＧａＮの面上に、熱的および電気的に伝導性の金属層が接合される。次いで、適切なリフト・オフ技法を使用して、サファイア基板をＧａＮから剥がしとって（ｌｉｆｔｅｄ ｏｆｆ）、残ったＧａＮ及び反射ベース（ｒｅｆｌｅｃｔｉｖｅ ｂａｓｅ）を、垂直デバイスの作製にそのまま用いることができる。
垂直デバイスが、低熱抵抗性および高電気伝導性を呈する反射金属層に接合されている結果、従来のダイ・マウント技法との適性を保つのに十分なほど堅牢なままでありながら、より薄いＬＥＤ実装に適した効率的なデバイスがもたらされる。輝度が高いため、この手法は、ダイが薄い方が貴重なスペースが節約される携帯電話などのバックライト用途、ならびに固体白色照明などの高電力／超高輝度（ｓｕｐｅｒ ｂｒｉｇｈｔ）用途に特に有利である。
とは言え、この手法でさえ、サファイア基板とその上に成長させたＧａＮ層の材料特性の違いから生ずる欠点を回避することができない。具体的には、そうした基板の１層または複数層の活性窒化物層の転位密度（通常１０8／ｃｍ2程度）により、そうした基板で製作された光デバイスの効率が強く制限される。
したがって、本発明の目的は、１層または複数層の活性窒化物層の結晶品質を向上させることができる上述のタイプの方法を提供することである。
この目的は、補助基板を準備するステップが、分厚い半導体窒化物基板から一部分を切り離すステップと、前記一部分を補助キャリア上に移して、補助キャリア上に半導体窒化物層を形成するステップとを含む、上述のタイプの方法によって解決される。
本発明の方法で、結晶欠陥密度が低い１層または複数層の活性層を有するオプトエレクトロニクス用基板を作製することができる。具体的には、１層または複数層の活性層を、厚みを小さくして作製することができるが、その転位密度を１０8／ｃｍ2未満に至らせることができる。これには、こうした基板を使用して作製されたオプトエレクトロニクスデバイスが、小さな寸法および重量で高効率および高寿命を実現することができるという効果がある。
さらに、中間金属層が、１層または複数層の活性窒化物層とキャリア基板との間に良好な電気伝導を確保することができ、１層または複数層の活性層とキャリア基板との間で熱抜き（ｔｈｅｒｍａｌ ｄｒａｉｎ）としての目的も追加的に果たすことができる。このようにして、最終基板を適切に電気的に接触させることができ、動作中の熱応力を低い値に維持することができる。
本発明の有益な一実施形態によれば、半導体窒化物基板が、ＧａＮ基板またはＡｌＮ基板である。ＧａＮおよびＡｌＮは、これらの材料の成長およびその特性が比較的良く知られており、したがって、これらの材料に高い結晶品質を備えることができるという利点を有する。
本発明の有利な一例では、半導体窒化物基板の厚板（ｍａｓｓｉｖｅ ｓｅｍｉ−ｃｏｎｄｕｃｔｉｎｇ ｎｉｔｒｉｄｅ ｓｕｂｓｔｒａｔｅ）が、１０6／ｃｍ2未満の転位密度で作製される。半導体窒化物基板（そこから半導体窒化物層が切り離される）の転位密度が非常に低いので、補助キャリア上に形成される窒化物層も、非常に低い転位密度を有し、その結果、移転後の半導体窒化物層上に後に成長させた１層または複数層の転位密度も低くなる。この方法で、得られる基板の活性部が、最終キャリアの特性から独立して、非常に良好な結晶性を有する。
本発明の有利な一例では、切り離し／移転ステップが、半導体窒化物基板上に誘電体層を堆積させるステップと、誘電体層を介して窒化物基板のある深さに化学種（ｓｐｅｃｉｅｓ）を注入して、所定の分割領域をその中に形成するステップと、注入された側で窒化物基板を補助キャリアと接合するステップと、窒化物基板に熱的および／または機械的な処理を施して、前記基板を所定の分割領域に沿って分割するステップとを含む。これらのステップは、周知のＳｍａｒｔ Ｃｕｔ（商標）技術から採られたものであり、定義された厚さが補助キャリア上にある高品質の窒化物層を円滑で非常に正確に移す。
本発明の有利な一実施形態では、補助キャリアが、シリコン、ＧａＡｓおよびＺｎＯを含む材料の群から選択された基板である。これらの基板は、補助キャリアが比較的高い機械的応力下にある切り離し／移転ステップ中に、明白に有利な高い機械的強度をもたらすことができる。さらに、ＧａＡｓおよびＺｎＯの熱膨張係数が、ＧａＮまたはＡｌＮなどの典型的な半導体窒化物層の熱膨張係数よりもわずかに高く、それにより、最終基板の活性層の圧縮はほんのわずかであり、そのため、活性層内の亀裂作用（ｃｒａｃｋｉｎｇ ｅｆｆｅｃｔ）の発生が防止される。
本発明の別の有益な変形形態によれば、補助基板が、切離し／移転ステップ後にアニール（ａｎｎｅａｌ）される。このアニールステップは、移転後の窒化物層と補助キャリアの間の境界面での接続を強化する。
本発明の別の一例では、アニールステップ前に、保護層が移転後の窒化物層上にもたらされ、その後除去される。このようにして、移転後の窒化物層を、普通なら窒化物層との１つまたは複数の化学反応、あるいは窒化物層の結晶性または純度の意図しないその他の変化を招く恐れのある、アニール環境内での化学的な影響から保護することができる。
本発明の別の好ましい実施形態では、移転後の窒化物層の表面が、切り離し／移転ステップ後、またはアニールステップ後に、平滑化される。移転後の窒化物層表面の粗さをある程度除去することは、移転後の窒化物層表面を後続の層の基礎として利用するのに有利であり、後続の層を、平滑な内層面（ｓｕｂｓｕｒｆａｃｅ）上により適切に堆積させることができる。この平滑化ステップは、アニールステップの前または後に実施することができる。
補助基板の移転後の窒化物層上に、ＮドープＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、非ドープＧａＮ、およびＰドープＧａＮを含む群の材料からなる少なくとも１層のエピタキシャル窒化物層を堆積させることが、さらに有利である。追加の１層または複数層のエピタキシャル層は、オプトエレクトロニクス構造体の１層または複数層の活性層を形成するのに適切である。
本発明の別の有利な一実施形態では、少なくとも１層のエピタキシャル窒化物層上に金属中間層が堆積される。このようにして、金属中間層が、少なくとも１層のエピタキシャル窒化物層用の抵抗接点（Ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成することができる。中間層を形成するために選択された金属種によっては、窒化物材料と使用される金属の間に合金を形成するために、アニールステップを施すことが有用となり得る。こうして、ショットキー接点（Ｓｃｈｏｔｔｋｙ ｃｏｎｔａｃｔ）の動作から抵抗接点の動作にシフトすることが可能になる。
本発明の別の例では、該方法がさらに、最終キャリアを提供するステップと、前記最終キャリアを補助基板の金属化された側に接合するステップとを含む。最終キャリアは、移転後の窒化物層および堆積後の少なくとも１層のエピタキシャル層に、補助キャリアとは反対の側から機械的に良好に補助する。
本発明の有益な一変形形態では、最終キャリアの材料が、シリコン、シリコンカーバイド、および銅を含む群から選択される。これらの材料は、作製された基板の後のオプトエレクトロニクスへの利用に特に関連する、良好な電気的および熱的な伝導性をもたらし、その場合、電気伝導性を使用して、最終キャリア上に抵抗接点を形成することができ、熱伝導性が、最終キャリアを備えたオプトエレクトロニクスデバイスに良好な熱の排出をもたらす働きをする。
本発明の別の有利な一実施形態では、最終キャリアを補助基板と接合するステップの前に、最終キャリア上に少なくとも１層の反射層が堆積される。該反射層は、１層または複数の活性層と最終キャリアとの間でミラーとして働き、したがって１層または複数層の活性層から放出された光が、最終キャリアによっては吸収されない。
本発明の別の好都合な実施形態によれば、接合ステップ後に、補助キャリアが機械的および／または化学的に除去され、この場合、窒化物層が、除去ステップ用の停止層として使用される。このステップでは、最終基板の１層または複数層の活性層に穴をくり抜くことができる。
本発明の別の有利な例では、補助キャリアの除去ステップ後に、移転後の窒化物層が基板から除去される。移転後の窒化物層など、１層または複数層の不要な層を除去すると、構造全体の効率が改善する。というのも、１層または複数層の無益な層が、１層または複数層の活性層から放出された光子の望ましくない吸収を生ずるためである。
本発明のさらに有利な目的は、以下の詳細な説明を添付の図面を参照して理解すれば、より明らかになるであろう。
図中に示す寸法は、原寸に忠実に比例しないことに留意されたい。
本発明を、以下の詳細な記載および添付の図面中で例示する実施形態に即して説明するが、以下の詳細な記載および添付の図面は、本発明を、開示した特定の例示的な実施形態に限定するものではなく、添付の特許請求の範囲によってその範囲が定義される本発明のさまざまな態様を単に示すにすぎない例示的な実施形態を説明するものであることを理解されたい。
本発明によれば、オプトエレクトロニクス用途の基板を作製する効率的な方法が提供され、それを例えば、ＬＥＤ構造またはレーザダイオードなどのオプトエレクトロニクスデバイスを作製するのに使用することができる。
図１から１６は、本発明の一実施形態の例示的なプロセスの流れを示す。
図１を参照すると、半導体窒化物基板の厚板を提供するステップが示してある。図示の実施形態では、半導体窒化物基板の厚板が、窒素面１８を上面上に、ガリウム面１９をその底面上に有するＧａＮ基板８である。ＧａＮ基板の厚板は、転位密度が１０6／ｃｍ2未満の六方晶構造を有する。基板８の平面性は、２０μｍの範囲である。窒化物基板８は、約１５０から７５０μｍの厚さを有する。窒化物基板８の窒素面１８は研磨され、任意の、ある１×１μｍ2の視野全体にわたって原子間力顕微鏡（ＡＦＭ）で測定される表面粗さが０．３ｎｍ ＲＭＳ（Ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ：平均値に対する偏差の２乗値の平均に対する平方根）未満である。
上述の技術を、立方晶構造を備えたＧａＮからなる半導体窒化物基板で実現することも、六方晶ＧａＮ基板８の代わりに、立方晶または六方晶単結晶ＡｌＮ基板で実現することもできる。これらの場合全てにおいて、基板８の転位密度は、１０5から１０6／ｃｍ2の間に、またはさらに低くあるべきである。
図２は、半導体窒化物基板８の厚板上に誘電体層９を堆積させるステップを概略的に示す。この堆積ステップは、窒化物基板８の窒素面１８上に実施される。誘電体層９は、二酸化シリコン、窒化シリコン、それらの材料の組合せ、またはＧａＮ基板８の窒素面１８に対して良好な接着性を有する他の誘電体材料を含む群から選択された材料とすることができる。１層または複数層の誘電体層９は、化学気相成長によって堆積されるのが好ましい。絶対に必要というわけではないが、図２に示す構造を熱的にアニールして、１層または複数層の誘電体層９を緻密化することができる。
図３に示すように、注入ステップ中に、図２に示す構造に化学種１０が注入される。化学種１０は、水素でも、ヘリウムでも、他の元素を単独でも組み合わせたものでもよい。図示の実施形態では、化学種１０が、２０〜２００ｋｅＶのエネルギーにおいて、１０15〜１０18ａｔ／ｃｍ2の量で注入される。化学種１０は、窒化物基板８のある深さｄ内に注入されて、そこで所定の分割領域１１を、注入深さｄのところおよびその周辺に形成する。
図４によれば、図３の注入後の構造が、その注入された側で補助キャリア６と接合される。補助キャリア６は、好ましくは、シリコン基板、ＧａＡｓ基板、またはＺｎＯ基板であるが、比較的高い機械的安定性を有する別の材料でもよい。というのも、窒化物基板８が分割される後続のＳｍａｒｔ Ｃｕｔ（商標）プロセス中に、その材料に高度に応力が加えられるためである。補助基板６としてＧａＡｓまたはＺｎＯである場合、補助キャリア６の熱膨張係数が、ＧａＮの熱膨張係数よりもわずかに高いように選択または適合され、その結果、わずかに圧縮したＧａＮ層を有する構造体が得られて、その層内で亀裂が出現するのが防止される。
図５に示すように、図４の構造体が、熱的および／または機械的な処理で２つの部分に分割される。その処理により加えられる応力が、図４の構造を、所定の分割領域１１に沿って分割させる。この分割ステップにより、元の半導体窒化物基板８の残りの部分と、補助キャリア６、誘電体層９、および元の半導体窒化物基板８の一部分である半導体窒化物層２からなる補助基板５との、２つの構造体がもたらされる。分割ステップ後、分割されたこれらの構造体の分割面１４および２２の粗さが増す。
図６を参照すると、補助基板５が、窒化物層２の分割面１４上に施される研磨ステップ中に平坦化される。この研磨ステップの後、ＧａＮ層２の表面粗さは、ＡＦＭで測定するとわずか数オングストロームの原子レベルとなる。
図７に示す次のステップで、ＧａＮ層２の表面１４上に保護層１３が堆積される。保護層１３は、好ましくは誘電体層である。
図８に示すように、図７の構造体が、アニール装置２０内で熱的にアニールされる。該構造体は、ＧａＮ層２の結晶品質の維持を可能にするガス雰囲気中で、５００〜１１００℃の温度域において熱的に処理される。図８に示すアニールステップは、図６に示す研磨ステップの前に施すこともでき、アニールステップの前に保護層１３を堆積させずに補助基板５上に直接施すこともできる。熱アニールステップは、補助キャリア６と誘電体層９の間の境界面での接合力を強化する。
図９に示すように、図８に示すアニールステップの前に堆積させることができる保護層１３が、除去ステップ中に除去される。本発明の有利な一例では、保護層１３を、化学処理(例えばHFを用いた処理)で除去することができる。除去ステップの結果、ＧａＮ層２の上面上に平滑で清浄なガリウム面１４を有する補助基板５がもたらされる。ＧａＮ層２は、図１に示す半導体窒化物基板８の厚板の結晶品質に等しい結晶品質を有する単結晶である。ＧａＮ層２の表面には、ほぼ粒子がない。ＧａＮ層２の厚さは、本発明の有利な一例では、約２００ｎｍである。
図１０を参照すると、次のステップ中に、ＧａＮ層２のガリウム面１４上にエピタキシャル層１５が堆積される。エピタキシャル層１５を、ＭＯＣＶＤ、ＭＢＥまたはＨＶＰＥのような、周知のエピタキシー法で堆積させることができる。エピタキシャル堆積ステップ中に加えられる温度は、７００〜１１００℃の範囲である。
例えば、図１０に示すステップ中に堆積される１層または複数層のエピタキシャル層は、Ｓｉでドープしたｎ型ＧａＮで約０．２μｍの厚さを有するもの、ＩｎＧａＮ、ＡｌＧａＮ、および／またはＭｇでドープしたｐ型ＧａＮとすることができる。１層または複数層のエピタキシャル層１５の合計の厚さは、本発明の有利な一例では、約０．５μｍである。１層または複数層のエピタキシャル層の組成は、得られる基板で作製されるオプトエレクトロニクス構造体の効率および波長によって変わる。１層または複数層のエピタキシャル層１５の転位密度は、元のＧａＮ基板８の転位密度にほぼ等しく、それは１０6／ｃｍ2未満であることを意味する。得られる構造体の１層または複数層の活性層内で電流の伝播を促進するために、厚さの増した１層または複数層のエピタキシャル層を有することが一般に有利である。
図１１に示す次のステップ中に、１層または複数層のエピタキシャル層１５上に金属層４が堆積される。金属層４は後に、得られる構造体を電気的に接触させるための抵抗接点として働く。金属層４は、Ｎｉ／Ａｕ、Ｐｔ、ロジウム、または他の導電性材料とすることができる。
図１２を参照すると、反射層１７がその上に堆積された最終キャリア７が提供される。最終キャリア７は、電気的に伝導性であり、低い電気固有抵抗および良好な熱伝導率を有する支持基板として働く。最終キャリア７は、シリコン、ＳｉＣ、銅、あるいは他の導電性または半導体材料からなることができる。反射層１７は、良好な反射率を有する材料、例えば金、アルミニウム、または銀からなることができる。反射層１７は後に、最終キャリア７と１層または複数層のエピタキシャル層１５との間に配置されたミラー層として働く。前記ミラーは、得られる構造体の１つまたは複数の放出波長に応じて選択される。
図１３に示すように、図１１の構造体と１２の構造体とが、接合ステップ中に金属層４および反射層１７上で接続される。接合ステップでは、機械的応力およびある一定の温度を使用することによって、図１１の構造体と１２の構造体との間に分子付着をもたらして、それらの間に接触させる。
図１４に示すように、次のステップでは、補助キャリア６および誘電体層９が、除去ステップ中に接合後の構造体から除去される。除去ステップは、機械的ラッピングおよび／または研磨、ならびに窒化ガリウム層２をエッチング停止層として使用する化学的侵食を含むことができる。最終キャリア７がシリコンである場合、除去を、機械的処理に続いてＴＭＡＨまたはＨＦ／ＨＮＯ3溶液に基づく化学処理を使用して実現することができる。前記化学的侵食は、前記溶液の浴槽内に構造体を浸漬させることによって実現することができ、該浸漬は、該構造体を回転可能に保持することができ補助キャリアを化学溶液中にさらすことができる装置を使用する。補助キャリアの除去を、化学処理のみを使用して実現することもできる。
図１５に示す次のステップでは、図１４に示す構造体から窒化ガリウム層２が除去される。非ドープのＧａＮ層２などの無益な層は、光子の不適当な吸収を招くにすぎないので、そうした層を除去すると、得られる構造体の効率を高めることができる。ＧａＮは、例えばＵＶ放射を吸収する。
図１６を参照すると、１層または複数層のエピタキシャル層１５上に電気接点２１が設けられる。
得られる構造体は、最終キャリア７、反射層１７、金属層４、１層または複数層のエピタキシャル層１５、および電気接点２１からなる。金属層４と反射層１７とが一緒になって、キャリア基板７と１層または複数層のエピタキシャル層１５との間で、金属接合部または金属中間層を形成する。金属中間層は、反射層１７を含んでも、含まなくてもよい。
図示されない以下の諸ステップでは、図１６に示す構造体が、チップ作製用のリトグラフ・ステップおよびエッチング・ステップ、構造体を保護するために誘電体層を堆積させるステップ、ならびに構造体の両側に接点を実現するために金属層を堆積させるステップを使用してさらに処理される。最後のステップとして、作製後の構造体がチップに分割されて、それらは最後に実装される。
本発明の方法で、非常に良好な結晶品質の活性層を備え、無益な層が除去された基板を、オプトエレクトロニクス用に実現することができる。良好な結晶品質は、構造体、特にレーザダイオードのＬＥＤ構造体の、高い効率および長い寿命にとって非常に重要である。さらに、本発明の方法においてＧａＮの無益な層を除去することで、１層または複数層の活性層内で光子の吸収が最小限に抑えられ、高効率の光放射をもたらすことが可能になる。
本発明の技術は、前記基板の一部分を最終基板に直接移転する際に、窒化物基板の厚板の非常に良好な結晶性を利用するものである。このようにして、１層または複数層の最終の活性エピタキシャル層を、高品質の移転された部分上に、同じ良好な結晶性で直接成長させて、高品質の最終構造体をもたらすことができる。
Claims (14)
- 最終キャリア（７）上に少なくとも１層の活性窒化物層（２、１５）と、その間に金属層（４）とを有する、オプトエレクトロニクス用基板（１）の作製方法であって、
１層の半導体窒化物層（２）を補助キャリア（６）上に配置した補助基板（５）を提供するステップと、
前記半導体窒化物層（２）上に金属層（４）を堆積させて、金属化された補助基板（５）を得るステップと、
前記金属化された補助基板（５）を、前記金属層（４）を堆積させた側で前記最終キャリア（７）と接合するステップと、
前記接合ステップの後に、前記補助キャリア（６）を除去するステップと、
を含み、
前記補助基板（５）を提供する前記ステップが、
半導体窒化物基板の厚板（８）の窒素面（１８）を研磨して、原子間顕微鏡（ＡＦＭ）で測定される表面粗さが０．３ｎｍＲＭＳ（Ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ：平均値に対する偏差の２乗値の平均に対する平方根）未満とするステップと、
前記補助キャリア（６）を、前記窒素面（１８）を有する半導体窒化物基板（８）の厚板と、前記半導体窒化物基板（８）の前記窒素面（１８）の側で接合するステップと、
前記半導体窒化物基板（８）の厚板から一部分を切り離して、前記補助キャリア（６）上にある前記半導体窒化物層（２）を形成するステップと
を含み、
前記半導体窒化物基板の厚板（８）が、１０6／ｃｍ2未満の転位密度を有して作製されることを特徴とする方法。 - 前記半導体窒化物基板（８）が、ＧａＮ基板またはＡｌＮ基板であることを特徴とする請求項１に記載の方法。
- 前記請求項１または２に記載の方法であって、
前記補助基板（５）を提供するステップが、
半導体窒化物基板の厚板（８）の窒素面（１８）を研磨して、原子間顕微鏡（ＡＦＭ）で測定される表面粗さが０．３ｎｍＲＭＳ未満とするステップと、
前記半導体窒化物基板の厚板（８）の窒素面（１８）上に誘電体層（９）を堆積させるステップと、
前記誘電体層（９）を介して前記半導体窒化物基板の厚板（８）のある深さ（ｄ）に化学種（１０）を注入して、所定の分割領域（１１）をその中に形成するステップと、
前記半導体窒化物基板の厚板（８）を、注入された側（１２）で前記補助キャリア（６）と接合するステップと、
前記半導体窒化物基板の厚板（８）に熱的および／または機械的な処理を施して、前記基板（８）を、前記所定の分割領域（１１）に沿って分割することにより、前記半導体窒化物層（２）を形成するステップと、
を含むことを特徴とする方法。 - 前記補助キャリア（６）は、シリコン、ＧａＡｓ、およびＺｎＯを含む材料の群から選択された基板であることを特徴とする前記請求項１〜３のいずれか一項に記載の方法。
- 前記補助基板（５）は、前記補助基板（５）を提供するステップ中の前記半導体窒化物層（２）を形成するステップの後にアニールされることを特徴とする前記請求項１〜４のいずれか一項に記載の方法。
- 保護層（１３）が、前記アニールステップの前に前記半導体窒化物層（２）上に堆積され、前記アニールステップの後に除去されることを特徴とする請求項５に記載の方法。
- 前記半導体窒化物層（２）の表面（１４）が、前記補助基板（５）を提供するステップ中の前記半導体窒化物層（２）を形成するステップの後または前記アニールステップの後に平滑化されることを特徴とする前記請求項１〜６のいずれか一項に記載の方法。
- ｎ型ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、非ドープＧａＮ、およびｐ型ＧａＮを含む群の材料からなる少なくとも１層のエピタキシャル窒化物層（１５）が、前記補助基板（５）の前記半導体窒化物層（２）上に堆積されることを特徴とする前記請求項１〜７のいずれか一項に記載の方法。
- 前記金属層（４）は、前記少なくとも１層のエピタキシャル窒化物層（１５）上に堆積されることを特徴とする請求項８に記載の方法。
- 前記最終キャリア（７）を提供するステップと、前記最終キャリア（７）を、前記補助基板（５）の金属化された側（１６）に接合するステップとをさらに含むことを特徴とする請求項９に記載の方法。
- 前記最終キャリア（７）の材料が、シリコン、シリコンカーバイド、および銅を含む群から選択されることを特徴とする請求項１０に記載の方法。
- 少なくとも１層の反射層（１７）が、前記最終キャリア（７）を前記補助基板（５）と接合する前記ステップの前に、前記最終キャリア（７）上に堆積されることを特徴とする請求項１０または１１のいずれか一項に記載の方法。
- 前記補助キャリア（６）は、前記接合ステップの後に、機械的および／または化学的に除去され、前記半導体窒化物層（２）は、前記除去ステップ用の停止層として使用されることを特徴とする請求項１０〜１２のいずれかに記載の方法。
- 前記半導体窒化物層（２）は、前記補助キャリア（６）を除去する前記ステップの後に、前記基板（１）から除去されることを特徴とする請求項１３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05290082.6 | 2005-01-13 | ||
| EP05290082A EP1681712A1 (en) | 2005-01-13 | 2005-01-13 | Method of producing substrates for optoelectronic applications |
| PCT/EP2006/000230 WO2006074933A1 (en) | 2005-01-13 | 2006-01-12 | Method of producing a substrate for an optoelectronic application |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008527731A JP2008527731A (ja) | 2008-07-24 |
| JP2008527731A5 JP2008527731A5 (ja) | 2012-01-19 |
| JP5312797B2 true JP5312797B2 (ja) | 2013-10-09 |
Family
ID=34941890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007550755A Active JP5312797B2 (ja) | 2005-01-13 | 2006-01-12 | オプトエレクトロニクス用基板の作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7537949B2 (ja) |
| EP (1) | EP1681712A1 (ja) |
| JP (1) | JP5312797B2 (ja) |
| KR (1) | KR100905977B1 (ja) |
| CN (1) | CN100580880C (ja) |
| WO (1) | WO2006074933A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10374120B2 (en) * | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
| WO2006116030A2 (en) * | 2005-04-21 | 2006-11-02 | Aonex Technologies, Inc. | Bonded intermediate substrate and method of making same |
| TWI267946B (en) * | 2005-08-22 | 2006-12-01 | Univ Nat Chiao Tung | Interconnection of group III-V semiconductor device and fabrication method for making the same |
| CN100474642C (zh) * | 2005-10-27 | 2009-04-01 | 晶能光电（江西）有限公司 | 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法 |
| US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
| FR2914494A1 (fr) * | 2007-03-28 | 2008-10-03 | Soitec Silicon On Insulator | Procede de report d'une couche mince de materiau |
| US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US20080303033A1 (en) * | 2007-06-05 | 2008-12-11 | Cree, Inc. | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates |
| US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| CN101743618B (zh) * | 2007-07-26 | 2012-11-21 | 硅绝缘体技术有限公司 | 外延方法和通过该方法生长的模板 |
| US7732306B2 (en) * | 2007-07-26 | 2010-06-08 | S.O.I.Tec Silicon On Insulator Technologies | Methods for producing improved epitaxial materials |
| EP2105972A3 (en) * | 2008-03-28 | 2015-06-10 | Semiconductor Energy Laboratory Co, Ltd. | Photoelectric conversion device and method for manufacturing the same |
| US7781780B2 (en) | 2008-03-31 | 2010-08-24 | Bridgelux, Inc. | Light emitting diodes with smooth surface for reflective electrode |
| US20100295088A1 (en) * | 2008-10-02 | 2010-11-25 | Soraa, Inc. | Textured-surface light emitting diode and method of manufacture |
| FR2936903B1 (fr) * | 2008-10-07 | 2011-01-14 | Soitec Silicon On Insulator | Relaxation d'une couche de materiau contraint avec application d'un raidisseur |
| KR101408475B1 (ko) | 2008-10-30 | 2014-06-19 | 소이텍 | 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들 |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| US8247886B1 (en) | 2009-03-09 | 2012-08-21 | Soraa, Inc. | Polarization direction of optical devices using selected spatial configurations |
| US8791499B1 (en) | 2009-05-27 | 2014-07-29 | Soraa, Inc. | GaN containing optical devices and method with ESD stability |
| US8409366B2 (en) * | 2009-06-23 | 2013-04-02 | Oki Data Corporation | Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof |
| US9000466B1 (en) | 2010-08-23 | 2015-04-07 | Soraa, Inc. | Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening |
| US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
| US9293644B2 (en) | 2009-09-18 | 2016-03-22 | Soraa, Inc. | Power light emitting diode and method with uniform current density operation |
| US8933644B2 (en) | 2009-09-18 | 2015-01-13 | Soraa, Inc. | LED lamps with improved quality of light |
| WO2011035265A1 (en) | 2009-09-18 | 2011-03-24 | Soraa, Inc. | Power light emitting diode and method with current density operation |
| US8648387B2 (en) * | 2009-12-30 | 2014-02-11 | Industrial Technology Research Institute | Nitride semiconductor template and method of manufacturing the same |
| US8740413B1 (en) | 2010-02-03 | 2014-06-03 | Soraa, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| US10147850B1 (en) | 2010-02-03 | 2018-12-04 | Soraa, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| US8905588B2 (en) | 2010-02-03 | 2014-12-09 | Sorra, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| US9450143B2 (en) | 2010-06-18 | 2016-09-20 | Soraa, Inc. | Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices |
| US8786053B2 (en) | 2011-01-24 | 2014-07-22 | Soraa, Inc. | Gallium-nitride-on-handle substrate materials and devices and method of manufacture |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| US8686431B2 (en) | 2011-08-22 | 2014-04-01 | Soraa, Inc. | Gallium and nitrogen containing trilateral configuration for optical devices |
| KR101254716B1 (ko) * | 2011-11-07 | 2013-04-15 | 삼성코닝정밀소재 주식회사 | 패턴을 갖는 전이기판 제조방법 |
| US8912025B2 (en) | 2011-11-23 | 2014-12-16 | Soraa, Inc. | Method for manufacture of bright GaN LEDs using a selective removal process |
| JP5879964B2 (ja) * | 2011-11-25 | 2016-03-08 | 住友電気工業株式会社 | 複合基板の製造方法および半導体デバイスの製造方法 |
| JP2015509669A (ja) | 2012-03-06 | 2015-03-30 | ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． | 導波光効果を低減させる低屈折率材料層を有する発光ダイオード |
| JP2013247362A (ja) * | 2012-05-29 | 2013-12-09 | Samsung Corning Precision Materials Co Ltd | 半導体素子用薄膜貼り合わせ基板の製造方法 |
| US8971368B1 (en) | 2012-08-16 | 2015-03-03 | Soraa Laser Diode, Inc. | Laser devices having a gallium and nitrogen containing semipolar surface orientation |
| US9978904B2 (en) | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
| US8802471B1 (en) | 2012-12-21 | 2014-08-12 | Soraa, Inc. | Contacts for an n-type gallium and nitrogen substrate for optical devices |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| US8994033B2 (en) | 2013-07-09 | 2015-03-31 | Soraa, Inc. | Contacts for an n-type gallium and nitrogen substrate for optical devices |
| US9548247B2 (en) | 2013-07-22 | 2017-01-17 | Infineon Technologies Austria Ag | Methods for producing semiconductor devices |
| US9419189B1 (en) | 2013-11-04 | 2016-08-16 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
| JP6803232B2 (ja) * | 2014-11-11 | 2020-12-23 | 出光興産株式会社 | 新規な積層体 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540791B2 (ja) * | 1991-11-08 | 1996-10-09 | 日亜化学工業株式会社 | ｐ型窒化ガリウム系化合物半導体の製造方法。 |
| JP3325713B2 (ja) * | 1994-08-22 | 2002-09-17 | ローム株式会社 | 半導体発光素子の製法 |
| US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| JP4024994B2 (ja) * | 2000-06-30 | 2007-12-19 | 株式会社東芝 | 半導体発光素子 |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP2002284600A (ja) | 2001-03-26 | 2002-10-03 | Hitachi Cable Ltd | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 |
| JP3886341B2 (ja) * | 2001-05-21 | 2007-02-28 | 日本電気株式会社 | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 |
| US6936357B2 (en) * | 2001-07-06 | 2005-08-30 | Technologies And Devices International, Inc. | Bulk GaN and ALGaN single crystals |
| JPWO2003049189A1 (ja) * | 2001-12-04 | 2005-04-21 | 信越半導体株式会社 | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| FR2835095B1 (fr) | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| TW577178B (en) | 2002-03-04 | 2004-02-21 | United Epitaxy Co Ltd | High efficient reflective metal layer of light emitting diode |
| US6791120B2 (en) | 2002-03-26 | 2004-09-14 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and method of fabricating the same |
| US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| KR20060059891A (ko) * | 2003-06-04 | 2006-06-02 | 유명철 | 수직 구조 화합물 반도체 디바이스의 제조 방법 |
| TWI240434B (en) | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| JP4232605B2 (ja) * | 2003-10-30 | 2009-03-04 | 住友電気工業株式会社 | 窒化物半導体基板の製造方法と窒化物半導体基板 |
| US7118813B2 (en) * | 2003-11-14 | 2006-10-10 | Cree, Inc. | Vicinal gallium nitride substrate for high quality homoepitaxy |
| US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
| US20060124956A1 (en) * | 2004-12-13 | 2006-06-15 | Hui Peng | Quasi group III-nitride substrates and methods of mass production of the same |
-
2005
- 2005-01-13 EP EP05290082A patent/EP1681712A1/en not_active Ceased
- 2005-03-21 US US11/084,747 patent/US7537949B2/en active Active
-
2006
- 2006-01-12 JP JP2007550755A patent/JP5312797B2/ja active Active
- 2006-01-12 KR KR1020077014329A patent/KR100905977B1/ko active IP Right Grant
- 2006-01-12 CN CN200680001546A patent/CN100580880C/zh active Active
- 2006-01-12 WO PCT/EP2006/000230 patent/WO2006074933A1/en not_active Application Discontinuation
-
2009
- 2009-04-16 US US12/424,868 patent/US20090200569A1/en not_active Abandoned
-
2011
- 2011-06-07 US US13/154,510 patent/US8541290B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1681712A1 (en) | 2006-07-19 |
| US20060166390A1 (en) | 2006-07-27 |
| US8541290B2 (en) | 2013-09-24 |
| KR20070089821A (ko) | 2007-09-03 |
| KR100905977B1 (ko) | 2009-07-06 |
| US20110237008A1 (en) | 2011-09-29 |
| US7537949B2 (en) | 2009-05-26 |
| US20090200569A1 (en) | 2009-08-13 |
| JP2008527731A (ja) | 2008-07-24 |
| WO2006074933A1 (en) | 2006-07-20 |
| CN101091234A (zh) | 2007-12-19 |
| CN100580880C (zh) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5312797B2 (ja) | オプトエレクトロニクス用基板の作製方法 | |
| EP1730790B1 (en) | Fabrication of semiconductor devices | |
| KR101674228B1 (ko) | 복합 기판 상에 성장되는 반도체 발광 장치 | |
| US6611004B2 (en) | Gallium nitride based light emitting element | |
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| KR20100008123A (ko) | 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 | |
| JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| EP1766676A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| JP2006521984A (ja) | Ｉｉｉ族の窒化物装置を製作する方法およびそのように製作された装置 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| US20090206348A1 (en) | Composite Substrate, and Method for the Production of a Composite Substrate | |
| KR100999548B1 (ko) | 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자 | |
| US20060124956A1 (en) | Quasi group III-nitride substrates and methods of mass production of the same | |
| KR20090018451A (ko) | 수직구조 갈륨계 ｌｅｄ 소자의 제조방법 | |
| KR101428066B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| KR101480551B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| JP4508021B2 (ja) | 半導体発光素子の製造方法 | |
| KR101231118B1 (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| US20040169179A1 (en) | Semiconductor substrate for optoelectronic components and method for fabricating it | |
| KR101154321B1 (ko) | 발광다이오드 및 그 제조방법 | |
| US20090068776A1 (en) | Method for fabricating semiconductor substrate for optoelectronic components | |
| KR20090079123A (ko) | 발광다이오드 및 그 제조방법 | |
| KR20090076064A (ko) | 발광다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20110510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110722 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111031 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20111121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110331 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20120412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5312797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |