TWI531014B

TWI531014B - An airtight wafer-level packaging method and an airtight wafer-level package structure made by the method thereof

Info

Publication number: TWI531014B
Application number: TW103104931A
Authority: TW
Inventors: Hung Lin Yin; Jer Wei Hsieh
Original assignee: Asia Pacific Microsystems Inc
Priority date: 2014-02-14
Filing date: 2014-02-14
Publication date: 2016-04-21
Also published as: TW201532153A

Description

氣密晶圓級封裝方法及由其方法所製成的氣密晶圓級封裝結構

本發明是有關於一種封裝方法，特別是指一種氣密晶圓級封裝方法及由其方法所製成的氣密晶圓級封裝結構(hermetic sealed wafer level package structure)。

參閱圖1，US 6,429,511B1公開一種現有的微封蓋(microcap)晶圓級封裝結構1及其封裝方法。該封裝方法包含一步驟(A)、一步驟(B)、一步驟(C)、一步驟(D)，及一步驟(E)。

該步驟(A)是自一矽封蓋晶圓(cap wafer)11的一第一表面111朝內形成多數個分別界定出一孔洞(via)110的內環面112。

該步驟(B)是於該矽封蓋晶圓11上形成一導性晶種層(conductive seed layer)12，以覆蓋該矽封蓋晶圓11之第一表面111與各內環面112。進一步地，於該導性晶種層12上形成一圖案化光阻層(photoresist layer)13；其中，該圖案化光阻層13具有多數分別對應裸露出各孔洞110的開口131，及一圍繞該等開口131的環形開口132。

該步驟(C)是透過該導性晶種層12作為電極以經由電鍍法(electroplating)形成一第一圖案化接合墊14；其中，該第一圖案化接合墊14具有多數個分別覆蓋各內環面112，並距離該矽封蓋晶圓11之第一表面111一預定高度的接合墊區141，及一填充於該圖案化光阻層13之環形開口132且高度等於各接合墊區141的環形接合墊(peripheral pad)區142。此外，在完成電鍍製程後，移除掉該圖案化光阻層13，並移除掉位於該圖案化光阻層13底下的導性晶種層12。

該步驟(D)是提供一元件晶圓(device wafer)15並翻轉該矽封蓋晶圓11，以使該矽封蓋晶圓11的第一表面111面向該元件晶圓15之一第一表面151；其中，該元件晶圓15的第一表面151上形成有複數個微元件(micro device)152，及一第二圖案化接合墊16，且該第二圖案化接合墊16具有與該第一圖案化接合墊14相對應的多數接合墊區161及一環形接合墊區162。進一步地，對準該第一圖案化接合墊14與該第二圖案化接合墊16，並加壓接合(bonding)該第一圖案化接合墊14與該第二圖案化接合墊16，並使該微元件152密封於該等圖案化接合墊14、16的環形接合墊區142、162內。後續，薄化該矽封蓋晶圓11以使各孔洞110分別對應成為一矽穿孔(through silicon via，TSV)113，並定義出該矽封蓋晶圓11的一外表面114。

該步驟(E)是在該矽封蓋晶圓11之外表面114上形成多數個分別覆蓋各矽穿孔113的外部接合墊(outside bonding pad)17，且各外部接合墊17連接覆蓋於各內環面 112處的第一圖案化接合墊14的接合墊區141，從而製得如圖1的步驟(E)所示的微封蓋晶圓級封裝結構1。

為提供良好的密封效果與附著特性，該第一圖案化接合墊14與第二圖案化接合墊16可以是由金(Au)、矽(Si)、銦(In)、鋁(Al)、銅(Cu)、銀(Ag)，或其合金等金屬材料所構成。在現有的封裝方法中，則多半是採用Au-Au熱壓鍵合(thermocompressive bonding)，類似的專利亦可見有US 6,953,990B2、US 7,772,206B2、US 8,232,845B2與US 2007/0004079等專利案；其中，US 6,953,990B2專利案更在元件晶圓與元件晶圓表面上的Au接合墊間形成了TiW/TiWNO/TiW、SiO₂/Ti或SiO₂/Cr等多層膜的擴散阻障層(diffusion barrier layer)，以提高Au接合墊與元件晶圓間的附著性。然而，此等採用Au-Au熱壓鍵合的專利技術所存在的缺點在於，其必須雙面鍍金，因而增加了製程用料的成本。

為了降低封裝成本，此技術領域的相關技術人員也試圖採用高阻值的矽晶圓來作為封蓋晶圓，直接以形成在元件晶圓上的Au接合墊與高阻值的矽封蓋晶圓進行金矽共晶結合(Au/Si eutectic bonding)，以省下原本矽封蓋晶圓上所需使用到的Au接合墊與Au環形墊。此種金矽共晶結合的封裝方法雖然可以節省製作成本；然而，其在共晶結合的過程中，Au原子極為容易擴散進入高阻值之矽封蓋晶圓中，以致於降低了矽封蓋晶圓的阻值，並從而破壞絕緣特性且導致漏電等問題產生。

經上述說明可知，在解決氣密晶圓級封裝方法之封蓋晶圓的接合墊與元件晶圓的接合墊間之密封與附著問題，同時亦解決成本過高的問題，是所屬技術領域的相關技術人員所待突破的課題。

因此，本發明之目的，即在提供一種氣密晶圓級封裝方法。

於是，本發明氣密晶圓級封裝方法，包含以下步驟：(a)一封蓋晶圓具有相反設置的一第一表面及一第二表面，於該封蓋晶圓的第一表面形成多數個環形墊及多數個由各環形墊所圍繞的接合墊，其中，各接合墊內形成有一凹槽，且各凹槽是分別由一內環面所定義而成；(b)於該步驟(a)後，於該封蓋晶圓的第一表面側形成一阻障層以覆蓋各內環面、各接合墊與各環形墊；(c)於該步驟(b)後，在該阻障層上形成一第一接合層以覆蓋各內環面、各接合墊與各環形墊，該第一接合層是由非晶矽(amorphous Si；a-Si)或非晶鍺(amorphous Ge)所構成；(d)於該步驟(c)後，藉由該第一接合層與一元件晶圓之一第一表面上的圖案化第二接合層形成共晶接合，該元件晶圓之第一表面具至少一個電子元件並與部分該圖案化第二接合層電連接； (e)自該封蓋晶圓的第二表面局部地移除該封蓋晶圓以使各凹槽分別對應形成一穿孔並定義出一外表面；(f)於步驟(e)後，於該封蓋晶圓的外表面之各穿孔處對應覆蓋一金屬導電層，以使各金屬導電層分別電連接於該元件晶圓的圖案化第二接合層。

較佳地，該步驟(b)之阻障層是由氧化物或氮化物所構成；該步驟(d)之圖案化第二接合層是由一選自下列所構成之群組的金屬材料所製成：金、鋁、錫(Sn)及銅。

較佳地，該步驟(e)於該步驟(d)之後，該步驟(a)之封蓋晶圓是一電阻率大於等於1000Ω-cm的單晶矽晶圓。

更佳地，在本發明一第一較佳實施例中，於該步驟(e)與該步驟(f)間，還依序包含一步驟(e’)與一步驟(e”)，該步驟(e’)是對該阻障層施予一第一選擇性蝕刻(selectivity etching)，以局部移除覆蓋於各內環面且鄰近該外表面處的阻障層；該步驟(e”)是對該封蓋晶圓施予一第二選擇性蝕刻，以蝕刻裸露於外之封蓋晶圓的外表面而形成數個導角(chamfer)；該步驟(f)之各金屬導電層是分別對應覆蓋各穿孔更分別對應覆蓋各導角，以連接裸露於各穿孔外的圖案化第二接合層。

更佳地，在本發明一第二較佳實施例中，於該步驟(c)與該步驟(d)之間還依序包含一步驟(c’)及一步驟(c”)，該步驟(c’)是對該第一接合層施予熱擴散(thermal diffusion)摻雜，以形成一導電性第一接合層；該步驟(c”)是圖案化(patterning)該導電性第一接合層；該步驟(f)之各金屬導電層是分別連接覆蓋於各內環面處之導電性第一接合層或圖案化第二接合層，以電連接裸露於各穿孔外的圖案化第二接合層。

較佳地，該步驟(e)於該步驟(d)之後，該步驟(a)之封蓋晶圓是一絕緣層上覆矽晶圓(silicon on insulator wafer，SOI wafer)，且定義出一具有該封蓋晶圓之第一表面的第一矽層、一具有該封蓋晶圓之第二表面的第二矽層，及一夾置於該第一矽層與該第二矽層間的潛埋氧化層(buried oxide layer)；該步驟(e)具有以下步驟：步驟(e1)：移除該第二矽層以裸露出該潛埋氧化層，並定義出該封蓋晶圓的外表面；及步驟(e2)：圖案化該潛埋氧化層並移除與該潛埋氧化層相接之阻障層及第一接合層，以使各凹槽對應成為各穿孔，且裸露出覆蓋於各內環面的阻障層與第一接合層。

更佳地，在本發明一第三較佳實施例中，於該步驟(e)與該步驟(f)間，還依序包含一步驟(e’)與一步驟(e”)，該步驟(e’)是對該阻障層施予一第一選擇性蝕刻，以局部地移除覆蓋於各內環面且鄰近該外表面處的阻障層；該步驟(e”)是對該封蓋晶圓之第一矽層施予一第二選擇性蝕刻，以蝕刻裸露於該潛埋氧化層外之第一矽層而形成數個導角；該步驟(f)之各金屬導電層是分別對應覆蓋各穿孔更分別對應覆蓋各導角，以連接裸露於各穿孔外的圖案化第二接合層。

更佳地，在本發明一第四較佳實施例中，於該步驟(c)與該步驟(d)之間還依序包含一步驟(c’)及一步驟(c”)，該步驟(c’)是對該第一接合層施予熱擴散摻雜，以形成一導電性第一接合層；該步驟(c”)是圖案化該導電性第一接合層；該步驟(f)之各金屬導電層是分別連接覆蓋於各內環面處之導電性第一接合層或圖案化第二接合層，以電連接裸露於各穿孔外的圖案化第二接合層。

較佳地，該步驟(e)於該步驟(d)之後，於該步驟(a)之後還包含一步驟(a’)，該步驟(a’)是在各內環面的底部分別對應形成一導角，該步驟(a)之封蓋晶圓是一絕緣層上覆矽晶圓，且定義出一具有該封蓋晶圓之第一表面的第一矽層、一具有該封蓋晶圓之第二表面的第二矽層，及一夾置於該第一矽層與該第二矽層間的潛埋氧化層；該步驟(e)具有以下步驟：步驟(e1)：移除該第二矽層以裸露出該潛埋氧化層，並定義出該封蓋晶圓的外表面；及步驟(e3)：圖案化該潛埋氧化層並移除與該潛埋氧化層相接之阻障層及第一接合層，以使各凹槽對應成為各穿孔，且裸露出覆蓋於各內環面及各導角的阻障層與第一接合層。

較佳地，於該步驟(a)之後還包含一步驟(a’)，且該步驟(e)於該步驟(a’)與該步驟(b)之間，該步驟(a’)是在各內環面的底部分別對應形成一導角，以致於各金屬導電層更分別對應覆蓋各導角。

更佳地，在本發明一第七較佳實施例中，該步驟(f)之各金屬導電層是分別對應覆蓋各穿孔以連接裸露於各穿孔外的圖案化第二接合層。

更佳地，在本發明一第八較佳實施例中，於該步驟(c)與該步驟(d)之間還依序包含一步驟(c’)及一步驟(c”)；該步驟(c’)是對該第一接合層施予熱擴散摻雜，以形成一導電性第一接合層；該步驟(c”)是圖案化該導電性第一接合層；該步驟(f)之各金屬導電層是分別連接覆蓋於各內環面處之導電性第一接合層或圖案化第二接合層，以電連接裸露於各穿孔外的圖案化第二接合層。

上述步驟中，阻障層於凹槽對應形成穿孔前即覆蓋於內環面上，由於阻障層為絕緣材料因此可進一步改善封蓋晶圓於穿孔側壁上之電子絕緣特性。若於各穿孔形成後再於外表面側沉積一阻障層或絕緣層覆蓋該內環面，則該阻障層或絕緣層亦會覆蓋於裸露於各穿孔外的圖案化第二接合層，因此於後續形成金屬導電層進行電性連接前，需使用如活性離子(RIE)等非等向性蝕刻移除覆蓋於該圖案化第二接合層上之阻障層或絕緣層，當各穿孔的深寬比(aspect ratio)是大於5以上時，則容易產生蝕刻不完全之現象，造成該穿孔處接觸電阻過大之缺陷。因此本發明所提供之製造流程亦較佳地適用於各穿孔的深寬比大於等於5的封裝結構製作上。

此外，本發明之另一目的，即在提供一種由上述氣密晶圓級封裝方法所製成之氣密晶圓級封裝結構。

本發明之功效在於，利用製程成本低且由非晶矽或非晶鍺所構成的第一接合層來取代現有的Au接合墊，以使該元件晶圓上的圖案化第二接合層與該第一接合層達共晶結合，並同時達到密封/附著及降低製程成本的目的。

2‧‧‧封蓋晶圓

200‧‧‧穿孔

21‧‧‧第一表面

210‧‧‧凹槽

211‧‧‧環形墊

212‧‧‧接合墊

213‧‧‧內環面

22‧‧‧第二表面

23‧‧‧外表面

231‧‧‧導角

24‧‧‧第一矽層

25‧‧‧第二矽層

26‧‧‧潛埋氧化層

3‧‧‧阻障層

4‧‧‧第一接合層

40‧‧‧導電性第一接合層

5‧‧‧元件晶圓

51‧‧‧第一表面

52‧‧‧圖案化第二接合層

53‧‧‧電子元件

6‧‧‧金屬導電層

Y‧‧‧第一方向

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一正視流程示意圖，說明US 6,429,511B1所公開的一種現有的微封蓋晶圓級封裝結構及其封裝方法；圖2是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第一較佳實施例的一步驟(a)、一步驟(b)、一步驟(c)，及一步驟(d)；圖3是一正視流程示意圖，說明本發明該第一較佳實施例的一步驟(e)、一步驟(e’)、一步驟(e”)，及一步驟(f)；圖4是一俯視示意圖，說明由本發明該第一較佳實施例之封裝方法所完成的氣密晶圓級封裝結構；圖5是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第二較佳實施例的一步驟(a)、一步驟(b)、一步驟(c)、一步驟(c’)，及一步驟(c”)；圖6是一正視流程示意圖，說明本發明該第二較佳實施例的一步驟(d)、一步驟(e)，及一步驟(f)；圖7是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第三較佳實施例的一步驟(a)、一步驟(b)、一步驟(c)，及一步驟(d)；圖8是一正視流程示意圖，說明本發明該第三較佳實施例的一步驟(e1)、一步驟(e2)、一步驟(e’)、一步驟(e”)，及一步驟(f)；圖9是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第四較佳實施例的一步驟(a)、一步驟(b)、一步驟(c)、一步驟(c’)，及一步驟(c”)；圖10是一正視流程示意圖，說明本發明該第四較佳實施例的一步驟(d)、一步驟(e1)、一步驟(e2)，及一步驟(f)；圖11是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第五較佳實施例的一步驟(a)、一步驟(a’)、一步驟(b)、一步驟(c)，及一步驟(d)；圖12是一正視流程示意圖，說明本發明該第五較佳實施例的一步驟(e1)、一步驟(e3)，及一步驟(f)；圖13是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第六較佳實施例的一步驟(c’)、一步驟(c”)、一步驟(d)、一步驟(e1)、一步驟(e3)，及一步驟(f)；圖14是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第七較佳實施例的一步驟(a)、一步驟(a’)、一步驟(e)，及一步驟(b)；圖15是一正視流程示意圖，說明本發明該第七較佳實施例的一步驟(c)、一步驟(d)，及一步驟(f)；圖16是一正視流程示意圖，說明本發明氣密晶圓級封裝方法的一第八較佳實施例的一步驟(c’)、一步驟(c”)、一步驟(d)，及一步驟(f)；及圖17是一掃描式電子顯微鏡(scanning electron microscope，SEM)之傾角影像、截面影像與截面之高倍率影像，說明利用本發明之封裝方法實際製作出之未含金屬導電層的氣密晶圓級封裝結構。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖2、圖3與圖4，本發明氣密晶圓級封裝方法之第一較佳實施例，依序包含一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(e’)、一步驟(e”)，及一步驟(f)。

該步驟(a)：一封蓋晶圓2具有相反設置的一第一表面21及一第二表面22，於該封蓋晶圓2的第一表面21形成多數個環形墊211，及多數個由各環形墊211所圍繞的接合墊212；其中，各接合墊212內形成有一凹槽210，且各凹槽210是分別由一內環面213所定義而成。此處需特別說明的是，本發明該第一較佳實施例僅在圖式中顯示出一個環形墊211來輔助說明，而環形墊211的數量並非本發明之技術重點，於此不再多加贅述。在本發明該第一較佳實施例中，該步驟(a)之封蓋晶圓2是一電阻率大於等於1000Ω-cm的單晶矽晶圓；該步驟(a)是以非等向性蝕刻法(anisotropic etching)自該封蓋晶圓2的第一表面21朝內形成各內環面213。

該步驟(b)是於該封蓋晶圓2的第一表面21側形成一阻障層3，以覆蓋各內環面213、各接合墊212與各環形墊211。較佳地，本發明該第一較佳實施例之阻障層3是由氧化物或氮化物所構成。適用於本發明該第一較佳實施例之氧化物可選自熱氧化層(thermal oxide，簡稱THOX)或聚乙烯氧化物(polyethylene oxide，簡稱PEOX)；氮化物可使用氮化矽(SiNx)。

該步驟(c)是在該阻障層3上形成一第一接合層4以覆蓋各內環面213、各接合墊212與各環形墊211，該第一接合層4是由非晶矽或非晶鍺所構成；較佳地，該步驟(c)之第一接合層4的厚度是介於0.5μm至2.0μm間。

該步驟(d)是藉由該第一接合層4與一元件晶圓5之一第一表面51上的圖案化第二接合層52形成共晶接合，該元件晶圓5之第一表面51具至少一個電子元件53，該電子元件53與部分該圖案化第二接合層52電連接。較佳地，本發明該第一較佳實施例之步驟(d)的圖案化第二接合層52是由一選自下列所構成之群組的金屬材料所製成：金、鋁、錫及銅。

該步驟(e)是自該封蓋晶圓2的第二表面22局部地移除該封蓋晶圓2以定義出一外表面23，並使各凹槽210分別對應形成一穿孔200。較佳地，各穿孔200的深寬比是大於等於5。

該步驟(e’)是對該阻障層3施予一第一選擇性蝕刻，以局部移除覆蓋於各內環面213且鄰近該外表面23處的阻障層3；該步驟(e”)是對該封蓋晶圓2施予一第二選擇性蝕刻，以蝕刻裸露於外之封蓋晶圓2的外表面23而形成數個導角231。

適用於本發明該第一較佳實施例之第一選擇性蝕刻與第二選擇性蝕刻，可以是採用濕式蝕刻，也可以是採用乾式蝕刻。更詳細地說，在本發明該第一較佳實施例中，該步驟(e’)是以一第一蝕刻劑對該阻障層3施予該第一選擇性蝕刻，以自該封蓋晶圓2之外表面23朝其第一表面21的一第一方向Y局部移除覆蓋於各內環面213且鄰近該外表面23處的阻障層3；該步驟(e”)是以一第二蝕刻劑對該封蓋晶圓2與該第一接合層4施予該第二選擇性蝕刻，以局部移除覆蓋於各內環面213且鄰近該外表面23處的第一接合層4，並沿該第一方向Y蝕刻該封蓋晶圓2之外表面23，且於鄰近各內環面213處分別對應形成各導角231。在本發明該第一較佳實施例中，該步驟(e’)所使用的第一蝕刻劑是氫氟酸(HF)；該步驟(e”)所使用的第二蝕刻劑是氫氧化鉀(KOH)。

該步驟(f)：於該封蓋晶圓2的外表面23之各穿孔200處對應覆蓋一金屬導電層6，以使各金屬導電層6是分別對應覆蓋各穿孔200更分別對應覆蓋各導角231，並連接裸露於各穿孔200外的圖案化第二接合層52，從而製得如圖3之步驟(f)與圖4所示之氣密晶圓級封裝結構。此處需補充說明的是，顯示於圖3之步驟(f)中的各金屬導電層6雖然僅分別呈現出薄膜的態樣。然而，熟悉此技術領域的相關技術人員應當知道，各金屬導電層6也可以透過電鍍法來完成，進而使金屬導電層6得以填滿各穿孔200。各金屬導電層6的實施手段並非本發明的技術重點，於此不再多加贅述。

此處值得一提的是，本發明該第一較佳實施例一方面基於該第一接合層4的材質是由製程普及且成本低於金接合墊的非晶矽或非晶鍺所構成，因而得以在低成本的製作條件下使該第一接合層4共晶結合於由金、鋁、錫或銅等金屬材質所構成的圖案化第二接合層52，並使該電子元件53被密封於經共晶接合後的該第一接合層4與該圖案化第二接合層52內。另一方面，本發明該第一較佳實施例也基於該第一接合層4與該封蓋晶圓2的選擇蝕刻速率有別於該阻障層3，因而使得各導角231的形成方式可透過選擇性蝕刻的手段來達成。此外，基於本發明該第一較佳實施例之封蓋晶圓2形成了有利於被各金屬導電層6所覆蓋的該等導角231，以致於各穿孔200的深寬比在大於等於5的條件下，各金屬導電層6也可連接到裸露於各穿孔200外的圖案化第二接合層52。

參圖5與圖6，本發明氣密晶圓級封裝方法的第二較佳實施例大致上是相同於該第一較佳實施例，其不同處是在於，本發明該第二較佳實施例於該步驟(c)與該步驟(d)之間還依序包含一步驟(c’)及一步驟(c”)，且該步驟(f)之各金屬導電層6的連接關係也不同於該第一較佳實施例。在本發明該第二較佳實施例中，該步驟(c’)是對該第一接合層4施予熱擴散摻雜，以形成一導電性第一接合層 40；該步驟(c”)是圖案化該導電性第一接合層40；該步驟(f)之各金屬導電層6是分別連接覆蓋於各內環面213處之導電性第一接合層40，以電連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖6之步驟(f)所顯示的氣密晶圓級封裝結構。在此僅顯示該金屬導電層6連接於該導電性第一接合層40之狀況，當然亦可使該金屬導電層6直接覆蓋於該圖案化第二接合層52以形成電連接。

此處需補充說明的是，為簡化本發明該第二較佳實施例之實施步驟的相關說明，本發明該第二較佳實施例於圖5與圖6中並未顯示出該步驟(e’)與該步驟(e”)。然而，可以了解的是，本發明該第二較佳實施例也是可以採用相同於該第一較佳實施例的手段來形成導角。

此外，值得一提的是，本發明該第二較佳實施例更基於該步驟(c’)所實施的熱擴散摻雜，因而使得各金屬導電層6只需與覆蓋於各穿孔200且鄰近於該外表面23處的導電性第一接合層40連接，即可使各金屬導電層6電連接至裸露於各穿孔200外的圖案化第二接合層52，從而達成傳輸該電子元件53運作的電子訊號之目的。

參圖7與圖8，本發明氣密晶圓級封裝方法的第三較佳實施例大致上是相同於該第一較佳實施例，其不同處是在於，本發明該第三較佳實施例之步驟(a)之封蓋晶圓2是一絕緣層上覆矽(SOI)晶圓。基於本發明該第三較佳實施例於步驟(a)所使用的封蓋晶圓2有別於該第一較佳實施例；因此，該步驟(e)具有一步驟(e1)與一步驟(e2)，且該步驟(e’)與該步驟(e”)於細部的實施方式也有別於該第一較佳實施例。

此處需補充說明的是，所謂的SOI晶圓是指半導體相關業界在製作微機電製程時所常用的晶圓，其主要是對一單晶矽晶圓施予氧離子植入(O ion implantation)，以使該單晶矽晶圓內形成有一實質平行於該單晶矽晶圓之上下表面的富含氧層(oxygen rich layer)，並於氧離子植入後退火該單晶矽晶圓從而使該富含氧層轉變成一潛埋氧化層。因此，此技術領域的相關技術人員通常是將SOI晶圓定義出一第一矽層、一第二矽層與夾置於該第一矽層與第二矽層間的潛埋氧化層。有關於SOI晶圓的製作方法實非本發明之技術重點，僅簡單介紹於上，於此不再多加贅述。

如圖7所示，該絕緣層覆矽(SOI)晶圓對該封蓋晶圓2定義出一具有該封蓋晶圓2之第一表面21的第一矽層24、一具有該封蓋晶圓2之第二表面22的第二矽層25，及一夾置於該第一矽層24與該第二矽層25間的潛埋氧化層26。在本發明該第三較佳實施例中，該步驟(a)是以非等向性蝕刻法自該第一矽層24的第一表面21朝內形成各內環面213，並使各內環面213與該潛埋氧化層26對應定義出各凹槽210。

如圖7與圖8所示，該步驟(e1)是移除該第二矽層25以裸露出該潛埋氧化層26，並定義出該封蓋晶圓2的外表面23。該步驟(e2)是圖案化該潛埋氧化層26以使各凹槽210對應成為各穿孔200，且裸露出覆蓋於各內環面 213的阻障層3與第一接合層4，並局部裸露出該第一矽層24。

該步驟(e’)是對該阻障層3施予該第一選擇性蝕刻，以局部地移除覆蓋於各內環面213且鄰近該外表面23處的阻障層3。該步驟(e”)是對該封蓋晶圓2之第一矽層24施予該第二選擇性蝕刻，以蝕刻裸露於該潛埋氧化層26外之第一矽層24而形成該等導角231。

更詳細地說，在本發明該第三較佳實施例中，該步驟(e’)是以該第一蝕刻劑(HF)對該阻障層3施予該第一選擇性蝕刻，以朝該第一方向Y局部地移除掉覆蓋於各內環面213且鄰近於該外表面23處的阻障層3。該步驟(e”)是以該第二蝕刻劑(KOH)對該封蓋晶圓2之第一矽層24與該第一接合層4施予該第二選擇性蝕刻，以局部地移除覆蓋於各內環面213且鄰近於該外表面23處的第一接合層4，並沿該第一方向Y蝕刻裸露於該潛埋氧化層26外之第一矽層24，且於鄰近各內環面213處分別對應形成各導角231。該步驟(f)之各金屬導電層6則分別對應覆蓋各穿孔200及各導角231，以連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖8之步驟(f)所示的氣密晶圓級封裝結構。

參圖9與圖10，本發明氣密晶圓級封裝方法的第四較佳實施例大致上是相同於該第三較佳實施例，其不同處是在於，本發明該第四較佳實施例於該步驟(c)與該步驟(d)之間還依序包含該步驟(c’)及該步驟(c”)，且該步驟(f) 之各金屬導電層6的連接關係也不同於該第三較佳實施例。如圖9所示，在本發明該第四較佳實施例中，該步驟(c’)是對該第一接合層4施予熱擴散摻雜，以形成該導電性第一接合層40；該步驟(c”)是圖案化該導電性第一接合層40；如圖10所示，該步驟(f)之各金屬導電層6是分別連接覆蓋於各內環面213處之導電性第一接合層40，以電連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖10之步驟(f)所顯示之氣密晶圓級封裝結構。同樣地，為簡化本發明該第四較佳實施例之實施步驟的相關說明，本發明該第四較佳實施例於圖9與圖10中並未顯示出該步驟(e’)與該步驟(e”)。然而，可以了解的是，本發明該第四較佳實施例也是可以採用相同於該第三較佳實施例的手段來形成導角。

參圖11與圖12，本發明氣密晶圓級封裝方法的第五較佳實施例大致上是相同於該第三較佳實施例，其不同處是在於，本發明該第五較佳實施例於步驟(a)之後還包含一步驟(a’)，該步驟(a’)在該步驟(b)之前是在各內環面213的底部分別對應形成各導角231，因此於步驟(b)中阻障層3亦能覆蓋該導角213(例如採用半導體製程中常見的熱氧化製程)。後續步驟(e)亦包含一步驟(e1)及一步驟(e3)；該步驟(e1)是移除該第二矽層25以裸露出該潛埋氧化層26，並定義出該封蓋晶圓2的外表面23。該步驟(e3)是圖案化該潛埋氧化層26以使各凹槽210對應成為各穿孔200，且裸露出覆蓋於各內環面213及各導角231的阻障層 3與第一接合層4。由於各該內環面213及各該導角231皆有絕緣性的阻障層3覆蓋，因此能大幅提升該氣密晶圓級封裝結構的電子絕緣特性。

參圖13，本發明氣密晶圓級封裝方法的第六較佳實施例大致上是相同於該第五較佳實施例，其不同處是在於，本發明該第六較佳實施例於該步驟(c)與該步驟(d)之間還依序包含該步驟(c’)及該步驟(c”)，且該步驟(f)之各金屬導電層6的連接關係也不同於該第五較佳實施例。如圖13所示，在本發明該第六較佳實施例中，該步驟(c’)是對該第一接合層4施予熱擴散摻雜，以形成該導電性第一接合層40；該步驟(c”)是圖案化該導電性第一接合層40；該步驟(f)之各金屬導電層6是分別連接覆蓋於各內環面213處之導電性第一接合層40，以電連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖13之步驟(f)所顯示之氣密晶圓級封裝結構。

參圖14與圖15，本發明氣密晶圓級封裝方法的第七較佳實施例大致上是相同於該第一較佳實施例，其不同處是在於，本發明該第七較佳實施例於該步驟(a)之後還包含一步驟(a’)，且該步驟(e)於該步驟(a’)與該步驟(b)之間。如圖14所示，該步驟(a’)是在各內環面213的底部分別對應形成各導角231。更詳細地說，在本發明該第七較佳實施例中，該步驟(a’)是以乾式電漿等向性蝕刻該封蓋晶圓2的各內環面213，以於各內環面213的底部分別對應形成各導角231，以致於該步驟(f)之各金屬導電層6是分別對應覆蓋各導角231，且分別連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖15之步驟(f)所示之氣密晶圓級封裝結構。

參圖16，本發明氣密晶圓級封裝方法的第八較佳實施例大致上是相同於該第七較佳實施例，其不同處是在於，本發明該第八較佳實施例於該步驟(c)與該步驟(d)之間還依序包含該步驟(c’)及該步驟(c”)，且該步驟(f)之各金屬導電層6的連接關係也不同於該第七較佳實施例。如圖16所示，在本發明該第八較佳實施例中，該步驟(c’)是對該第一接合層4施予熱擴散摻雜，以形成該導電性第一接合層40；該步驟(c”)是圖案化該導電性第一接合層40；該步驟(f)之各金屬導電層6是分別連接覆蓋於各內環面213處之導電性第一接合層40，以電連接裸露於各穿孔200外的圖案化第二接合層52，並從而製得如圖16之步驟(f)所示之氣密晶圓級封裝結構。

參照圖17為利用本發明所提出的導角製作方法[即，該第一、三較佳實施例的步驟(e’)與步驟(e”)]實際製作出該氣密晶圓級封裝結構(未含金屬導電層)之SEM影像。由圖17顯示可知，該穿孔的深寬比為10，經由選擇性蝕刻方式可於該封蓋晶圓之外表面製作出導角，且由於第一及第二蝕刻劑不易進入深孔中進行蝕刻，因此該穿孔的內環面上仍局部覆蓋有該阻障層(Barrier layer)及該第一接合層(a-Si)。

整合本發明該等較佳實施例來說，本發明該第一、三、五較佳實施例一方面基於各第一接合層4的材質是由製程普及且成本低於Au接合墊的非晶矽或非晶鍺所構成，因而得以在低成本的製作條件下使各第一接合層4分別共晶結合於由金、鋁、錫或銅等金屬材質所構成的各圖案化第二接合層52，並使各電子元件53被密封於經晶共結合後的各第一接合層4與圖案化第二接合層52內。另一方面，本發明該第一、三、七較佳實施例也基於各第一接合層4與該封蓋晶圓2的選擇蝕刻速率有別於其阻障層3，因而使得各較佳實施例的導角231可透過選擇性蝕刻的手段來達成。此外，基於本發明該第一、三、七較佳實施例之封蓋晶圓2分別形成了有利於被各金屬導電層6所覆蓋的導角231，以致於各較佳實施例之穿孔200的深寬比在大於等於5的條件下，各金屬導電層6也可連接到裸露於各穿孔200外的圖案化第二接合層52。

再者，本發明該第二、四、八較佳實施例更基於該步驟(c’)所實施的熱擴散摻雜，因而使得其各較佳實施例之金屬導電層6只需與覆蓋於各穿孔200且鄰近於該外表面23處的導電性第一接合層40連接，即可使各金屬導電層6電連接至裸露於各穿孔200外的圖案化第二接合層52。搭配預先於凹槽210對應形成穿孔200前即覆蓋阻障層3於內環面213上，進一步改善封蓋晶圓2於穿孔200側壁上之電子絕緣特性，因此可提供一具穩定電子訊號連線及低接觸電阻的矽穿孔導電結構，且該矽穿孔之深寬比可大於等於5。

綜上所述，本發明氣密晶圓級封裝方法及由其方法所製得的氣密晶圓級封裝結構，其利用製程成本低且由非晶矽或非晶鍺所構成的第一接合層4來取代現有的Au接合墊，在達成密封/附著之功效的前提下也同時降低了製程成本；此外，該第一接合層4與封蓋晶圓2之選擇蝕刻速率有別於阻障層3，不僅使得各導角231可藉由選擇蝕刻的手段來達成，而各穿孔200的深寬比在大於等於5的條件下，也能使各金屬導電層6分別對應連接至各穿孔200外的圖案化第二接合層52；再者，透過對各第一接合層4施予熱擴散摻雜，各金屬導電層6也只需要與覆蓋於各穿孔200且鄰近於該外表面23處的導電性第一接合層40連接，即可使各金屬導電層6電連接至裸露於各穿孔200外的圖案化第二接合層52，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。