CN103531487B - 半导体封装结构的形成方法 - Google Patents

半导体封装结构的形成方法 Download PDF

Info

Publication number
CN103531487B
CN103531487B CN201310456566.0A CN201310456566A CN103531487B CN 103531487 B CN103531487 B CN 103531487B CN 201310456566 A CN201310456566 A CN 201310456566A CN 103531487 B CN103531487 B CN 103531487B
Authority
CN
China
Prior art keywords
layer
metal
convex lower
metal column
lower metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310456566.0A
Other languages
English (en)
Other versions
CN103531487A (zh
Inventor
石磊
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201310456566.0A priority Critical patent/CN103531487B/zh
Publication of CN103531487A publication Critical patent/CN103531487A/zh
Application granted granted Critical
Publication of CN103531487B publication Critical patent/CN103531487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种半导体封装结构的形成方法，包括：提供半导体基底，半导体基底上形成有焊垫层；形成覆盖所述半导体基底和焊垫层表面的钝化层，钝化层中具有暴露焊垫层表面的第一开口；在第一开口上形成凸下金属层；在凸下金属层上形成金属柱；刻蚀去除金属柱两侧的凸下金属层，金属柱底部剩余的凸下金属层的边缘具有向金属柱底部凹陷的底切缺陷；形成牺牲层，牺牲层填充所述底切缺陷；形成覆盖牺牲层、钝化层和金属柱的第二掩膜层，所述第二掩膜层中具有暴露牺牲层一端表面的第三开口；沿第三开口去除所述牺牲层，形成空腔，所述空腔与第三开口连通；形成填补所述底切缺陷的补偿层，所述补偿层的材料为金属。本发明的方法提高了封装结构的可靠性和稳定性。

Description

半导体封装结构的形成方法
技术领域
本发明涉及半导体封装领域，特别涉及一种半导体封装结构的形成方法。
背景技术
半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。现有半导体封装包括引线键合封装和倒装芯片封装等方式。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，输入/输出(I/O)端口密度高和可靠性高等优点。
较早的倒装芯片封装方式在芯片上设置焊垫，并利用设置在焊垫（包括输入/输出焊垫）上的凸点与封装基板进行焊接，实现芯片封装。随着半导体行业向微型化方向发展，形成于晶圆上芯片的密度越来越大，相应的，晶圆上焊垫和凸点的密度越来越大，凸点之间的距离越来越小，仅利用较大体积的凸点直接与封装基板进行焊接易出现凸点桥接的问题，即相邻的凸点发生短路连接。
为解决凸点桥接问题，业界提出内连线铜柱技术(copperinterconnectposttechnology)。内连线铜柱技术中，芯片通过铜柱和位于铜柱上的凸点连接到封装基板上。由于铜柱的引入，凸点的厚度可以大幅减小，凸点之间可具有较小的间距，因此凸点桥接问题被减弱，同时铜柱的引入还降低了封装电路的电容承载(capacitanceload)。
现有技术公开了一种采用倒装芯片封装方式的芯片封装方法，包括：
参考图1，提供半导体基底100，所述半导体基底100上形成有焊垫层101；形成覆盖所述半导体基底100和部分焊垫层101表面的钝化层102，所述钝化层102具有暴露焊垫层101部分表面的开口104；在钝化层102上形成聚合物层103。
参考图2，形成覆盖所述聚合物层103和部分焊垫层101表面的凸下金属层（UnderBumpMetal，简称为UBM）105，所述凸下金属层105作为后续电镀形成金属柱时的导电层和种子层；在所述凸下金属层105上形成掩膜层106，所述掩膜层106中具有暴露焊垫层101上部分凸下金属层105的开口107。
参考图3，采用电镀工艺在开口107（参考图2）中填充满金属，形成金属柱108；在金属柱108表面形成焊料层109。
参考图4，去除所述掩膜层106（参考图3）；去除金属柱108两侧的聚合物层103表面的凸下金属层105，无掩膜湿法刻蚀去除凸下金属层105可以减小等离子刻蚀对金属柱108的损伤，并且能减少凸下金属层材料在聚合物层103表面的残留；对焊料层进行回流工艺，形成凸点110。
但是，现有形成的封装结构的可靠性较差，容易发生失效。
发明内容
本发明解决的问题是怎样提高封装工艺中器件的可靠性和稳定性。
为解决上述问题，本发明还提供了一种半导体封装结构的形成方法，包括：提供半导体基底，所述半导体基底上形成有焊垫层；形成覆盖所述半导体基底和部分焊垫层表面的钝化层，所述钝化层中具有暴露部分焊垫层表面的第一开口；在第一开口的侧壁和底部以及钝化层上形成凸下金属层；形成覆盖所述凸下金属层的第一掩膜层，所述第一掩膜层具有暴露第一开口上的部分凸下金属层的第二开口；在第二开口中形成金属柱；去除所述第一掩膜层；刻蚀去除金属柱两侧的凸下金属层，金属柱底部剩余的凸下金属层的边缘具有向金属柱底部凹陷的底切缺陷；在金属柱两侧的部分钝化层上形成牺牲层，所述牺牲层填充所述底切缺陷；形成覆盖所述牺牲层、钝化层和金属柱的第二掩膜层，所述第二掩膜层中具有暴露牺牲层远离金属柱一端表面的第三开口；沿第三开口去除所述牺牲层，形成空腔，所述空腔与第三开口连通，并暴露出底切缺陷；形成填补所述底切缺陷的补偿层，所述补偿层的材料为金属；去除所述第二掩膜层。
可选的，所述牺牲层的材料与凸下金属层材料、金属柱材料、第二掩膜层材料均不相同。
可选的，所述牺牲层的材料为SiO2、SiN、SiON、多晶硅或无定形碳。
可选的，所述牺牲层的厚度大于或等于凸下金属层的厚度，牺牲层的宽度大于底切缺陷的宽度。
可选的，所述补偿层为单层或多层堆叠结构。
可选的，所述补偿层为双层堆叠结构，所述双层堆叠结构包括浸润金属层、位于浸润金属层上且填充底切缺陷的填充金属层。
可选的，所述浸润金属层为镍、钛、钽中的一种或几种，所述填充金属层为铝、钨、铜、银、锡、铂、金中的一种或几种。
可选的，所述补偿层的形成工艺为选择性化学镀。
可选的，所述钝化层表面还形成有聚合物层。
可选的，还包括：在金属柱顶部表面上形成扩散阻挡层；在扩散阻挡层上形成凸点。
与现有技术相比，本发明的技术方案具有以下优点：
在凸下金属层形成底切缺陷后，在底切缺陷处形成补偿层，补偿层的材料为金属，补偿层填充所述底切缺陷，使得金属柱和凸下金属层之间的接触面积增大和粘附性能增强，防止金属柱脱落以及在金属柱与凸下金属层的接触面产生间隙，提高了半导体封装结构的稳定性和可靠性。
进一步，牺牲层的厚度大于凸下金属层的厚度时，去除牺牲层后相应的空腔会暴露金属柱的底部侧壁的部分表面，在采用选择性化学镀形成补偿层时，使得补偿层不仅填充底切缺陷，所述补偿层还会覆盖金属柱的底部侧壁的部分表面，因此补偿层不仅起到填充底切缺陷的作用，所述补偿层还起到支持金属柱和增大接触面积的作用。
附图说明
图1～图4为现有技术封装结构形成过程的剖面结构示意图；
图5～图15为本发明实施例半导体封装结构的形成过程的剖面结构示意图。
具体实施方式
经研究发现，现有采用无掩膜湿法刻蚀去除未被金属柱覆盖的凸下金属层是，容易产生底切缺陷，具体请参考图3和图4，当以金属柱108为掩膜，湿法刻蚀去除金属柱108两侧的聚合物层103上的凸下金属层105时，由于湿法刻时各向同性性，在去除凸下金属层105时，容易对金属柱108底下的部分凸下金属层105产生过刻蚀，使得金属柱108底下剩余的凸下金属层105向内凹陷，形成底切缺陷112。底切缺陷112的存在会使得金属柱108的底部部分悬空，使得金属柱108与凸下金属层105的接触面积减小，金属柱108与凸下金属层105和焊垫层之间的粘附性变差，并且使得金属柱108和焊垫层之间的导通电阻增大，金属柱108受到外部的压力或内部的应力时，容易脱落或者在与凸下金属层的接触面产生间隙，影响了封装结构的稳定性和可靠性。
本发明提供了一种半导体封装结构及其形成方法，在凸下金属层形成底切缺陷后，在底切缺陷处形成补偿层，补偿层的材料为金属，补偿层填充所述底切缺陷，使得金属柱和凸下金属层之间的接触面积增大和粘附性能增强，防止金属柱脱落以及在金属柱与凸下金属层的接触面产生间隙，提高了半导体封装结构的稳定性和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图5～图15为本发明实施例半导体封装结构的形成过程的剖面结构示意图。
首先，请参考图5，提供半导体基底200，所述半导体基底200上形成有焊垫层201；形成覆盖所述半导体基底200和部分焊垫层201表面的钝化层202，所述钝化层202中具有暴露部分焊垫层201表面的第一开口204。
所述半导体基底200内形成有若干内部芯片（图中未示出），所述焊垫层201与半导体基底200内的内部芯片相连，所述焊垫层201并作为内部芯片与外部芯片相连接的接口。
所述半导体基底200为单层或多层堆叠结构，半导体衬底200为多层堆叠结构时，包括半导体衬底和位于半导体衬底上的至少一层介质层。所述半导体衬底材料可以为硅（Si）、锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）；也可以是绝缘体上硅（SOI），绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述焊垫层201的材料可以为铝、铜、银、金、镍、钨中的一种或几种的组合。所述焊垫层201用于连接半导体基底内的内部芯片和外部封装部件。
所述钝化层202的材料可以为氮化硅、氮氧化硅、氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃中的一种或几种。所述钝化层202用于保护下方的半导体器件并具有电学隔离的作用。
本实施例中，所述钝化层202上还形成有聚合物层203，所述聚合物层203为环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料。所述聚合物层203用于封装结构与外部环境之间的隔离。
接着，请参考图6，在第一开口204（参考图5）的侧壁和底部以及聚合物层203上形成凸下金属层205；形成覆盖所述凸下金属层205的第一掩膜层206，所述第一掩膜层206具有暴露第一开口上的部分凸下金属层205的第二开口207。
所述凸下金属层205作为后续电镀形成金属柱时的导电层或种子层，并作为金属柱和焊垫层之间的粘附层。
所述凸下金属层205可以为铝、镍、铜、钛、铬、钽、金、银中的一种或几种。比如，凸下金属层205可以为镍铜、钛金、镍铝的双层堆叠结构。
所述第一掩膜层206中的第二开口207定义后续形成的金属柱的位置。本实施例中，所述第一掩膜层206的材料为光刻胶，通过曝光和显影工艺在光刻胶中形成第二开口207。
接着，请参考图7，在第二开口207（参考图6）中形成金属柱208。
形成所述金属柱208采用电镀工艺，所述金属柱208材料为铜或者含有其他金属的铜合金。所述其他金属可以为钽、铟、锡、锌、锰、铬或者镍中的一种或几种。所述金属柱208也可以为其他合适的金属材料。
金属柱208的顶部表面可以等于或低于第一掩膜层206的表面。
需要说明的是，所述金属柱208的形成也可以采用其他合适的工艺。
参考图8，去除所述第一掩膜层206（参考图7）；刻蚀去除金属柱208两侧的凸下金属层205，金属柱208底部剩余的凸下金属层205的边缘具有向金属柱208底部凹陷的底切缺陷212。
去除所述第一掩膜层206可以采用灰化工艺。
去除所述金属柱208两侧的凸下金属层205，采用湿法刻蚀工艺，采用湿法刻蚀工艺去除凸下金属层205时，对金属柱208和聚合物层203（或钝化层202）的损伤较小，并且并不会在聚合物层203上产生凸下金属层材料的残留。但是由于湿法刻蚀时各向同性的，因而在去除金属柱208两侧的钝化层202上的凸下金属层时，金属柱208底下剩余的凸下金属层205会产生底切缺陷212。底切缺陷212的存在，使得金属柱208与剩余的凸下金属层205的接触面积会减小，使得金属柱208与剩余的凸下金属层205和焊垫层之间的粘附性变差，并且使得金属柱208和焊垫层之间的导通电阻增大，金属柱208受到外部的压力或内部的应力时，容易脱落或者在与凸下金属层的接触面产生间隙，影响了封装结构的稳定性和可靠性。
接着参考图9，在金属柱208两侧的部分钝化层202上形成牺牲层213，所述牺牲层213填充所述底切缺陷212（参考图8）。
所述牺牲层213后续去除形成暴露底切缺陷的空腔，然后通过选择性化学镀可以形成填充底切缺陷的补偿层。
所述牺牲层213的材料与凸下金属层205材料、金属柱208材料、聚合物层203材料和后续形成的第二掩膜层材料均不相同。后续去除牺牲层213形成空腔时，使得牺牲层213相对于金属层205材料、金属柱208材料、聚合物层203材料和第二掩膜层具有高的刻蚀选择比。本发明实施例中，牺牲层213的存在，使得后续形成第二掩膜层后，可以通过第二掩膜层中第三开口去除牺牲层213，进而形成底切缺陷212或者凸下金属层205侧壁的空腔，由于金属柱208顶部表面和空腔上的金属柱侧壁、以及空腔外的凸下金属层205均是被第二掩膜层覆盖，因而通过第三开口和空腔构成的通道可以选择性的在凸下金属层205的侧壁上形成填充底切缺陷212的补偿层，提高了底层金属层形成的精度。
所述牺牲层213的材料可以为SiO2、SiN、SiON、多晶硅或无定形碳。本实施例中所述牺牲层213的材料为SiO2。
所述牺牲层213的厚度等于凸下金属层205的厚度，所述牺牲层213的宽度大于底切缺陷212（参考图8）的宽度，后续形成第二掩膜层时，使得第二掩膜层可以覆盖金属柱208的侧壁，第二掩膜层中的第三开口暴露出牺牲层的远离金属柱的一端的表面，第三开口不会暴露出金属柱208的侧壁表面。
在本发明的其他实施例中，所述牺牲层的厚度大于凸下金属层的厚度（或底切缺陷的高度），使得牺牲层覆盖金属柱的底部的部分侧壁，后续形成的补偿层除了填充底切缺陷外，还可以覆盖金属柱底部的部分侧壁，使得金属柱的底部与凸下金属层的接触面积增大，提高了两者之间的粘附性。
所述牺牲层213的形成方法为：在所述凸下金属层205的侧壁、金属柱208侧壁和表面以及聚合物层203表面形成牺牲材料层；无掩膜刻蚀所述牺牲材料层，在凸下金属层205的侧壁形成牺牲层213。
在本发明的其他实施例中，所述牺牲层213的形成过程还可以为：形成覆盖所述金属柱208和聚合物层203表面的牺牲材料层；回刻蚀所述牺牲材料层，使得剩余的牺牲材料层的厚度大于或等于凸下金属层205的厚度；形成掩膜层，所述掩膜层覆盖金属柱208的顶部和侧壁表面、以及靠近凸下金属层205侧壁的部分剩余的牺牲材料层；去除未被掩膜层覆盖的剩余的牺牲材料层，形成牺牲层213。
接着，请参考图10，形成覆盖所述牺牲层213、钝化层202（聚合物层203）和金属柱208的第二掩膜层214，所述第二掩膜层214中具有暴露牺牲层213的远离金属柱208一端表面的第三开口215。
所述第二掩膜层214的材料为光刻胶，通过曝光和显影工艺在第二掩膜层214中形成第三开口215。
所述第二掩膜层214覆盖所述金属柱的表面和侧壁，后续在去除牺牲层213后，可以采用选择性化学镀工艺形成填充底切缺陷的补偿层。
接着，请参考图11，沿第三开口215去除所述牺牲层213（参考图10），形成空腔216，所述空腔216与第三开口215连通，并暴露出底切缺陷212。
去除所述牺牲层213采用湿法刻蚀工艺，本实施例中，采用氢氟酸溶液去除所述牺牲层213。
在去除牺牲层213后，形成空腔216，所述空腔216暴露出底切缺陷212或凸下金属层205的侧壁。
在本发明的其他实施例中，当所述牺牲层213的厚度大于凸下金属层205的厚度时，所述空腔还暴露出金属柱208的底部的部分侧壁。
接着，请参考图12，沿着第三开口215和空腔216（参考图11）形成填补所述底切缺陷212（参考图11）的补偿层217，所述补偿层217的材料为金属。
所述补偿层217的材料可以为镍、钛、钽、铝、钨、铜、银、锡、铂、金中的一种或几种。
形成所述补偿层217的工艺为选择性化学镀，选择性化学镀能够在金属的表面选择性的形成金属层（补偿层217）。在本发明的其他实施例中，也可以采用合适的工艺形成所述补偿层。
在进行选择性化学镀之前，还包括除油和活化工艺。所述除油工艺用于去除凸下金属层205侧壁表面的油性物质和氧化层，使得凸下金属层205侧壁表面保持清洁度，除油工艺可以采用酸性溶液清洗，在其他实施例中，也可以不包含除油工艺，前述在去除牺牲层时，可以适当延长去除的时间，对凸下金属层205表面进行清洗；在进行除油工艺后，进行活化工艺，以在凸下金属层205的侧壁表面形成用于化学镀时的成核中心，所述活化工艺可以为锌活化工艺。
所述补偿层217可以为单层或多层堆叠结构。
本实施例中，所述补偿层217为双层堆叠结构，所述双层堆叠结构包括浸润金属层、位于浸润金属层上且填充底切缺陷的填充金属层，所述浸润金属层用于提高所述凸下金属层与填充金属层之间的黏附性，并可以作为扩散阻挡层，防止凸下金属层和填充金属层中的金属原子相互扩散。
所述浸润金属层为镍、钛、钽中的一种或几种，所述填充金属层为铝、钨、铜、银、锡、铂、金中的一种或几种。
本发明实施例中，通过形成补偿层217，所述补偿层217填充底切缺陷，使得金属柱208和凸下金属层205的接触面积增大，提高了粘附性，并且补偿层217的材料为金属，减小了金属柱208与焊垫层之间的导通电阻。
接着，请参考图13和图14，去除所述第二掩膜层214（请参考图12）；在金属柱208顶部表面上形成扩散阻挡层209；在扩散阻挡层209上形成凸点211。
去除所述第二掩膜层214采用灰化工艺或其他合适的工艺。
所述扩散阻挡层209用于防止金属柱208和凸点211中的金属相互扩散，并提高凸点211和金属柱之间的粘附性，所述扩散阻挡层209的材料为镍、锡、锡铅、金、银、钯和铟中的一种或者多种。
所述凸点211的材料可以为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。在所述扩散阻挡层209上形成焊料层后，对焊料层进行回流工艺，形成凸点。
需要说明的是，所述扩散阻挡层209和焊料层的形成可以在形成金属柱208之后，去除第一掩膜层之前形成。
在本发明的其他实施例中，请参考图15，当牺牲层的厚度大于凸下金属层205的厚度时，去除牺牲层后相应的空腔会暴露金属柱208的底部侧壁的部分表面，因此在采用选择性化学镀形成补偿层217时，使得补偿层217不仅填充底切缺陷，所述补偿层217还会覆盖金属柱208的底部侧壁的部分表面，因此补偿层217不仅起到填充底切缺陷的作用，所述补偿层217还起到支持金属柱208和增大接触面积的作用，当金属柱108在受到外部的压力或内部的应力时，使得金属柱不容易从凸下金属层205上脱落或者金属柱108与凸下金属层205的接触面不易产生间隙。
上述方法形成的半导体封装结构，请参考图14，包括：半导体基底200，所述半导体基底200具有焊垫层201，覆盖所述半导体基底200和部分焊垫层201的钝化层202，所述钝化层202中具有暴露部分焊垫层201的第一开口。
位于第一开口内的金属柱208；
位于金属柱208和焊垫层201之间的凸下金属层205，所述凸下金属层205的边缘具有向金属柱208底部凹陷的底切缺陷；
填补所述底切缺陷的补偿层217，所述补偿层217的材料为金属。
具体的，所述补偿层217的宽度等于或大于所述底切缺陷的宽度，所述补偿层217的厚度等于凸下金属层205的厚度。
在本发明的其他实施例中，参考图15，所述补偿层217厚度大于凸下金属层205的厚度（大于底切缺陷的高度），且补偿层217覆盖所述金属柱208底部的部分侧壁。
补偿层217的材料与凸下金属层205的材料相同或不相同，所述补偿层217的材料与金属柱208材料相同或不相同。
所述补偿层217为单层或多层堆叠结构。
在一具体的实施例中，所述补偿层217至少包括与凸下金属层接触的浸润金属层。
在另一具体的实施例中，所述补偿层217为双层堆叠结构，所述双层堆叠结构包括浸润金属层、位于浸润金属层上且填充底切缺陷的填充金属层。
所述浸润金属层为镍、钛、钽中的一种或几种，所述填充金属层为铝、钨、铜、银、锡、铂、金中的一种或几种。
还包括：位于钝化层202上的聚合物层203。
还包括：位于金属柱顶部208表面上的扩散阻挡层209、位于扩散阻挡层209上的凸点211。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体封装结构的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底上形成有焊垫层；
形成覆盖所述半导体基底和部分焊垫层表面的钝化层，所述钝化层中具有暴露部分焊垫层表面的第一开口；
在第一开口的侧壁和底部以及钝化层上形成凸下金属层；
形成覆盖所述凸下金属层的第一掩膜层，所述第一掩膜层具有暴露第一开口上的部分凸下金属层的第二开口；
在第二开口中形成金属柱；
去除所述第一掩膜层；
刻蚀去除金属柱两侧的凸下金属层，金属柱底部剩余的凸下金属层的边缘具有向金属柱底部凹陷的底切缺陷；
在金属柱两侧的部分钝化层上形成牺牲层，所述牺牲层填充所述底切缺陷；
形成覆盖所述牺牲层、钝化层和金属柱的第二掩膜层，所述第二掩膜层中具有暴露牺牲层远离金属柱一端表面的第三开口；
沿第三开口去除所述牺牲层，形成空腔，所述空腔与第三开口连通，并暴露出底切缺陷；
形成填补所述底切缺陷的补偿层，所述补偿层的材料为金属；
去除所述第二掩膜层。
2.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述牺牲层的材料与凸下金属层材料、金属柱材料、第二掩膜层材料均不相同。
3.如权利要求2所述的半导体封装结构的形成方法，其特征在于，所述牺牲层的材料为SiO2、SiN、SiON、多晶硅或无定形碳。
4.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述牺牲层的厚度大于或等于凸下金属层的厚度，牺牲层的宽度大于底切缺陷的宽度。
5.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述补偿层为单层或多层堆叠结构。
6.如权利要求5所述的半导体封装结构的形成方法，其特征在于，所述补偿层为双层堆叠结构，所述双层堆叠结构包括浸润金属层、位于浸润金属层上且填充底切缺陷的填充金属层。
7.如权利要求6所述的半导体封装结构的形成方法，其特征在于，所述浸润金属层为镍、钛、钽中的一种或几种，所述填充金属层为铝、钨、铜、银、锡、铂、金中的一种或几种。
8.如权利要求5所述的半导体封装结构的形成方法，其特征在于，所述补偿层的形成工艺为选择性化学镀。
9.如权利要求1所述的半导体封装结构的形成方法，其特征在于，所述钝化层表面还形成有聚合物层。
10.如权利要求1所述的半导体封装结构的形成方法，其特征在于，还包括：在去除所述第二掩膜层后或者在形成金属柱之后以及在去除第一掩膜层之前，在金属柱顶部表面上形成扩散阻挡层；在扩散阻挡层上形成凸点。
CN201310456566.0A 2013-09-29 2013-09-29 半导体封装结构的形成方法 Active CN103531487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310456566.0A CN103531487B (zh) 2013-09-29 2013-09-29 半导体封装结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310456566.0A CN103531487B (zh) 2013-09-29 2013-09-29 半导体封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN103531487A CN103531487A (zh) 2014-01-22
CN103531487B true CN103531487B (zh) 2016-01-27

Family

ID=49933397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310456566.0A Active CN103531487B (zh) 2013-09-29 2013-09-29 半导体封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN103531487B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252247B (zh) * 2016-09-05 2019-07-05 江苏纳沛斯半导体有限公司 半导体结构及其形成方法
CN106334506B (zh) * 2016-10-25 2019-08-02 新奥环保技术有限公司 一种超临界反应器和超临界处理***
CN113725165B (zh) * 2021-08-30 2023-07-11 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541366B1 (en) * 2002-01-08 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a solder bump adhesion bond to a UBM contact layer
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
CN103219305A (zh) * 2013-04-18 2013-07-24 南通富士通微电子股份有限公司 凸点底部保护结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI298204B (en) * 2005-11-21 2008-06-21 Advanced Semiconductor Eng Structure of bumps forming on an under metallurgy layer and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541366B1 (en) * 2002-01-08 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a solder bump adhesion bond to a UBM contact layer
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法
CN103219305A (zh) * 2013-04-18 2013-07-24 南通富士通微电子股份有限公司 凸点底部保护结构

Also Published As

Publication number Publication date
CN103531487A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103972159B (zh) 三维封装结构及其形成方法
JP5330863B2 (ja) 半導体装置の製造方法
KR100914977B1 (ko) 스택 패키지의 제조 방법
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US10424508B2 (en) Interconnection structure having a via structure and fabrication thereof
US7446424B2 (en) Interconnect structure for semiconductor package
TWI551199B (zh) 具電性連接結構之基板及其製法
KR101896517B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
JP5663607B2 (ja) 半導体装置
KR102222485B1 (ko) 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
CN104465576A (zh) 半导体元件及其制造方法
TWI812168B (zh) 三維元件結構及其形成方法
CN102915986A (zh) 芯片封装结构
JP5358089B2 (ja) 半導体装置
CN103489842B (zh) 半导体封装结构
CN103531487B (zh) 半导体封装结构的形成方法
CN103489804B (zh) 半导体封装结构的形成方法
CN104517959A (zh) 半导体结构及其形成方法
US10629452B2 (en) Manufacturing method of a chip package structure
CN105428507A (zh) 芯片封装结构及方法
CN102543776B (zh) 形成焊垫再分布的方法
JP2010114350A (ja) 半導体装置の製造方法および半導体装置
CN204144247U (zh) 三维封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong