TWI528362B - 靜態隨機存取記憶體系統及其操作方法 - Google Patents

靜態隨機存取記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI528362B
TWI528362B TW102119210A TW102119210A TWI528362B TW I528362 B TWI528362 B TW I528362B TW 102119210 A TW102119210 A TW 102119210A TW 102119210 A TW102119210 A TW 102119210A TW I528362 B TWI528362 B TW I528362B
Authority
TW
Taiwan
Prior art keywords
write
read
data
command
input buffer
Prior art date
Application number
TW102119210A
Other languages
English (en)
Other versions
TW201445566A (zh
Inventor
陳建洲
Original Assignee
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺創科技股份有限公司 filed Critical 鈺創科技股份有限公司
Priority to TW102119210A priority Critical patent/TWI528362B/zh
Priority to US13/972,915 priority patent/US9251887B2/en
Priority to CN201310373550.3A priority patent/CN103455453B/zh
Publication of TW201445566A publication Critical patent/TW201445566A/zh
Application granted granted Critical
Publication of TWI528362B publication Critical patent/TWI528362B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Description

靜態隨機存取記憶體系統及其操作方法
本發明是有關於一種靜態隨機存取記憶體系統及其操作方法，尤指一種具有單一輸入/輸出埠的靜態隨機存取記憶體的靜態隨機存取記憶體系統及其操作方法。
在現有技術中，因為具有二輸入/輸出埠的靜態隨機存取記憶體可接收一寫入位址訊號、一寫入致能訊號、一致能訊號和一讀取位址訊號，所以來自外部資料源(例如快閃記憶體)的資料可根據寫入位址訊號、寫入致能訊號、致能訊號，通過二輸入/輸出埠的靜態隨機存取記憶體中的一輸入/輸出埠被寫入至靜態隨機存取記憶體，以及一主機可根據讀取位址訊號和致能訊號，通過二輸入/輸出埠的靜態隨機存取記憶體中的另一輸入/輸出埠讀取靜態隨機存取記憶體內相關的資料。亦即外部資料源和主機可同時通過靜態隨機存取記憶體的二輸入/輸出埠對靜態隨機存取記憶體執行寫入資料與讀取資料的操作。
然而，因為具有二輸入/輸出埠的靜態隨機存取記憶體的晶片面積比較大，所以具有二輸入/輸出埠的靜態隨機存取記憶體的成本較高。因此，如何減少靜態隨機存取記憶體的晶片面積將是靜態隨機存取記憶體設計者的一項重要課題。
本發明的一實施例提供一種靜態隨機存取記憶體系統。該靜態隨機存取記憶體系統包含一靜態隨機存取記憶體、一多工器、一輸入緩衝器、一輸出緩衝器及一位移器。該輸入緩衝器是耦接於該輸入/輸出埠，用以根據一寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和一寫入位址訊號相關的位址；該輸出緩衝器是耦接於該輸入/輸出埠，用以根據一讀取指令，一次讀取該靜態隨機存取記憶體內和一讀取位址訊號相關的位址的讀取資料並輸出該讀取資料至一主機；該多工器是耦接於該靜態隨機存取記憶體、該輸入緩衝器和該輸出緩衝器，用以接收一寫入致能訊號、一致能訊號、該寫入位址訊號及該讀取位址訊號，傳送該寫入位址訊號及該讀取位址訊號至該靜態隨機存取記憶體，根據該寫入致能訊號和該致能訊號，產生該寫入指令，以及根據該致能訊號，產生該讀取指令；該位移器是耦接於該輸入緩衝器和該多工器，用以當該寫入指令和該讀取指令同時出現時，位移該寫入指令至該讀取指令後的一操作時脈。
本發明的另一實施例提供一種靜態隨機存取記憶體系統的操作方法，其中該靜態隨機存取記憶體系統包含一靜態隨機存取記憶體、一多工器、一輸入緩衝器、一輸入緩衝器及一位移器。該操作方法包含該多工器接收一寫入致能訊號、一致能訊號、一寫入位址訊號及一讀取位址訊號；該多工器傳送該寫入位址訊號及該讀取位址訊號至該靜態隨機存取記憶體，根據該寫入致能訊號和該致能訊號，產生一寫入指令，以及根據該致能訊號，產生一讀取指令；該輸入緩衝器根據該寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和該寫入位址訊號相關的位址；該輸出緩衝器根據該讀取指令，一次讀取該靜態隨機存取記憶體內和該讀取位址訊號相關的位址的讀取資料並輸出該讀取資料至一主機；當該寫入指令和該讀取指令同時出現時，該位移器位移該寫入指令至該讀取指令後的一操作時脈。
本發明提供一種靜態隨機存取記憶體系統及其操作方法。該靜態隨機存取記憶體系統及該操作方法是利用比讀取資料與寫入資料的資料寬度大的一輸入緩衝器與一輸出緩衝器分別在不同的時間點對一靜態隨機存取記憶體(僅有一輸入/輸出埠)執行寫入資料與讀取資料的操作。另外，因為該輸入緩衝器、該輸出緩衝器和該靜態隨機存取記憶體之間並無交握過程，所以當一寫入指令和一讀取指令同時出現時，一位移器會位移該寫入指令至該讀取指令後的一操作時脈。因此，該位移器會防止該輸入緩衝器和該輸出緩衝器同時對該靜態隨機存取記憶體執行寫入資料與讀取資料的操作。如此，相較於現有技術，因為該位移器會防止該輸入緩衝器和該輸出緩衝器同時對該靜態隨機存取記憶體執行寫入資料與讀取資料的操作，所以雖然本發明所提供的靜態隨機存取記憶體僅具有一輸入/輸出埠，但本發明仍可提供一使用者即時讀取資料的功能。因此，本發明不僅可提供使用者即時讀取資料的功能，亦可大幅減少該靜態隨機存取記憶體的晶片面積。
100、400‧‧‧靜態隨機存取記憶體系統
102‧‧‧靜態隨機存取記憶體
104‧‧‧多工器
106‧‧‧輸入緩衝器
108‧‧‧輸出緩衝器
110‧‧‧位移器
112‧‧‧快閃記憶體
114‧‧‧主機
416‧‧‧額外寫入/讀取指令產生器
1022‧‧‧輸入/輸出埠
ES‧‧‧致能訊號
EREC1、EREC2‧‧‧額外讀取指令
EWRC1、EWRC2‧‧‧額外寫入指令
RAS‧‧‧讀取位址訊號
R1-R20‧‧‧讀取資料
RG1‧‧‧第一組讀取資料
RG2‧‧‧第二組讀取資料
REC1-REC5‧‧‧讀取指令
W1-W20‧‧‧寫入資料
WRC1-WRC5‧‧‧寫入指令
WG1‧‧‧第一組寫入資料
WG2‧‧‧第二組寫入資料
WAS‧‧‧寫入位址訊號
WES‧‧‧寫入致能訊號
700-716、800-832‧‧‧步驟
第1圖是本發明的一實施例提供一種靜態隨機存取記憶體系統的示意圖。
第2圖是說明靜態隨機存取記憶體系統的寫入時序和讀取時序的示意圖。
第3圖是說明當寫入指令和讀取指令同時出現時，靜態隨機存取記憶體系統的寫入時序和讀取時序的示意圖。
第4圖是本發明的另一實施例提供一種靜態隨機存取記憶體系統的示意圖。
第5圖是說明靜態隨機存取記憶體系統的寫入時序和讀取時序的示意圖。
第6圖是說明當額外寫入指令和讀取指令同時出現以及寫入指令和額外讀取指令同時出現時，靜態隨機存取記憶體系統的寫入時序和讀取時序的示意圖。
第7圖是本發明的另一實施例說明一種靜態隨機存取記憶體系統的操作方法的流程圖。
第8A圖和第8B圖是本發明的另一實施例說明一種靜態隨機存取記憶體系統的操作方法的流程圖。
請參照第1圖，第1圖是本發明的一實施例提供一種靜態隨機存取記憶體系統100的示意圖，其中靜態隨機存取記憶體系統100包含一靜態隨機存取記憶體102、一多工器104、一輸入緩衝器106、一輸出緩衝器108及一位移器110。如第1圖所示，靜態隨機存取記憶體102具有一輸入/輸出埠1022。多工器104是耦接於靜態隨機存取記憶體102、輸入緩衝器106和輸出緩衝器108，用以接收一寫入致能訊號WES、一致能訊號ES、一寫入位址訊號WAS及一讀取位址訊號RAS，傳送寫入位址訊號WAS或讀取位址訊號RAS至靜態隨機存取記憶體102，根據寫入致能訊號WES和致能訊號ES，產生一寫入指令，以及根據致能訊號ES，產生一讀取指令。輸入緩衝器106是耦接於靜態隨機存取記憶體102的輸入/輸出埠1022和多工器104，且輸入緩衝器106的大小是至少2*N位元，且N是為一正整數。例如輸入緩衝器106的大小是2*8位元。但本發明並不受限於輸入緩衝器106的大小是2*8位元。輸入緩衝器106是用以接收來自一快閃記憶體112的N位元(例如8位元)寫入資料。但本發明並不受限於快閃記憶體112的寫入資料是8位元，且亦不受限於輸入緩衝器106從快閃記憶體112接收寫入資料。因為輸入緩衝器106的大小是2*8位元，所以輸入緩衝器106可儲存2筆8位元的寫入資料。因此，當輸入緩衝器106接收寫入指令時，輸入緩衝器106是根據寫入指令， 通過輸入/輸出埠1022一次寫入輸入緩衝器106儲存的寫入資料(亦即2筆8位元的寫入資料)至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。輸出緩衝器108是耦接於靜態隨機存取記憶體102和多工器104，且輸出緩衝器108的大小和輸入緩衝器106的大小一樣是2*8位元。因為輸出緩衝器108的大小是2*8位元，所以輸出緩衝器108亦可儲存2筆8位元的讀取資料。因此，當輸出緩衝器108接收讀取指令時，輸出緩衝器108是根據讀取指令，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的讀取資料(亦即2筆8位元的讀取資料)並輸出8位元的讀取資料至一主機114。因為輸入緩衝器106、輸出緩衝器108和靜態隨機存取記憶體102之間並無交握(handshake)過程，所以當寫入指令和讀取指令同時出現時，位移器110會位移寫入指令至讀取指令後的一操作時脈。因此，雖然靜態隨機存取記憶體102僅具有輸入/輸出埠1022，但位移器110會防止輸入緩衝器106和輸出緩衝器108同時對靜態隨機存取記憶體102執行寫入資料與讀取資料的操作。
請參照第2圖和第3圖，第2圖是說明靜態隨機存取記憶體系統100的寫入時序和讀取時序的示意圖，和第3圖是說明當寫入指令和讀取指令同時出現時，靜態隨機存取記憶體系統100的寫入時序和讀取時序的示意圖。如第2圖所示，當輸入緩衝器106接收來自快閃記憶體112的2筆8位元的寫入資料W1和W2(此時，輸入緩衝器106皆儲存新的8位元的寫入資料)時，多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC1至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W1和W2至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。同理，當輸入緩衝器106接收來自快閃記憶體112的2筆8位元的寫入資料W3和W4(此時，輸入緩衝器106皆儲存新的8位元的寫入資料)時， 多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC2至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC2，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W3和W4至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
如第2圖所示，當主機114通知靜態隨機存取記憶體系統100開始執行讀取資料時，多工器104可根據致能訊號ES，產生一讀取指令REC1至輸出緩衝器108。此時，輸出緩衝器108即可根據讀取指令REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R1和R2。同理，多工器104可根據致能訊號ES，產生一讀取指令REC2至輸出緩衝器108。此時，輸出緩衝器108即可根據讀取指令REC2，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R3和R4。
如第3圖所示，因為輸入緩衝器106、輸出緩衝器108和靜態隨機存取記憶體102之間並無交握(handshake)過程，所以當寫入指令WRC1和讀取指令REC1同時出現時，位移器110會位移寫入指令WRC1至讀取指令REC1後的一個操作時脈。因此，輸入緩衝器106是根據位移後的寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內2筆8位元的寫入資料W3和W4至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，輸出緩衝器108是根據讀取指令REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R1和R2。同理，因為寫入指令WRC2和讀取指令REC2同時出現，所以位移器110會位移寫入指令WRC2至讀取指令REC2後的一個操作時脈。因此，輸入緩衝器106是根據位移後的寫入指令WRC2，通過輸入/輸出埠1022一次寫入輸入緩衝器106內2筆8位元的寫入資料W5和 W6至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，輸出緩衝器108是根據讀取指令REC2，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R3和R4。
請參照第4圖，第4圖是本發明的另一實施例提供一種靜態隨機存取記憶體系統400的示意圖。如第4圖所示，靜態隨機存取記憶體系統400和靜態隨機存取記憶體系統100的差別在於靜態隨機存取記憶體系統400另包含一額外寫入/讀取指令產生器416，其中額外寫入/讀取指令產生器416是用以當複數個N位元(例如8位元)的寫入資料是包含於一組寫入資料時，於一組寫入資料中的最後N位元的寫入資料後，產生一額外寫入指令；當複數個N位元(例如8位元)的讀取資料是包含於一組讀取資料時，於一組讀取資料的第一N位元的讀取資料前，產生一額外讀取指令。另外，在靜態隨機存取記憶體系統400中，輸入緩衝器106的大小和輸出緩衝器108的大小是至少4*N位元，輸出緩衝器108的大小和輸入緩衝器106的大小一樣是4*N位元，且N是為一正整數。例如在靜態隨機存取記憶體系統400中，輸入緩衝器106的大小和輸出緩衝器108的大小是4*8位元。但本發明並不受限於靜態隨機存取記憶體系統400的輸入緩衝器106的大小和輸出緩衝器108的大小是4*8位元。
請參照第5圖和第6圖，第5圖是說明靜態隨機存取記憶體系統400的寫入時序和讀取時序的示意圖，和第6圖是說明當額外寫入指令和讀取指令同時出現以及寫入指令和額外讀取指令同時出現時，靜態隨機存取記憶體系統400的寫入時序和讀取時序的示意圖。如第5圖所示，8位元的寫入資料W1-W10是包含於一第一組寫入資料WG1，8位元的寫入資料W11-W20是包含於一第二組寫入資料WG2，8位元的讀取資料R1-R10是包 含於一第一組讀取資料RG1，以及8位元的讀取資料R11-R20是包含於一第二組讀取資料RG2。但本發明並不受限於第5圖中的第一組寫入資料WG1和第二組寫入資料WG2的寫入資料數目，以及第一組讀取資料RG1和第二組讀取資料RG2的讀取資料數目。另外，第一組寫入資料WG1，第二組寫入資料WG2，第一組讀取資料RG1，以及第二組讀取資料RG2是應用於一即時錯誤矯正引擎解碼器。但本發明並不受限於第一組寫入資料WG1，第二組寫入資料WG2，第一組讀取資料RG1，以及第二組讀取資料RG2是應用於即時錯誤矯正引擎解碼器，亦即第一組寫入資料WG1，第二組寫入資料WG2，第一組讀取資料RG1，以及第二組讀取資料RG2亦可應用於一需要即時讀取資料的應用。
如第5圖所示，當輸入緩衝器106從快閃記憶體112接收第一組寫入資料WG1內的4筆8位元的寫入資料W1-W4(此時，輸入緩衝器106皆儲存新的8位元的寫入資料)時，多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC1至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的4筆8位元的寫入資料W1-W4至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。同理，當輸入緩衝器106從快閃記憶體112接收第一組寫入資料WG1內的4筆8位元的寫入資料W5-W8(此時，輸入緩衝器106皆儲存新的8位元的寫入資料)時，多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC2至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC2，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的4筆8位元的寫入資料W5-W8至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，當輸入緩衝器106從快閃記憶體112接收第一組寫入資料WG1內的最後8位元的寫入資料W10(此時，輸入緩衝器106的容量僅有一半是儲存新的8位元的寫入資料W9-W10)時，額外寫入/讀 取指令產生器416於8位元的寫入資料W10後，產生一額外寫入指令EWRC1至輸入緩衝器106以強迫第一組寫入資料WG1內的最後2筆8位元的寫入資料W9-W10被寫入至靜態隨機存取記憶體系統400。此時，輸入緩衝器106即可根據額外寫入指令EWRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W9-W10至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
當輸入緩衝器106從快閃記憶體112接收第二組寫入資料WG2內的2筆8位元的寫入資料W11-W12(此時，輸入緩衝器106儲存8位元的寫入資料W9-W12，所以輸入緩衝器106的容量已滿)時，多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC3至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC3，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W11-W12至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。同理，第二組寫入資料WG2內的4筆8位元的寫入資料W13-W16和寫入指令WRC4的操作原理和第一組寫入資料WG1內的4筆8位元的寫入資料W1-W4和寫入指令WRC1的操作原理相同，在此不再贅述。另外，當輸入緩衝器106從快閃記憶體112接收第二組寫入資料WG2內的4筆8位元的寫入資料W17-W20(此時，輸入緩衝器106皆儲存新的8位元的寫入資料)時，多工器104可根據寫入致能訊號WES和致能訊號ES，產生一寫入指令WRC5至輸入緩衝器106。此時，輸入緩衝器106即可根據寫入指令WRC5，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的4筆8位元的寫入資料W17-W20至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。雖然輸入緩衝器106可根據寫入指令WRC5，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的4筆8位元的寫入資料W17-W20至靜態隨機存取記憶體102，但當輸入緩衝器106從快閃記憶體112接收第二組寫入資料WG2內的最後8位元的寫入資料W20 時，額外寫入/讀取指令產生器416仍會於8位元的寫入資料W20後，產生一額外寫入指令EWRC2至輸入緩衝器106。
如第5圖所示，當主機114通知靜態隨機存取記憶體系統400開始執行讀取資料時，額外寫入/讀取指令產生器416可於第一組讀取資料RG1的一第一8位元的讀取資料R1前，產生一額外讀取指令EREC1至輸出緩衝器108，以及多工器104可根據致能訊號ES，產生一讀取指令REC1至輸出緩衝器108。此時，輸出緩衝器108即可根據讀取指令REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的4筆8位元的讀取資料R1-R4，並輸出8位元的讀取資料R1-R4至主機114。同理，多工器104可根據致能訊號ES，產生一讀取指令REC2至輸出緩衝器108。此時，輸出緩衝器108即可根據讀取指令REC2，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的4筆8位元的讀取資料R5-R8，並輸出8位元的讀取資料R5-R8至主機114。另外，多工器104可根據致能訊號ES，產生一讀取指令REC3至輸出緩衝器108。此時，因為第一組讀取資料RG1剩下2筆8位元的讀取資料R9-R10尚未被讀取，所以輸出緩衝器108只能根據讀取指令REC3，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R9-R10，並輸出8位元的讀取資料R9-R10至主機114。
如第5圖所示，額外寫入/讀取指令產生器416可於第二組讀取資料RG2的一第一8位元的讀取資料R11前，產生一額外讀取指令EREC2至輸出緩衝器108。此時，輸出緩衝器108即可根據額外讀取指令EREC2，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R11-R12，並輸出8位元的讀取資 料R11-R12至主機114。同理，第二組讀取資料RG2內的4筆8位元的讀取資料R13-R16和一讀取指令REC4，以及第二組讀取資料RG2內的4筆8位元的讀取資料R17-R20和一讀取指令REC5的操作原理和第一組讀取資料RG1內的4筆8位元的讀取資料R1-R4和讀取指令REC1的操作原理相同，在此不再贅述。
如第6圖所示，因為輸入緩衝器106、輸出緩衝器108和靜態隨機存取記憶體102之間並無交握過程，所以當寫入指令WRC2和讀取指令REC1同時出現時，位移器110會位移寫入指令WRC2至讀取指令REC1後的一個操作時脈。因此，輸入緩衝器106是根據位移後的寫入指令WRC2，通過輸入/輸出埠1022一次寫入輸入緩衝器106內4筆8位元的寫入資料W5-W8至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。同理，因為額外寫入指令EWRC1和讀取指令REC2同時出現，所以位移器110會位移額外寫入指令EWRC1至讀取指令REC2後的一個操作時脈。因此，輸入緩衝器106是根據位移後的額外寫入指令EWRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內2筆8位元的寫入資料W9-W10至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。同理，因為寫入指令WRC4和額外讀取指令EREC2同時出現，所以位移器110會位移寫入指令WRC4至額外讀取指令EREC2後的一個操作時脈。因此，輸入緩衝器106是根據位移後的寫入指令WRC4，通過輸入/輸出埠1022一次寫入輸入緩衝器106內4筆8位元的寫入資料W13-W16至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
請參照第1圖、第2圖、第3圖和第7圖，第7圖是本發明的另一實施例說明一種靜態隨機存取記憶體系統的操作方法的流程圖。第7圖的操作方法是利用第1圖的靜態隨機存取記憶體系統100說明，詳細步驟如下： 步驟700：開始；步驟702：多工器104接收一寫入致能訊號WES、一致能訊號ES、一寫入位址訊號WAS及一讀取位址訊號RAS；步驟704：多工器104傳送寫入位址訊號WAS及讀取位址訊號RAS至靜態隨機存取記憶體102；步驟706：多工器104根據寫入致能訊號WES和致能訊號ES，產生一寫入指令，跳至步驟710；步驟708：多工器104根據致能訊號ES，產生一讀取指令，跳至步驟716；步驟710：寫入指令和讀取指令是否同時出現；如果是，進行步驟712；如果否，進行步驟714；步驟712：位移器110位移寫入指令至讀取指令後的一操作時脈，進行步驟714；步驟714：輸入緩衝器106根據寫入指令，一次寫入輸入緩衝器106儲存的寫入資料至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址，跳回步驟702；步驟716：輸出緩衝器108根據讀取指令，一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的讀取資料並輸出讀取資料至主機114，跳回步驟702。
在步驟710中，如第2圖所示，多工器104所產生的一寫入指令WRC1沒有和任一讀取指令同時出現，所以寫入指令WRC1直接被傳送至輸入緩衝器106。因此，在步驟714中，輸入緩衝器106即可根據寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W1和W2至靜態隨機存取記憶體102內和寫入位址訊號WAS相關 的位址。另外，多工器104所產生的一寫入指令WRC2的操作原理和寫入指令WRC1相同，在此不再贅述。
在步驟708中，如第2圖所示，當主機114通知靜態隨機存取記憶體系統100開始執行讀取資料時，多工器104可根據致能訊號ES，產生一讀取指令REC1至輸出緩衝器108。在步驟716中，輸出緩衝器108即可根據讀取指令REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R1和R2。另外，多工器104所產生的一讀取指令REC2的操作原理和讀取指令REC1相同，在此不再贅述。
如第3圖所示，在步驟710和步驟712中，因為輸入緩衝器106、輸出緩衝器108和靜態隨機存取記憶體102之間並無交握過程，所以當寫入指令WRC1和讀取指令REC1同時出現時，位移器110會位移寫入指令WRC1至讀取指令REC1後的一個操作時脈。因此，在步驟714中，輸入緩衝器106是根據位移後的寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內2筆8位元的寫入資料W3和W4至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，在步驟716中，輸出緩衝器108是根據讀取指令REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R1和R2。另外，在第3圖中，多工器104所產生的寫入指令WRC2和讀取指令REC2的操作原理和寫入指令WRC1和讀取指令REC1相同，在此不再贅述。
請參照第4圖、第5圖、第6圖、第8A圖和第8B圖，第8A圖和第8B圖是本發明的另一實施例說明一種靜態隨機存取記憶體系統的操作方法的流程圖。第8A圖和第8B圖的操作方法是利用第4圖的靜態隨機存取 記憶體系統400說明，詳細步驟如下：步驟800：開始；步驟802：多工器104接收一寫入致能訊號WES、一致能訊號ES、一寫入位址訊號WAS及一讀取位址訊號RAS；步驟804：多工器104傳送寫入位址訊號WAS及讀取位址訊號RAS至靜態隨機存取記憶體102；步驟806：多工器104根據寫入致能訊號WES和致能訊號ES，產生一寫入指令，進行步驟814；步驟808：多工器104根據致能訊號ES，產生一讀取指令，跳至步驟828；步驟810：額外寫入/讀取指令產生器416於一組寫入資料中的一最後N位元的寫入資料後，產生一額外寫入指令，進行步驟818；步驟812：額外寫入/讀取指令產生器416於一組讀取資料的一第一N位元的讀取資料前，產生一額外讀取指令，跳至步驟832；步驟814：寫入指令和讀取指令是否同時出現；如果是，進行步驟816；如果否，進行步驟822；步驟816：位移器110位移寫入指令至讀取指令後的一操作時脈，進行步驟826；步驟818：額外寫入指令和讀取指令是否同時出現；如果是，進行步驟820；如果否，進行步驟830；步驟820：位移器110位移額外寫入指令至讀取指令後的一操作時脈，進行步驟830；步驟822：寫入指令和額外讀取指令是否同時出現；如果 是，進行步驟824；如果否，進行步驟826；步驟824：位移器110位移寫入指令至讀取指令後的一操作時脈，進行步驟826；步驟826：輸入緩衝器106根據寫入指令，一次寫入輸入緩衝器106儲存的寫入資料至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址，跳回步驟802；步驟828：輸出緩衝器108根據讀取指令，一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的讀取資料並輸出讀取資料至主機114，跳回步驟802；步驟830：輸入緩衝器106根據額外寫入指令，一次寫入輸入緩衝器106儲存的寫入資料至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址，跳回步驟810；步驟832：輸出緩衝器108根據額外讀取指令，一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的讀取資料並輸出讀取資料至主機114，跳回步驟812。
如第5圖所示，8位元的寫入資料W1-W10是包含於一第一組寫入資料WG1，8位元的寫入資料W11-W20是包含於一第二組寫入資料WG2，8位元的讀取資料R1-R10是包含於一第一組讀取資料RG1，以及8位元的讀取資料R11-R20是包含於一第二組讀取資料RG2。另外，第一組寫入資料WG1，第二組寫入資料WG2，第一組讀取資料RG1，以及第二組讀取資料RG2是應用於一即時錯誤矯正引擎解碼器。但本發明並不受限於第一組寫入資料WG1，第二組寫入資料WG2，第一組讀取資料RG1，以及第二組讀取資料RG2是應用於即時錯誤矯正引擎解碼器。
在步驟806中，如第5圖所示，多工器104根據寫入致能訊號 WES和致能訊號ES，產生一寫入指令WRC1。在步驟814和步驟822中，寫入指令WRC1沒有和任一讀取指令同時出現，亦沒有和任一額外讀取指令同時出現，所以寫入指令WRC1直接被傳送至輸入緩衝器106。在步驟826中，輸入緩衝器106即可根據寫入指令WRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的4筆8位元的寫入資料W1-W4至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，多工器104所產生的一寫入指令WRC2、WRC3、WRC3和WRC4的操作原理皆和寫入指令WRC1相同，在此不再贅述。
在步驟810中，當輸入緩衝器106從快閃記憶體112接收第一組寫入資料WG1內的最後8位元的寫入資料W10時，額外寫入/讀取指令產生器416於8位元的寫入資料W10後，產生一額外寫入指令EWRC1至輸入緩衝器106。在步驟818中，額外寫入指令EWRC1沒有和任一讀取指令同時出現，亦沒有和任一額外讀取指令同時出現，所以額外寫入指令EWRC1直接被傳送至輸入緩衝器106。因此，在步驟830中，輸入緩衝器106即可根據額外寫入指令EWRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內的2筆8位元的寫入資料W9-W10至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。另外，額外寫入/讀取指令產生器416所產生的一額外寫入指令EWRC2的操作原理皆和額外寫入指令EWRC1相同，在此不再贅述。
在步驟808和步驟812中，如第5圖所示，當主機114通知靜態隨機存取記憶體系統400開始執行讀取資料時，額外寫入/讀取指令產生器416可於第一組讀取資料RG1的一第一8位元的讀取資料R1前，產生一額外讀取指令EREC1至輸出緩衝器108，以及多工器104可根據致能訊號ES，產生一讀取指令REC1。在步驟828中，輸出緩衝器108即可根據讀取指令 REC1，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的4筆8位元的讀取資料R1-R4，並輸出8位元的讀取資料R1-R4至主機114。另外，多工器104所產生的一讀取指令REC2、REC3、REC4和REC5的操作原理和讀取指令REC1相同，在此不再贅述。
在步驟812中，如第5圖所示，額外寫入/讀取指令產生器416可於第二組讀取資料RG2的一第一8位元的讀取資料R11前，產生一額外讀取指令EREC2至輸出緩衝器108。在步驟832中，輸出緩衝器108即可根據額外讀取指令EREC2，通過輸入/輸出埠1022一次讀取靜態隨機存取記憶體102內和讀取位址訊號RAS相關的位址的2筆8位元的讀取資料R11-R12，並輸出8位元的讀取資料R11-R12至主機114。
在步驟814和步驟816中，如第6圖所示，因為輸入緩衝器106、輸出緩衝器108和靜態隨機存取記憶體102之間並無交握過程，所以當寫入指令WRC2和讀取指令REC1同時出現時，位移器110會位移寫入指令WRC2至讀取指令REC1後的一個操作時脈。因此，在步驟826中，輸入緩衝器106是根據位移後的寫入指令WRC2，通過輸入/輸出埠1022一次寫入輸入緩衝器106內4筆8位元的寫入資料W5-W8至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
在步驟818和步驟820中，因為額外寫入指令EWRC1和讀取指令REC2同時出現，所以位移器110會位移額外寫入指令EWRC1至讀取指令REC2後的一個操作時脈。因此，在步驟830中，輸入緩衝器106是根據位移後的額外寫入指令EWRC1，通過輸入/輸出埠1022一次寫入輸入緩衝器106內2筆8位元的寫入資料W9-W10至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
在步驟822和步驟824中，因為寫入指令WRC4和額外讀取指令EREC2同時出現，所以位移器110會位移寫入指令WRC4至額外讀取指令EREC2後的一個操作時脈。因此，在步驟826中，輸入緩衝器106是根據位移後的寫入指令WRC4，通過輸入/輸出埠1022一次寫入輸入緩衝器106內4筆8位元的寫入資料W13-W16至靜態隨機存取記憶體102內和寫入位址訊號WAS相關的位址。
綜上所述，本發明所提供的靜態隨機存取記憶體系統及其操作方法是利用比讀取資料與寫入資料的資料寬度大的輸入緩衝器與輸出緩衝器分別在不同的時間點對靜態隨機存取記憶體(僅有一輸入/輸出埠)執行寫入資料與讀取資料的操作。另外，因為輸入緩衝器、輸出緩衝器和靜態隨機存取記憶體之間並無交握過程，所以當寫入指令和讀取指令同時出現時，位移器會位移寫入指令至讀取指令後的一操作時脈。因此，位移器會防止輸入緩衝器和輸出緩衝器同時對靜態隨機存取記憶體執行寫入資料與讀取資料的操作。如此，相較於現有技術，因為位移器會防止輸入緩衝器和輸出緩衝器同時對靜態隨機存取記憶體執行寫入資料與讀取資料的操作，所以雖然本發明所提供的靜態隨機存取記憶體僅具有一輸入/輸出埠，但本發明仍可提供一使用者即時讀取資料的功能。因此，本發明不僅可提供使用者即時讀取資料的功能，亦可大幅減少靜態隨機存取記憶體的晶片面積。
100‧‧‧靜態隨機存取記憶體系統
102‧‧‧靜態隨機存取記憶體
104‧‧‧多工器
106‧‧‧輸入緩衝器
108‧‧‧輸出緩衝器
110‧‧‧位移器
112‧‧‧快閃記憶體
114‧‧‧主機
1022‧‧‧輸入/輸出埠
ES‧‧‧致能訊號
RAS‧‧‧讀取位址訊號
R1、R2、R3‧‧‧讀取資料
REC1、REC2‧‧‧讀取指令
W1、W2、W3‧‧‧寫入資料
WRC1、WRC2‧‧‧寫入指令
WAS‧‧‧寫入位址訊號
WES‧‧‧寫入致能訊號

Claims (15)

  1. 一種靜態隨機存取記憶體(static random access memory)系統，包含：一靜態隨機存取記憶體，具有一輸入/輸出埠；一輸入緩衝器，耦接於該輸入/輸出埠，用以根據一寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和一寫入位址訊號相關的位址；一輸出緩衝器，耦接於該輸入/輸出埠，用以根據一讀取指令，一次讀取該靜態隨機存取記憶體內和一讀取位址訊號相關的位址的讀取資料並輸出該讀取資料至一主機；一多工器，耦接於該靜態隨機存取記憶體、該輸入緩衝器和該輸出緩衝器，用以接收一寫入致能訊號、一致能訊號、該寫入位址訊號及該讀取位址訊號，傳送該寫入位址訊號及該讀取位址訊號至該靜態隨機存取記憶體，根據該寫入致能訊號和該致能訊號，產生和輸出該寫入指令至該輸入緩衝器，以及根據該致能訊號，產生和輸出該讀取指令至該輸出緩衝器；及一位移器，耦接於該輸入緩衝器和該多工器，用以當該寫入指令和該讀取指令同時出現時，位移該寫入指令或該讀取指令以使該讀取指令和該寫入指令不重疊。
  2. 如請求項1所述的靜態隨機存取記憶體系統，其中該輸入緩衝器的大小和該輸出緩衝器的大小是至少2*N位元，該輸入緩衝器內的每一寫入資料的大小是N位元，和該靜態隨機存取記憶體內的每一讀取資料的大小是N位元，且N是為一正整數。
  3. 如請求項1所述的靜態隨機存取記憶體系統，另包含：一額外寫入/讀取指令產生器，用以當複數個N位元的寫入資料是包含於一組寫入資料時，於該組寫入資料中的一最後N位元的寫入資料後，產生一額外寫入指令；當複數個N位元的讀取資料是包含於一組讀取資料時，於該組讀取資料的一第一N位元的讀取資料前，產生一額外讀取指令；其中該輸入緩衝器的大小和該輸出緩衝器的大小是至少4*N位元。
  4. 如請求項3所述的靜態隨機存取記憶體系統，其中當該額外寫入指令和另一讀取指令同時出現時，該位移器位移該額外寫入指令至該另一讀取指令後的一操作時脈。
  5. 如請求項3所述的靜態隨機存取記憶體系統，其中當另一寫入指令和該額外讀取指令同時出現時，該位移器位移該另一寫入指令至該額外讀取指令後的一操作時脈。
  6. 如請求項3所述的靜態隨機存取記憶體系統，其中當該輸入緩衝器接收到該額外寫入指令時，該輸入緩衝器根據該額外寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和該寫入位址訊號相關的位址。
  7. 如請求項3所述的靜態隨機存取記憶體系統，其中當該輸出緩衝器接收到該額外讀取指令時，該輸出緩衝器根據該額外讀取指令，一次讀取該靜態隨機存取記憶體內和該讀取位址訊號相 關的位址的讀取資料並輸出該讀取資料至該主機。
  8. 如請求項3所述的靜態隨機存取記憶體系統，其中該組寫入資料和該組讀取資料是應用於一即時錯誤矯正引擎解碼器。
  9. 一種靜態隨機存取記憶體系統的操作方法，其中該靜態隨機存取記憶體系統包含一靜態隨機存取記憶體、一多工器、一輸入緩衝器、一輸出緩衝器及一位移器，該操作方法包含：該多工器接收一寫入致能訊號、一致能訊號、一寫入位址訊號及一讀取位址訊號；該多工器傳送該寫入位址訊號及該讀取位址訊號至該靜態隨機存取記憶體，根據該寫入致能訊號和該致能訊號，產生和輸出一寫入指令至該輸入緩衝器，以及根據該致能訊號，產生和輸出一讀取指令至該輸出緩衝器；該輸入緩衝器根據該寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和該寫入位址訊號相關的位址；該輸出緩衝器根據該讀取指令，一次讀取該靜態隨機存取記憶體內和該讀取位址訊號相關的位址的讀取資料並輸出該讀取資料至一主機；及當該寫入指令和該讀取指令同時出現時，該位移器位移該寫入指令或該讀取指令以使該讀取指令和該寫入指令不重疊。
  10. 如請求項9所述的操作方法，其中該輸入緩衝器的大小和該輸出緩衝器的大小是至少2*N位元，該輸入緩衝器內的每一寫入資料的大小是N位元，和該靜態隨機存取記憶體內的每一讀取 資料的大小是N位元，且N是為一正整數。
  11. 如請求項9所述的操作方法，另包含：當複數個N位元的寫入資料是包含於一組寫入資料時，該靜態隨機存取記憶體系統包含的一額外寫入/讀取指令產生器於該組寫入資料中的一最後N位元的寫入資料後，產生一額外寫入指令；及當複數個N位元的讀取資料是包含於一組讀取資料時，該額外寫入/讀取指令產生器於該組讀取資料的一第一N位元的讀取資料前，產生一額外讀取指令；其中該輸入緩衝器的大小和該輸出緩衝器的大小是至少4*N位元。
  12. 如請求項11所述的操作方法，其中當該額外寫入指令和另一讀取指令同時出現時，該位移器位移該額外寫入指令至該另一讀取指令後的一操作時脈。
  13. 如請求項11所述的操作方法，其中當另一寫入指令和該額外讀取指令同時出現時，該位移器位移該另一寫入指令至該額外讀取指令後的一操作時脈。
  14. 如請求項11所述的操作方法，另包含：當該輸入緩衝器接收到該額外寫入指令時，該輸入緩衝器根據該額外寫入指令，一次寫入該輸入緩衝器儲存的寫入資料至該靜態隨機存取記憶體內和該寫入位址訊號相關的位址。
  15. 如請求項11所述的操作方法，另包含：當該輸出緩衝器接收到該額外讀取指令時，該輸出緩衝器根據該額外讀取指令，一次讀取該靜態隨機存取記憶體內和該讀取位址訊號相關的位址的讀取資料並輸出該讀取資料至該主機。
TW102119210A 2013-05-30 2013-05-30 靜態隨機存取記憶體系統及其操作方法 TWI528362B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102119210A TWI528362B (zh) 2013-05-30 2013-05-30 靜態隨機存取記憶體系統及其操作方法
US13/972,915 US9251887B2 (en) 2013-05-30 2013-08-22 Static random access memory system and operation method thereof
CN201310373550.3A CN103455453B (zh) 2013-05-30 2013-08-23 静态随机存取存储***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102119210A TWI528362B (zh) 2013-05-30 2013-05-30 靜態隨機存取記憶體系統及其操作方法

Publications (2)

Publication Number Publication Date
TW201445566A TW201445566A (zh) 2014-12-01
TWI528362B true TWI528362B (zh) 2016-04-01

Family

ID=49737844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119210A TWI528362B (zh) 2013-05-30 2013-05-30 靜態隨機存取記憶體系統及其操作方法

Country Status (3)

Country Link
US (1) US9251887B2 (zh)
CN (1) CN103455453B (zh)
TW (1) TWI528362B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869693A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp スタティック型半導体記憶装置
US5808933A (en) * 1997-03-28 1998-09-15 International Business Machines Corporation Zero-write-cycle memory cell apparatus
KR100263908B1 (ko) * 1997-07-23 2000-08-16 윤종용 디지탈 다기능 디스크 롬 시스템의 데이타 처리장치 및 방법
KR100328594B1 (ko) * 1999-07-12 2002-03-14 윤종용 늦은 라이트 타입 반도체 메모리 장치에서의 바이패스 동작 에러방지 및 사이클 타임구간 개선방법과 그에 따른 멀티플렉서 회로
US6144604A (en) * 1999-11-12 2000-11-07 Haller; Haggai Haim Simultaneous addressing using single-port RAMs
KR100505710B1 (ko) * 2003-09-15 2005-08-02 삼성전자주식회사 임베디드 메모리 장치의 저전력 소비형 데이터 입출력회로 및 이에 대한 데이터 입출력 방법
KR100609621B1 (ko) * 2005-07-19 2006-08-08 삼성전자주식회사 메모리 블락별로 레이턴시 제어가 가능한 동기식 반도체메모리 장치
JP4721797B2 (ja) * 2005-07-20 2011-07-13 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の書込方法
JP4157563B2 (ja) * 2006-01-31 2008-10-01 株式会社東芝 半導体集積回路装置
EP1994470B1 (en) * 2006-03-07 2010-05-19 Nxp B.V. Electronic circuit with a memory matrix that stores pages including extra data
KR101033464B1 (ko) * 2008-12-22 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로
KR20110118874A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 시스템, 및 상기 반도체 장치의 동작 방법
US9230622B2 (en) * 2012-11-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Simultaneous two/dual port access on 6T SRAM

Also Published As

Publication number Publication date
US20140355335A1 (en) 2014-12-04
CN103455453B (zh) 2016-09-14
TW201445566A (zh) 2014-12-01
US9251887B2 (en) 2016-02-02
CN103455453A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
TWI718694B (zh) 記憶體裝置以及操作記憶體裝置以用於讀取頁面串流的方法
KR102385569B1 (ko) 메모리 장치
JP2011141928A (ja) 半導体装置及びその制御方法
US20160162351A1 (en) Parity check circuit and memory device including the same
US11625196B2 (en) Semiconductor memory device and operating method thereof
KR100890381B1 (ko) 반도체 메모리 소자
US20110211397A1 (en) Pipe latch circuit and method for operating the same
JP5125028B2 (ja) 集積回路
JP4919333B2 (ja) 半導体メモリ素子のデータ入力装置
US20150127870A1 (en) Semiconductor memory device
JP2005209108A (ja) メモリ外付けマイコン
TWI528362B (zh) 靜態隨機存取記憶體系統及其操作方法
JP2013077342A (ja) 試験装置および試験方法
JP4994103B2 (ja) アドレス変換メモリアクセス機構を備える半導体装置
KR20120102975A (ko) 메모리 장치 및 메모리 장치의 테스트 방법
CN105608033B (zh) 半导体装置及其操作方法
JP5499131B2 (ja) デュアルポートメモリおよびその方法
JP4952260B2 (ja) メモリ試験装置
JP5895640B2 (ja) データ処理装置およびメモリ制御装置
KR20070068057A (ko) 반도체 메모리 장치를 위한 입력 데이터 생성 장치
JP2014071929A (ja) Ｆｉｆｏ回路
KR101907072B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100856059B1 (ko) 반도체메모리소자
KR20100001831A (ko) 데이터 출력 제어 장치
TWI602185B (zh) 記憶體裝置及其操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees