TWI527201B - 畫素結構及其製造方法 - Google Patents

畫素結構及其製造方法 Download PDF

Info

Publication number
TWI527201B
TWI527201B TW102140317A TW102140317A TWI527201B TW I527201 B TWI527201 B TW I527201B TW 102140317 A TW102140317 A TW 102140317A TW 102140317 A TW102140317 A TW 102140317A TW I527201 B TWI527201 B TW I527201B
Authority
TW
Taiwan
Prior art keywords
layer
pixel
insulating layer
drain
source
Prior art date
Application number
TW102140317A
Other languages
English (en)
Other versions
TW201519415A (zh
Inventor
曾偉豪
張凡偉
方紹爲
陳泓旭
李仁佑
石宗祥
丁宏哲
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW102140317A priority Critical patent/TWI527201B/zh
Priority to CN201310716573.XA priority patent/CN103824809B/zh
Priority to US14/221,262 priority patent/US9331106B2/en
Publication of TW201519415A publication Critical patent/TW201519415A/zh
Priority to US14/719,326 priority patent/US9331107B2/en
Application granted granted Critical
Publication of TWI527201B publication Critical patent/TWI527201B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

畫素結構及其製造方法
本發明是有關於一種畫素結構及其製造方法，且特別是有關於一種具有改質的畫素電極的畫素結構及其製造方法。
電致發光裝置是一種自發光性(Emissive)之裝置。由於電致發光裝置具有無視角限制、低製造成本、高應答速度、省電、可使用於可攜式機器的直流驅動、工作溫度範圍大以及重量輕且可隨硬體設備小型化及薄型化等等。因此，電致發光裝置具有極大的發展潛力，可望成為下一世代的新穎平面顯示器。
一般來說，電致發光裝置是由一上電極層、一下電極層以及夾於兩電極層之間之一發光層所組成、其中下電極層一般是採用透明導電材質，以使發光層所產生的光線可以穿透出。下電極層通常是由畫素結構中的畫素電極構成。然而，一般需以多道光罩製程來製作畫素結構，其中有多層絕緣層存在於畫素電極與基板之間，因此當光線由畫素電極往基板方向穿透出時，容易造成電致發光裝置的光源顯示強度不足以及色偏等現象發生。
本發明提供一種畫素結構及其製造方法，其製程簡單而且畫素結構可具有理想的光源顯示強度。
本發明的畫素結構的製造方法，其包括以下的步驟。於一基板上依序形成一半導體材料層以及一第一金屬層。圖案化第一金屬層以形成一源極以及一汲極，且圖案化半導體材料層以形成一通道層以及一畫素圖案，其中源極以及汲極設置於通道層上。於基板上形成一第一絕緣層，第一絕緣層覆蓋通道層、源極、汲極以及畫素圖案。於通道層上方的第一絕緣層上形成一閘極。於基板上形成一第二絕緣層，第二絕緣層覆蓋閘極以及第一絕緣層。於第一絕緣層以及第二絕緣層中形成一畫素開口，畫素開口暴露出畫素圖案的至少一部分區域。對畫素開口所暴露出的畫素圖案的至少一部分區域進行改質以形成與汲極電性連接的一畫素電極。
本發明的畫素結構的製造方法，其包括以下的步驟。於一基板上形成一半導體材料層。圖案化半導體材料層以形成一通道圖案以及一畫素圖案，其中通道圖案包含一第一區域與分別位於第一區域兩側之第二區域。於通道圖案上形成一第一絕緣層，第一絕緣層覆蓋通道圖案的第一區域。於第一絕緣層上形成一閘極。形成一金屬層，覆蓋於該通道圖案之該等第二區域以及閘極。對金屬層進行改質以使金屬層形成一金屬氧化物層，並且與金屬層接觸的該等第二區域形成彼此分離的一源極以及一汲極，而與 金屬層接觸的畫素圖案形成一與汲極電性連接的畫素電極。於基板上形成一第二絕緣層，第二絕緣層覆蓋源極、汲極、閘極以及畫素電極。於第二絕緣層以及金屬氧化層中形成一畫素開口，畫素開口暴露出畫素電極的至少一部分區域。
本發明的畫素結構設置於一基板上。畫素結構包括一通道層、一源極、一汲極、一畫素電極、一第一絕緣層、一閘極以及一第二絕緣層。通道層設置於基板上。源極設置於通道層上。汲極設置於通道層上，源極以及汲極彼此分離。畫素電極設置於基板上，畫素電極與汲極電性連接，其中通道層與畫素電極包括一半導體材料層，並且畫素電極的氧氣含量低於通道層的氧氣含量。第一絕緣層覆蓋通道層。閘極設置於通道層上方的第一絕緣層上。第二絕緣層覆蓋閘極以及第一絕緣層，其中第二絕緣層中具有一畫素開口，畫素開口暴露出畫素電極的至少一部分區域。
基於上述，本發明之畫素結構的製造方法同時形成通道層以及畫素圖案，並改質畫素圖案以形成具有導體特性的畫素電極，其製程簡單可降低製作成本。此外，以畫素電極作為電致發光裝置的透明下電極時，由於畫素電極與基板之間幾乎沒有絕緣層的存在，因此可以確保光源的顯示強度並減少色偏的現象發生。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100a、200‧‧‧畫素結構
102、202‧‧‧基板
104、204‧‧‧半導體材料層
106‧‧‧第一金屬層
108‧‧‧下電極
110‧‧‧下導電層
112‧‧‧畫素圖案
114a、114b、114c‧‧‧墊層
116‧‧‧第一絕緣層
118‧‧‧上電極
120‧‧‧上導電層
122‧‧‧第二絕緣層
122a‧‧‧第一材料層
122b‧‧‧第二材料層
124‧‧‧畫素開口
126‧‧‧導體部
128‧‧‧半導體部
206‧‧‧通道圖案
206a‧‧‧第一區域
206b‧‧‧第二區域
208‧‧‧畫素圖案
210‧‧‧電容圖案
210a‧‧‧第三區域
210b‧‧‧第四區域
212‧‧‧接墊圖案
214‧‧‧第一絕緣層
216‧‧‧上電極
218‧‧‧金屬層
220‧‧‧金屬氧化物層
222‧‧‧導體部
224‧‧‧半導體部
226‧‧‧下電極
226a‧‧‧非改質部
226b‧‧‧改質部
228‧‧‧下導電層
229‧‧‧墊層
230‧‧‧第二絕緣層
230a‧‧‧第一材料層
230b‧‧‧第二材料層
232‧‧‧畫素開口
234‧‧‧上導電層
C1~C12‧‧‧接觸窗
CC‧‧‧電容連接線
CH‧‧‧通道層
CS‧‧‧儲存電容
D‧‧‧汲極
DC‧‧‧汲極連接線
DL‧‧‧資料線
G‧‧‧閘極
PE‧‧‧畫素電極
PD‧‧‧接墊
PL‧‧‧電源線
SL‧‧‧掃描線
S‧‧‧源極
SC‧‧‧源極連接線
T1~T4‧‧‧主動元件
I-I’、Ⅱ-Ⅱ’、Ⅲ-Ⅲ’、Ⅳ-Ⅳ‧‧‧剖線
圖1A至圖1E為本發明一實施例之畫素結構的製造流程剖面示意圖。
圖1F為本發明另一實施例之電致發光裝置的剖面示意圖。
圖2為圖1E之實施例的畫素結構的上視示意圖。
圖3為本發明另一實施例之畫素結構的剖面示意圖。
圖4A至圖4F為本發明另一實施例之畫素結構的製造流程剖面示意圖。
圖5為圖4F之實施例的畫素結構的上視示意圖。
圖6為本發明另一實施例之畫素結構的剖面示意圖。
圖7為本發明一實施例之主動元件之電流對電壓的關係圖。
圖1A至圖1E為本發明一實施例之畫素結構的製造流程剖面示意圖。圖2為圖1E之實施例的畫素結構的上視示意圖，其中圖1A至圖1E的剖面位置可參考圖2所繪示的剖線位置。為清楚繪示畫素結構的構件位置，圖2省略繪示部分構件。
請參照圖1A與圖2，首先，於一基板102上形成一半導體材料層104以及一第一金屬層106。半導體材料層104的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2與M3各自獨立為Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。其中半導體材料層104的電子遷移率 會隨著載子濃度增加而增加。第一金屬層106的材料包括鋁(Al)、氮化鉬/鋁(MoN/Al)堆疊膜、氮化鉬/鋁/氮化鉬(MoN/Al/MoN)堆疊膜、鈦/銅/鈦(Ti/Cu/Ti)堆疊膜、鈦合金/銅/鈦合金(Ti alloy/Cu/Ti alloy)堆疊膜、氮化鉬/釹化鋁(MoN/AlNd)堆疊膜、鈦/釹化鋁(Ti/AlNd)堆疊膜、鈦合金/釹化鋁(Ti alloy/AlNd)堆疊膜。
請參照圖1B與圖2，圖案化半導體材料層104以及第一 金屬層106以形成一源極S、一汲極D、一下電極108、一資料線DL、一下導電層110、一通道層CH、一畫素圖案112以及多個墊層114a、114b、114c。汲極S、汲極D、下電極108、資料線DL以及下導電層110屬於同一膜層。通道層CH、畫素電極112以及墊層114a、114b、114c屬於同一膜層。詳細而言，可先透過一半色調光罩(half tone mask)製程來圖案化半導體材料層104以形成通道層CH、畫素圖案112以及墊層114a、114b、114c。此時，通道層CH、畫素圖案112以及墊層114a、114b、114c上方還殘留著待圖案化的部分第一金屬層106。接著，再次透過該半色調光罩製程圖案化上述待圖案化的部分第一金屬層106以形成源極S、汲極D、下電極108、資料線DL以及下導電層110。換言之，本實施例可使用同一道光罩製程形成源極S、汲極D、通道層CH以及畫素圖案112。
在本實施例中，源極S以及汲極D設置於通道層CH上，且源極S以及汲極D彼此分離。下電極108設置於墊層114a上。資料線DL設置於墊層114b上。下導電層110設置於墊層114c上。 換言之，墊層114a位於基板102與下電極108之間。墊層114b位於基板102與資料線DL之間。墊層114c位於基板102與下導電層110之間。
接著，請參照圖1C與圖2，於基板102上形成一第一絕緣層116。第一絕緣層116覆蓋源極S、汲極D、通道層CH、畫素圖案112、下電極108以及資料線DL。第一絕緣層116中具有多個接觸窗以暴露出部分構件，這些接觸窗例如是以一道光罩製程形成。具體而言，一第一接觸窗C1暴露出源極S的部分區域，一第二接觸窗C2暴露出一電源線PL的部分區域，一第三接觸窗C3暴露出汲極D的部分區域，一第四接觸窗C4暴露出畫素圖案112的部分區域，一第五接觸窗C5暴露出下導電層110。第一絕緣層116的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x>1)以及上述材料之堆疊膜。
接著，請參照圖1D與圖2，於基板102上形成一圖案化金屬層，其例如是以一道光罩製程於第一絕緣層116上形成一源極連接線SC、一閘極G、一汲極連接線DC、一上電極118、一掃描線SL以及一上導電層120。換言之，源極連接線SC、閘極G、汲極連接線DC、上電極118、掃描線SL以及上導電層120屬於同一膜層。具體而言，閘極G設置於通道層CH上方的第一絕緣層116上。源極連接線SC透過第一接觸窗C1以及第二接觸窗C2 分別與源極S以及電源線PL電性連接(如圖2的上視圖所示)，其中電源線PL可經由源極連接線SC提供一電流源至源極S。汲極連接線DC透過第三接觸窗C3與汲極D連接，且汲極連接線DC更進一步透過第四接觸窗C4與畫素圖案112連接。上電極118設置於下電極108上方的第一絕緣層116上，其中對應的上電極108與下電極118可形成一儲存電容CS。上導電層120設置於下導電層110上，其中上導電層120與下導電層110直接接觸而形成一接墊PD。接墊PD例如是位於資料線DL或掃描線SL之末端而用以和印刷電路板或是驅動晶片電性連接的導電結構。
接著，請參照圖1E與圖2，於基板102上形成一第二絕 緣層122，並且以一道光罩製程於第一絕緣層116以及第二絕緣層122中形成一畫素開口124以暴露出畫素圖案112的部分區域。但不以此為限，在其他實施例中亦可先於第二絕緣層122中形成一開口，再於第一絕緣層116中形成另一開口，以共同構成一畫素開口124暴露出畫素圖案112的部分區域。第二絕緣層122覆蓋上電極118以及掃描線SL，且第二絕緣層122暴露出上導電層120。接著，對畫素開口124所暴露出的畫素圖案112的部分區域進行改質以形成一畫素電極PE。具體而言，第二絕緣層122包括一第一材料層122a以及一第二材料層122b，其中第一材料層122a的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x大於1)以 及上述材料之堆疊膜。第一材料層122a的材料也可以是有機材料，例如碳氫氧化合物(CxOyHz，x、y及z皆大於1)。第二材料層122b的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x>1)以及上述材料之堆疊膜。第二材料層122b的材料也可以是有機材料，例如碳氫氧化合物(CxOyHz，x、y及z皆大於1)。在此，是以第二絕緣層122包括兩層材料層為例說明，但本發明並不限定第二絕緣層122的材料層數目。
具體而言，上述改質畫素圖案112的方法例如是對畫素開口124所暴露出的畫素圖案112的部分區域進行一氮氣退火製程。氮氣退火製程的溫度約為150℃至450℃。被畫素開口124暴露出而進行氮氣退火製程後的畫素圖案112的部分區域會轉變成具有導體特性的一導體部126，其中導體部126的氧氣含量為小於4at%(原子百分比)。被第一絕緣層116以及第二絕緣層122覆蓋而未受氮氣退火製程影響的畫素圖案112的部分區域則維持半導體特性而形成一半導體部128，其中半導體部128的氧氣含量為大於等於4at%(原子百分比)。導體部126與半導體部128構成畫素電極PE。畫素電極PE與通道層CH位於同一表面上。本實施例以四道光罩製程完成畫素結構100的製作，因此具有簡易的製程並可節省製作成本。
以另一方面來看，畫素電極PE與通道層CH都包括半導 體材料層，其中畫素電極PE的導體部126的氧氣含量低於通道層CH的氧氣含量。畫素電極PE的導體部126的氧氣含量為小於4at%。通道層CH的氧氣含量為大於等於4at%。半導體材料層的氧氣含量影響其片電阻，在本實施例中，畫素電極PE的導體部126的片電阻為小於120Ω/□，通道層CH的片電阻約大於1500Ω/□。進一步而言，畫素電極PE包括導體部126以及半導體部128。 導體部126具有透明導電性質，因此其可用以作為電致發光裝置的透明下電極。具體而言，如圖1F所示，畫素開口124中可以更進一步設置一發光層130以及一上電極層132以形成電致發光裝置的畫素結構100a。在本實施例中，由於畫素電極PE是直接設置於基板102上，因此相較於習知下電極與基板之間具有多層絕緣層的電致發光裝置，本實施例之畫素電極PE作為電致發光裝置10的透明下電極，當光線由畫素電極PE往基板102射出時，可保有較強的光源顯示強度而且不易有色偏的現象發生。
在本實施例中，源極S、汲極D、通道層CH以及閘極G大致上構成一第一主動元件T1。此外，畫素結構100可以更包括一第二主動元件T2而形成包括兩個主動元件與一個電容(即2T1C)的電路結構。換言之，本實施例的電致發光裝置的畫素結構100a是以2T1C的電路結構來驅動，其中主動元件T1、T2例如是頂部閘極型薄膜電晶體，但其僅為舉例說明，本發明並不限定必須為2T1C的電路結構。
本實施例之畫素結構100的第一主動元件T1的評價結果 如圖7所示，由圖7可知，第一主動元件T1具有良好的電性表現，其中第一主動元件T1的載子遷移率大於20cm2/Vs。
在本實施例中，畫素電極PE的半導體部128與通道層CH彼此分離且與汲極連接線DC連接，因此畫素電極PE可透過汲極連接線DC與汲極D電性連接。但本發明不限於此，在圖3所示的實施例中，畫素電極PE的半導體層128可與通道層CH彼此連接，以使畫素電極PE直接透過通道層CH與汲極D電性連接。
圖4A至圖4F為本發明一實施例之畫素結構的製造流程剖面示意圖。圖5為圖4F之實施例的畫素結構的上視示意圖，其中圖4A至圖4F的剖面位置可參考圖5所繪示的剖線位置。為清楚繪示畫素結構的構件位置，圖5省略繪示部分構件，如絕緣層。
請參照圖4A與圖5，首先，於一基板202上形成一半導體材料層204。半導體材料層204的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2與M3各自獨立為Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
請參照圖4B與圖5，以一道光罩製程圖案化半導體材料層204以形成一通道圖案206、一畫素圖案208、一電容圖案210以及一接墊圖案212。通道圖案206包括一第一區域206a以及一第二區域206b，其中第二區域206b位於第一區域206a的兩側。電容圖案210包括一第三區域210a以及一第四區域210b，其中第四區域210b位於第三區域210a的兩側。
請參照圖4C與圖5，於基板202上形成一絕緣材料層(未 繪示)以及一金屬材料層(未繪示)，以一道光罩製程圖案化絕緣材料層以及金屬材料層以形成一第一絕緣層214以及一圖案化金屬層。絕緣材料層的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x大於1)以及上述材料之堆疊膜。絕緣材料層的材料也可以是有機材料，例如碳氫氧化合物(CxOyHz，x、y及z皆大於1)。。 金屬材料層的材料包括鋁(Al)、氮化鉬/鋁(MoN/Al)堆疊膜、氮化鉬/鋁/氮化鉬(MoN/Al/MoN)堆疊膜、鈦/銅/鈦(Ti/Cu/Ti)堆疊膜、鈦合金/銅/鈦合金(Ti alloy/Cu/Ti alloy)堆疊膜、氮化鉬/釹化鋁(MoN/AlNd)堆疊膜、鈦/釹化鋁(Ti/AlNd)堆疊膜、鈦合金/釹化鋁(Ti alloy/AlNd)堆疊膜。圖案化金屬層位於第一絕緣層214上且包括一閘極G、一上電極216以及一掃描線SL。具體而言，第一絕緣層214覆蓋通道圖案206的第一區域206a以及電容圖案210的第三區域210a。閘極G位於第一區域206a上方的第一絕緣層214上。上電極216位於第三區域210a上方的第一絕緣層214上。
接著，於基板202上形成一金屬層218。金屬層218至少 覆蓋通道圖案206的第二區域206b、閘極G、畫素圖案208、電容圖案210的第四區域210b、上電極216、掃描線SL以及接墊圖案212。金屬層218的材料包括鋁、鈦、矽或鉬。金屬層218的厚度例如是小於150埃(Å)。
請參照圖4C、圖4D以及圖5，對金屬層218進行改質以形成一金屬氧化物層220。具體而言，對金屬層218進行改質的方法例如是進行一氧氣退火製程以使金屬層218氧化成一金屬氧化物層220。氧氣退火製程的溫度約為150℃至450℃。在此，金屬氧化物層220可視為絕緣材料。通道圖案206、畫素圖案208、電容圖案210以及接墊圖案212中與金屬層218接觸之區域會受到氧化退火製程的溫度影響而產生材料性質的轉變，例如是由半導體改質成導體。在進行氧氣退火製程後，一源極S、一汲極D、一導體部222、一半導體部224、一下電極226、一下導電層228以及一墊層229可被形成。
具體而言，與金屬層218接觸之位於第二區域206b的通道圖案206會形成彼此分離的源極S以及汲極D。位於第一區域206a的通道圖案206形成一通道層CH，通道層CH位於源極S以及汲極D之間。在本實施例中，位於源極S以及汲極D下方之未改質的通道圖案206可視為是通道層CH的一部分。
與金屬層218接觸的畫素圖案208的表面會形成導體部222，而未與金屬層218接觸的畫素圖案208的部分會形成半導體部224。導體部222的氧氣含量為小於4at%，半導體部224的氧氣含量為大於等於4at%。導體部222與半導體部224構成一畫素電極PE，其中半導體部224位於導體部222與基板202之間。在本實施例中，畫素電極PE與通道層CH屬於同一膜層。畫素電極PE與通道層CH位於同一表面上。
以另一方面來看，畫素電極PE與通道層CH都包括半導 體材料層，其中畫素電極PE的導體部222的氧氣含量低於通道層CH的氧氣含量。畫素電極PE的導體部222的氧氣含量為小於4at%。通道層CH的氧氣含量為大於等於4at%。半導體材料層的氧氣含量影響其片電阻，在本實施例中，畫素電極PE的導體部222的片電阻為小於120Ω/□，通道層CH的片電阻約大於1500Ω/□。
與金屬層218接觸之位於第四區域210b的電容圖案210會形成一改質部226b。位於第三區域210a的電容圖案210會形成一非改質部226a，其中改質部226b位於非改質部226a的兩側。改質部226b與源極S以及汲極D屬於同一膜層。第一絕緣層214覆蓋非改質部226a。非改質部226a與改質部226b共同構成下電極226。
與金屬層218接觸之接墊圖案212的表面會形成下導電層228，下導電層228與源極S以及汲極D屬於同一膜層。位於下導電層228下方之未改質的接墊圖案212形成墊層229，其中墊層229位於下導電層228與基板202之間。
接著，請參照圖4E以及圖5，於基板202上形成一第二絕緣層230，並且以一道光罩製程於第二絕緣層230中形成一畫素開口232以暴露出畫素電極PE的導體部222的部分區域。第二絕緣層230覆蓋金屬氧化物層220。具體而言，第二絕緣層230包括一第一材料層230a以及一第二材料層230b，其中第一材料層230a 覆蓋金屬氧化物層220。第一材料層230a的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x大於1)以及上述材料之堆疊膜。 第一材料層230a的材料也可以是有機材料，例如碳氫氧化合物(CxOyHz，x、y及z皆大於1)。第二材料層230b的材料包括鈦氧化物(TiOx)、矽氧化物(SiOx)、矽氮化物(SiNx)、矽氮氧化物(SiON)、鋁氧化物(AlOx)、鋯氧化物(ZrOx)、鉿氧化物(HfOx)、鎂鉿氧化物(MgZrOx)、鋇鈦氧化物(BaTiOx，x>1)以及上述材料之堆疊膜。第二材料層230b的材料也可以是有機材料，例如碳氫氧化合物(CxOyHz，x、y及z皆大於1)。在此，是以第二絕緣層230包括兩層材料層為例說明，但本發明並不限定第二絕緣層230的材料層數目。
第二絕緣層230以及金屬氧化物層220中更具有多個接觸窗以暴露出部分構件，這些接觸窗例如是與畫素開口232同時形成。換言之，在形成這些接觸窗時，除了移除部分第二絕緣層230外，更進一步移除部分金屬氧化物層220以暴露出部分構件。 詳細而言，一第六接觸窗C6暴露出源極S的部分區域，一第七接觸窗C7暴露出汲極D的部分區域，一第八接觸窗C8暴露出畫素電極PE的部分區域，一第九接觸窗C9以及一第十接觸窗C10暴露出下電極226的改質部226b，一第十一接觸窗C11暴露出下導電層228。
接著，請參照圖4F以及圖5，於基板202上形成一圖案 化金屬層，其例如是以一道光罩製程於第二絕緣層230上形成一電源線PL、一源極連接線SC、一汲極連接線DC、一電容連接線CC、一資料線DL以及一上導電層234。換言之，電源線PL、源極連接線SC、汲極連接線DC、電容連接線CC、資料線DL以及上導電層234屬於同一膜層。具體而言，源極連接線SC與電源線PL連接，且源極連接線SC透過第六接觸窗C6與源極S連接，因此電源線PL可經由源極連接線SC提供一電流源至源極S。在此，是以電源線PL與源極連接線SC以同一道製程製作為例說明。但本發明不限於此。電源線PL也可以透過其他製程製作而與源極遲接線SC不屬於同一膜層。
汲極連接線DC透過第七接觸窗C7與汲極D連接，且汲極連接線DC更進一步透過第八接觸窗C8與畫素電極PE連接。電容連接線CC透過第九接觸窗C9以及第十接觸窗C10與下電極226連接。上導電層234透過第十一接觸窗C11與下導電層228連接。上電極216設置於下電極226上方的第一絕緣層214上，其中對應的上電極216與下電極226可形成一儲存電容CS。上導電層234設置於下導電層228上，其中上導電層234與下導電層228直接接觸而形成一接墊PD。接墊PD例如是位於資料線DL或掃描線SL之末端而與印刷電路板或是驅動晶片電性連接的導電結構。
在本實施例中，被畫素開口232暴露出的畫素電極PE是 直接設置於基板202上，因此相較於習知下電極與基板之間具有多層絕緣層的電致發光裝置，本實施例之畫素電極PE作為電致發光裝置的透明下電極，當光線經過畫素電極PE往基板202射出時，可保有較強的光源顯示強度而且不易有色偏的現象發生。而且，本實施例以四道光罩製程完成畫素結構200的製作，因此具有簡易的製程並可節省製作成本。
在本實施例中，源極S、汲極D、通道層CH以及閘極G大致上構成一第三主動元件T3。此外，畫素結構200可以更包括一第四主動元件T4而形成包括兩個主動元件與一個電容(即2T1C)的電路結構。換言之，本實施例是以2T1C的電路結構來驅動發光層，其中主動元件T3、T4例如是頂部閘極型薄膜電晶體，但其僅為舉例說明，本發明並不限定必須為2T1C的電路結構。
在本實施例中，畫素電極PE與通道層CH彼此分離且與汲極連接線DC連接，因此畫素電極PE可透過汲極連接線DC與汲極D電性連接。但本發明不限於此，在圖6所示的實施例中，畫素電極PE可與通道層CH彼此連接，以使畫素電極PE直接與汲極D電性連接。
上述於圖2以及圖5所揭露的是應用於電致發光裝置的畫素設計。然，本發明改質畫素圖案以形成畫素電極的方法不限於僅能應用於電致發光裝置的畫素結構中。換言之，本發明改質畫素圖案以形成畫素電極的方法也可使用在其他需要較少光罩製程數目來完成的畫素結構中。
綜上所述，本發明在形成通道層時一併形成畫素圖案，並將畫素圖案改質成具有導體特性的畫素電極，如此一來，可以減少光罩製程的數目，以降低製作成本。此外，當畫素電極作為電致發光裝置的透明下電極時，由於改質後的畫素電極與基板之間幾乎沒有絕緣層的存在，因此可以確保光源的顯示強度並減少色偏的現象發生。
102‧‧‧基板
108‧‧‧下電極
110‧‧‧下導電層
114a、114b、114c‧‧‧墊層
116‧‧‧第一絕緣層
118‧‧‧上電極
120‧‧‧上導電層
122‧‧‧第二絕緣層
122a‧‧‧第一材料層
122b‧‧‧第二材料層
124‧‧‧畫素開口
126‧‧‧導體部
128‧‧‧半導體部
C1、C3、C4、C5‧‧‧接觸窗
CH‧‧‧通道層
CS‧‧‧儲存電容
D‧‧‧汲極
DC‧‧‧汲極連接線
DL‧‧‧資料線
G‧‧‧閘極
PE‧‧‧畫素電極
PD‧‧‧接墊
SL‧‧‧掃描線
S‧‧‧源極
SC‧‧‧源極連接線
T1‧‧‧主動元件
I-I’、Ⅱ-Ⅱ’、Ⅲ-Ⅲ’、Ⅳ-Ⅳ’‧‧‧剖線

Claims (22)

  1. 一種畫素結構的製造方法，包括：於一基板上依序形成一半導體材料層以及一第一金屬層；圖案化該第一金屬層以形成一源極以及一汲極，且圖案化該半導體材料層以形成一通道層以及一畫素圖案，其中該源極以及該汲極設置於該通道層上；於該基板上形成一第一絕緣層，該第一絕緣層覆蓋該通道層、該源極、該汲極以及該畫素圖案；於該通道層上方的該第一絕緣層上形成一閘極；於該基板上形成一第二絕緣層，該第二絕緣層覆蓋該閘極以及該第一絕緣層；於該第一絕緣層以及該第二絕緣層中形成一畫素開口，該畫素開口暴露出該畫素圖案的至少一部分區域；以及對該畫素開口所暴露出的該畫素圖案的至少一部分區域進行改質，以形成與該汲極電性連接的一畫素電極。
  2. 如申請專利範圍第1項所述的畫素結構的製造方法，其中對該畫素開口所暴露出的該畫素圖案的至少一部分區域進行改質的方法包括一氮氣退火製程。
  3. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該半導體材料層的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2與M3各自獨立為Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
  4. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該源極、該汲極、該通道層以及該畫素圖案是以同一道光罩製程形成。
  5. 如申請專利範圍第1項所述的畫素結構的製造方法，更包括形成一第一接觸窗以及一第二接觸窗於該第一絕緣層中並分別暴露出該源極以及該汲極；以及形成該閘極、一源極連接線以及一汲極連接線於該第一絕緣層上，且該源極連接線透過該第一接觸窗連接該源極，以及該汲極連接線透過該第二接觸窗連接該汲極。
  6. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在圖案化該第一金屬層時，更包括形成一儲存電容的一下電極，該第一絕緣層覆蓋該下電極，並且於該下電極上方的該第一絕緣層上形成對應該下電極之該儲存電容的一上電極。
  7. 一種畫素結構的製造方法，包括：於一基板上形成一半導體材料層；圖案化該半導體材料層以形成一通道圖案以及一畫素圖案，其中該通道圖案包含一第一區域與分別位於該第一區域兩側之第二區域；於該通道圖案上形成一第一絕緣層，該第一絕緣層覆蓋該通道圖案的該第一區域；於該第一絕緣層上形成一閘極；形成一金屬層，覆蓋於該通道圖案之該等第二區域以及該閘 極；對該金屬層進行改質，以使該金屬層形成一金屬氧化物層，並且與該金屬層接觸的該等第二區域形成彼此分離的一源極以及一汲極，而與該金屬層接觸的該畫素圖案形成一與該汲極電性連接的畫素電極；於該基板上形成一第二絕緣層，該第二絕緣層覆蓋該源極、該汲極、該閘極以及該畫素電極；於該第二絕緣層以及該金屬氧化層中形成一畫素開口，該畫素開口暴露出該畫素電極的至少一部分區域。
  8. 如申請專利範圍第7項所述的畫素結構的製造方法，其中對該金屬層進行改質的方法包括一氧氣退火製程。
  9. 如申請專利範圍第7項所述的畫素結構的製造方法，其中該半導體材料層的材料包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2與M3各自獨立為Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
  10. 如申請專利範圍第7項所述的畫素結構的製造方法，更包括形成一第一接觸窗以及一第二接觸窗於該第二絕緣層以及該金屬氧化物層中並分別暴露出部分該源極以及部分該汲極；形成一源極連接線以及一汲極連接線於該第二絕緣層上且該源極連接線透過該第一接觸窗連接該源極，以及該汲極連接線透過該第二接觸窗連接該汲極。
  11. 如申請專利範圍第7項所述的畫素結構的製造方法，更 包括形成一儲存電容，該儲存電容的形成方法包括：在圖案化該半導體材料層時，更包括形成一電容圖案，該電容圖案包含一第三區域與分別位於該第三區域兩側之第四區域；該第一絕緣層更形成於該電容圖案的該第三區域；於該第三區域上方的該第一絕緣層上形成一上電極，其中該金屬層更覆蓋於該電容圖案的該等第四區域以及該上電極，而在對該金屬層進行改質時，與該金屬層接觸的該電容圖案的該等第四區域形成一下電極。
  12. 一種畫素結構，設置於一基板上，該畫素結構包括：一通道層，設置於該基板上；一源極以及一汲極，設置於該通道層上，且該源極與該汲極彼此分離；一畫素電極，設置於該基板上，該畫素電極與該汲極電性連接，其中該通道層與該畫素電極包括一半導體材料層，並且該畫素電極的氧氣含量低於該通道層的氧氣含量；一第一絕緣層，覆蓋該通道層；一閘極，設置於該通道層上方的該第一絕緣層上；以及一第二絕緣層，覆蓋該閘極以及該第一絕緣層，其中該第二絕緣層中具有一畫素開口，該畫素開口暴露出該畫素電極的至少一部分區域。
  13. 如申請專利範圍第12項所述的畫素結構，其中該通道層與該畫素電極位於同一表面上。
  14. 如申請專利範圍第12項所述的畫素結構，其中該通道層與該畫素電極係由同一半導體材料層所製作，該半導體材料層包括In(2-x)M3(x)O3[Zn(1-y)M2(y)O]mN(z)，其中0≦x≦2，0≦y≦1，0≦m<6，0≦z≦1，M2與M3各自獨立為Mg、Ca、Sr、Hf、Zn、Sn、B、Al、Ga、Y或La。
  15. 如申請專利範圍第12項所述的畫素結構，其中該第一絕緣層更覆蓋該源極以及該汲極，並且暴露出該畫素電極的至少一部分區域。
  16. 如申請專利範圍第15項所述的畫素結構，其中該畫素電極包括一導體部以及一半導體部，該畫素開口暴露出該畫素電極的該導體部，該第一絕緣層以及該第二絕緣層覆蓋該畫素電極的該半導體部。
  17. 如申請專利範圍第15項所述的畫素結構，更包括：一第一接觸窗以及一第二接觸窗，設置於該第一絕緣層內，且該第一接觸窗和該第二接觸窗分別暴露出該源極以及該汲極；以及一源極連接線以及一汲極連接線，設置於該第一絕緣層上，其中該源極連接線透過該第一接觸窗和該源極連接，且該汲極連接線透過該第二接觸窗和該汲極連接。
  18. 如申請專利範圍第15項所述的畫素結構，更包括一儲存電容，該儲存電容包括：一下電極，設置於該基板上，該第一絕緣層更覆蓋該下電極， 其中該下電極包含與該源極以及該汲極相同之膜層；以及一上電極，設置於該下電極上方的該第一絕緣層上，該上電極與該閘極屬於同一膜層。
  19. 如申請專利範圍第12項所述的畫素結構，更包括一金屬氧化物層，該金屬氧化物層覆蓋於該閘極、該第一絕緣層、該源極以及該汲極上，並且暴露出該畫素電極的至少一部分區域，而該第二絕緣層設置於該金屬氧化物層上。
  20. 如申請專利範圍第19項所述的畫素結構，其中該畫素電極包括一導體部以及一半導體部，該半導體部設置於該基板上，且該導體部設置於該半導體部上，該畫素開口暴露出該畫素電極的該導體部。
  21. 如申請專利範圍第19項所述的畫素結構，更包括：一第一接觸窗、一第二接觸窗以及一第三接觸窗，設置於該第二絕緣層以及該金屬氧化物層中，且該第一接觸窗與該第二接觸窗分別暴露出該源極以及該汲極，該第三接觸窗暴露出該出畫素電極；以及一源極連接線以及一汲極連接線，設置於該第二絕緣層上，其中該源極連接線透過該第一接觸窗和該源極連接，且該汲極連接線透過該第二接觸窗與該第三接觸窗連接該汲極和該畫素電極。
  22. 如申請專利範圍第19項所述的畫素結構，更包括一儲存電容，該儲存電容包括： 一下電極，設置於該基板上，該下電極包括一非改質部以及位於該非改質部兩側的一改質部，該改質部與該源極以及該汲極屬於同一膜層，且該第一絕緣層更覆蓋該非改質部；一上電極，設置於該非改質部上方的該第一絕緣層上，該上電極與該閘極屬於同一膜層。
TW102140317A 2013-11-06 2013-11-06 畫素結構及其製造方法 TWI527201B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102140317A TWI527201B (zh) 2013-11-06 2013-11-06 畫素結構及其製造方法
CN201310716573.XA CN103824809B (zh) 2013-11-06 2013-12-23 像素结构及其制造方法
US14/221,262 US9331106B2 (en) 2013-11-06 2014-03-20 Pixel structure and fabrication method thereof
US14/719,326 US9331107B2 (en) 2013-11-06 2015-05-22 Pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102140317A TWI527201B (zh) 2013-11-06 2013-11-06 畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201519415A TW201519415A (zh) 2015-05-16
TWI527201B true TWI527201B (zh) 2016-03-21

Family

ID=50759797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140317A TWI527201B (zh) 2013-11-06 2013-11-06 畫素結構及其製造方法

Country Status (3)

Country Link
US (2) US9331106B2 (zh)
CN (1) CN103824809B (zh)
TW (1) TWI527201B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
US20170084643A1 (en) * 2015-09-17 2017-03-23 Intermolecular, Inc. Storage Capacitors for Displays and Methods for Forming the Same
DE112017003811B4 (de) * 2016-07-29 2021-09-09 Sony Corporation Displayeinrichtung
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
US10916613B1 (en) * 2019-07-26 2021-02-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and OLED display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173652A (ja) * 2005-12-23 2007-07-05 Mitsubishi Electric Corp 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
TWI470327B (zh) 2008-01-08 2015-01-21 Au Optronics Corp 畫素結構
US8896065B2 (en) 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
KR101365909B1 (ko) 2008-09-05 2014-02-21 금오공과대학교 산학협력단 유기전계발광표시장치와 이의 제조방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR102377866B1 (ko) * 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101108175B1 (ko) 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI422039B (zh) 2011-05-11 2014-01-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US8902135B2 (en) 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device

Also Published As

Publication number Publication date
US20150270293A1 (en) 2015-09-24
US9331106B2 (en) 2016-05-03
TW201519415A (zh) 2015-05-16
CN103824809B (zh) 2017-05-17
US20150123111A1 (en) 2015-05-07
US9331107B2 (en) 2016-05-03
CN103824809A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI527201B (zh) 畫素結構及其製造方法
CN107026190B (zh) 显示装置
JP6916256B2 (ja) 表示装置
CN104637438B (zh) 柔性显示器及其制造方法
US10050099B2 (en) Organic light-emitting diode display including upper insulation layer and lower insulation layer having different refractive indexs
KR101314787B1 (ko) 어레이 기판
US7615922B2 (en) Electro-luminescent display device and method for fabricating the same
CN107516471B (zh) 发光面板
US9577114B2 (en) Transistors, methods of forming transistors and display devices having transistors
TWI294192B (en) Method for manufacturing an organic light-emitting display (oled) with black matrix
TW201103142A (en) Organic light emitting display device and fabricating method thereof
US10199601B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
TW201030966A (en) Organic light emitting diode display and method of manufacturing the same
JPWO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
KR20170047473A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN107452768A (zh) 有机发光二极管显示器及其制造方法
TW201222808A (en) Organic light emitting display device and method of manufacturing the same
JP2017175022A (ja) 薄膜トランジスタ
TW201444079A (zh) 有機發光顯示裝置及其製造方法
CN111244111A (zh) 阵列基板及显示装置
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP3742509B1 (en) Display panel
KR102456299B1 (ko) 유기 발광 표시 장치
JP2021013021A (ja) ディスプレイ装置
US9634077B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices