CN108461520A - 一种oled背板及其制备方法 - Google Patents

一种oled背板及其制备方法 Download PDF

Info

Publication number
CN108461520A
CN108461520A CN201810017447.8A CN201810017447A CN108461520A CN 108461520 A CN108461520 A CN 108461520A CN 201810017447 A CN201810017447 A CN 201810017447A CN 108461520 A CN108461520 A CN 108461520A
Authority
CN
China
Prior art keywords
layer
electrode
drain electrode
gate insulating
flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810017447.8A
Other languages
English (en)
Inventor
余明爵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810017447.8A priority Critical patent/CN108461520A/zh
Priority to PCT/CN2018/079001 priority patent/WO2019136819A1/zh
Priority to US16/023,462 priority patent/US10424628B2/en
Publication of CN108461520A publication Critical patent/CN108461520A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种OLED背板及其制备方法，该方法包括下述步骤：在玻璃基板上沉积缓冲层；在缓冲层上沉积第一金属层，图形化第一金属层，形成源极、漏极以及存储电容下电极；在缓冲层上沉积半导体层，且半导体层覆盖源极与漏极；在半导体层上沉积栅极绝缘层；在栅极绝缘层上沉积第二金属层，图形化第二金属层，形成栅极以及存储电容上电极；利用栅极自对准刻蚀栅极绝缘层和半导体层，将源极和漏极露出。本发明在制备OLED背板的过程中，可以减少所需的光罩，有效降低OLED背板的制作成本。

Description

一种OLED背板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种OLED背板及其制备方法。
背景技术
现有的OLED(Organic Light-Emitting Diode，有机发光二极管)背板一般采用顶栅自对准结构(top gate self-aligned oxide)。如图1所示，OLED背板包括位于玻璃基板1’上的缓冲层2’，缓冲层2’上包含有半导体层3’、栅极绝缘层4’、栅极5’、层间绝缘层6’，源极8’和漏极9’通过层间绝缘层6’上的过孔与半导体层3’上的导体化区域31’电性连接，层间绝缘层6’上设置有钝化层7’，钝化层7’覆盖源极8’和漏极9’。
在制备上述的OLED背板时，需要5道光罩才能完成：使用第1道光罩，对半导体层3’进行图形化处理处理，得到图1中的图形；使用第2道光罩，对栅极金属层进行图形化处理，得到图1中栅极5’的图形；使用第3道光罩，对层间绝缘层6’进行图形化处理，得到过孔；使用第4道光罩，对源漏极金属层进行图形化处理，得到图1中的源极8’和漏极9’；使用第5道光罩，对钝化层进行图形化处理，得到过孔，以便在后续制程中，在钝化层上方的ITO电极可以通过过孔与漏极连接。
由于在制备OLED背板时，需要使用5道光罩才能完成，会提高OLED背板的制备成本，降低OLED背板的制备效率。
发明内容
为解决上述技术问题，本发明提供一种OLED背板及其制备方法，在制备OLED背板的过程中，可以减少所需的光罩，有效降低OLED背板的制作成本。
本发明提供的一种OLED背板的制备方法，包括下述步骤：
在玻璃基板上沉积缓冲层；
在所述缓冲层上沉积第一金属层，图形化所述第一金属层，形成源极、漏极以及存储电容下电极；
在所述缓冲层上沉积半导体层，且所述半导体层覆盖所述源极与所述漏极；
在所述半导体层上沉积栅极绝缘层；
在所述栅极绝缘层上沉积第二金属层，图形化所述第二金属层，形成栅极以及存储电容上电极；
利用所述栅极自对准刻蚀所述栅极绝缘层和所述半导体层，将所述源极和所述漏极露出。
优选地，还包括下述步骤：
在所述缓冲层上形成钝化层，且所述钝化层覆盖所述源极、所述漏极、所述栅极、所述存储电容上电极以及所述存储电容下电极。
优选地，还包括下述步骤：
在所述钝化层上形成平坦层；
在所述平坦层和所述钝化层上均形成过孔，还在所述平坦层上形成ITO电极，其中，所述平坦层上的过孔与所述钝化层上的过孔正对且位于所述漏极上方，所述ITO电极通过所述平坦层上的过孔以及所述钝化层上的过孔与所述漏极电性连接。
优选地，还包括下述步骤：
在所述平坦层上形成像素定义层，且所述像素定义层覆盖所述ITO电极；
图形化所述像素定义层，使得所述ITO电极至少部分露出。
优选地，所述缓冲层为至少一层SiOx和/或至少一层SiNx；
且所述缓冲层的厚度范围为1000～5000埃米。
优选地，所述栅极绝缘层为至少一层SiOx和/或至少一层SiNx；
且所述栅极绝缘层的厚度范围为1000～3000埃米。
优选地，所述第一金属层和所述第二金属层均为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种制成；
所述半导体层为金属氧化物半导体材料制成，所述金属氧化物半导体材料为IGZO、ITZO以及IGZTO中的一种。
本发明还提供一种OLED背板，包括缓冲层、位于所述缓冲层上的源极、漏极以及存储电容下电极，在所述源极和所述漏极之间设有半导体层，在所述半导体层上方设有栅极绝缘层，在所述栅极绝缘层上设有栅极和存储电容上电极。
优选地，所述缓冲层上设有钝化层，且所述钝化层覆盖所述源极、所述漏极、所述栅极、所述存储电容上电极以及所述存储电容下电极；
所述钝化层上方设有平坦层，所述平坦层和所述钝化层上均设有过孔，所述平坦层上的过孔与所述钝化层上的过孔正对且位于所述漏极上方，所述平坦层上还设有ITO电极，所述ITO电极通过所述平坦层上的过孔以及所述钝化层上的过孔与所述漏极电性连接；
所述平坦层上设有像素定义层，所述像素定义层上设有缺口，所述缺口位于所述ITO电极上方。
优选地，所述缓冲层为至少一层SiOx和/或至少一层SiNx，且所述缓冲层的厚度范围为1000～5000埃米；
所述栅极绝缘层为至少一层SiOx和/或至少一层SiNx，且所述栅极绝缘层的厚度范围为1000～3000埃米；
所述栅极、所述源极以及所述漏极的材料均为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种；
所述半导体层的材料为金属氧化物半导体材料，所述金属氧化物半导体材料为IGZO、ITZO以及IGZTO中的一种。
实施本发明，具有如下有益效果：先图形化第一金属层得到源极、漏极以及存储电容下电极，再图形化第二金属层得到栅极以及存储电容上电极，利用图形化后的第二金属层(包括栅极)自对准刻蚀栅极绝缘层和半导体层。相对于现有的OLED背板制备方法而言，减少了图形化半导体层所需的光罩，以及减少了层间绝缘层的制备，也减少了制备层间绝缘层过孔所需要的光罩。因此，本发明可以减少OLED背板制备过程中所需的光罩，可以有效降低OLED背板的制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的背景技术中OLED背板的结构图。
图2是本发明提供的在缓冲层上沉积第一金属层的示意图。
图3是本发明提供的将图2中的第一金属层进行图形化处理之后的示意图。
图4是本发明提供的半导体层、栅极绝缘层、第二金属层的示意图。
图5是本发明提供的图形化第二金属层之后，以及刻蚀栅极绝缘层和半导体层之后的示意图。
图6是本发明提供的钝化层和平坦层的示意图。
图7是本发明提供的OLED背板的结构示意图。
具体实施方式
本发明提供一种OLED背板的制备方法，该制备方法包括下述步骤：
如图2所示，在玻璃基板1上沉积缓冲层2；
在缓冲层2上沉积第一金属层3，图形化第一金属层3，如图3所示，形成源极31、漏极32以及存储电容下电极33；
如图4所示，在缓冲层2上沉积半导体层4，且半导体层4覆盖源极31与漏极32以及存储电容下电极33；
在半导体层4上沉积栅极绝缘层5；
在栅极绝缘层5上沉积第二金属层6，图形化第二金属层6，如图5所示，形成栅极61以及存储电容上电极62；具体而言，在第二金属层6上涂布光阻层，采用黄光图形化光阻层，得到光阻图形，利用光阻图形作为阻挡层，对第二金属层6进行刻蚀，形成栅极61以及存储电容上电极62。存储电容上电极62与存储电容下电极33构成存储电容Cst。
利用栅极61自对准刻蚀栅极绝缘层5和半导体层4，将源极31和漏极32露出。图5中的51为刻蚀后的栅极绝缘层，41、42为刻蚀后的半导体层。
进一步地，OLED背板的制备方法还包括下述步骤：
利用存储电容上电极62自对准刻蚀栅极绝缘层5和半导体层4，将存储电容下电极33露出。
如图6所示，在缓冲层2上形成钝化层7，且钝化层7覆盖源极31、漏极32、栅极61、存储电容上电极62以及存储电容下电极33。
利用栅极61自对准刻蚀栅极绝缘层5和半导体层4，或者利用存储电容上电极62自对准刻蚀栅极绝缘层5和半导体层4，具体地，是在刻蚀栅极绝缘层5和半导体层4时，将栅极61或存储电容上电极62作为阻挡层，避免栅极61或存储电容上电极62正下方的栅极绝缘层5和半导体层4被刻蚀掉。
进一步地，OLED背板的制备方法还包括下述步骤：
在钝化层7上形成平坦层8；
在平坦层8和钝化层7上形成过孔81和71，如图7所示，还在平坦层8上形成ITO(铟锡氧化物)电极10，其中，过孔81与过孔71正对，且过孔81和过孔71均位于漏极32上方，ITO电极10通过平坦层8上的过孔81以及钝化层7上的过孔71与漏极32电性连接。
进一步地，OLED背板的制备方法还包括下述步骤：
在平坦层8上形成像素定义层9，且像素定义层9覆盖ITO电极10；
图形化像素定义层9，使得ITO电极10至少部分露出，方便ITO电极10与其他导体连接。
进一步地，缓冲层2为至少一层SiOx和/或至少一层SiNx；且缓冲层2的厚度范围为1000～5000埃米。其中，x＞1。
进一步地，栅极绝缘层5为至少一层SiOx和/或至少一层SiNx；且栅极绝缘层5的厚度范围为1000～3000埃米。
进一步地，第一金属层3和第二金属层6均为Mo(钼)、Al(铝)、Cu(铜)、Ti(钛)、钼合金、铝合金、铜合金以及钛合金中的一种制成。
半导体层4为金属氧化物半导体材料制成，这些金属氧化物半导体材料为IGZO(铟镓锌氧化物)、ITZO(氧化铟锡锌)以及IGZTO(铟镓锌锡氧化物)中的一种。
本发明还提供一种OLED背板，如图7所示，该OLED背板包括缓冲层2、位于缓冲层2上的源极31、漏极32以及存储电容下电极33，源极31、漏极32以及存储电容下电极33均贴附在缓冲层2上，在源极31和漏极32之间设有半导体层4，在半导体层4上方设有栅极绝缘层5，在栅极绝缘层5上设有栅极61和存储电容上电极62。源极31、漏极32、图形化的半导体层41、图形化的栅极绝缘层51以及栅极61构成薄膜晶体管。
图7中所示的是2T1C的驱动电路对应的OLED背板的结构图，即一个像素中包含有2个薄膜晶体管以及1个存储电容，这2个薄膜晶体管一个作为驱动用的薄膜晶体管，另一个作为开关切换用的薄膜晶体管。
进一步地，缓冲层2上设有钝化层7，且钝化层7覆盖源极31、漏极32、栅极61、存储电容上电极62以及存储电容下电极33。
如图6所示，钝化层7上方设有平坦层8，平坦层8以及钝化层7上均设有过孔，平坦层8上的过孔81与钝化层7上的过孔71正对，且过孔81和过孔71均位于漏极32上方，平坦层8上还设有ITO电极10，ITO电极10通过平坦层8上的过孔81以及钝化层7上的过孔71与漏极32电性连接。
平坦层8上设有像素定义层9，像素定义层9上设有缺口91，缺口91位于ITO电极10上方，将ITO电极10至少部分露出，方便ITO电极10与其他导体连接。
进一步地，缓冲层2为至少一层SiOx和/或至少一层SiNx，且缓冲层2的厚度范围为1000～5000埃米。
栅极绝缘层5为至少一层SiOx和/或至少一层SiNx，且栅极绝缘层5的厚度范围为1000～3000埃米。
栅极61、源极31以及漏极32的材料均为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种。
半导体层4的材料为金属氧化物半导体材料，金属氧化物半导体材料为IGZO、ITZO以及IGZTO中的一种。
本发明中，在图形化膜层(包括第一金属层3、第二金属层6、像素定义层9)时，会在膜层上涂布光阻，再采用黄光，透光光罩对光阻进行曝光处理，再对曝光后的光阻进行显影处理，接着利用显影后的光阻作为阻挡层，对膜层进行刻蚀。因此，每次对膜层进行图形化处理时，都需要用到一道光罩。
综上所述，本发明采用顶栅自对准结构，先图形化第一金属层3得到源极31、漏极32以及存储电容下电极33，再图形化第二金属层6得到栅极61以及存储电容上电极62，再利用图形化后的第二金属层(包括栅极61和存储电容上电极62)自对准，刻蚀栅极绝缘层5和半导体层4。相对于现有的OLED背板制备方法而言，减少了图形化半导体层4所需的光罩，以及减少了层间绝缘层的制备，也减少了制备层间绝缘层过孔所需要的光罩。因此，本发明可以减少OLED背板制备过程中所需的光罩，可以减少2道光罩，可以有效降低OLED背板的制作成本。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种OLED背板的制备方法，其特征在于，包括下述步骤：
在玻璃基板上沉积缓冲层；
在所述缓冲层上沉积第一金属层，图形化所述第一金属层，形成源极、漏极以及存储电容下电极；
在所述缓冲层上沉积半导体层，且所述半导体层覆盖所述源极与所述漏极；
在所述半导体层上沉积栅极绝缘层；
在所述栅极绝缘层上沉积第二金属层，图形化所述第二金属层，形成栅极以及存储电容上电极；
利用所述栅极自对准刻蚀所述栅极绝缘层和所述半导体层，将所述源极和所述漏极露出。
2.根据权利要求1所述的OLED背板的制备方法，其特征在于，还包括下述步骤：
在所述缓冲层上形成钝化层，且所述钝化层覆盖所述源极、所述漏极、所述栅极、所述存储电容上电极以及所述存储电容下电极。
3.根据权利要求2所述的OLED背板的制备方法，其特征在于，还包括下述步骤：
在所述钝化层上形成平坦层；
在所述平坦层和所述钝化层上均形成过孔，还在所述平坦层上形成ITO电极，其中，所述平坦层上的过孔与所述钝化层上的过孔正对且位于所述漏极上方，所述ITO电极通过所述平坦层上的过孔以及所述钝化层上的过孔与所述漏极电性连接。
4.根据权利要求3所述的OLED背板的制备方法，其特征在于，还包括下述步骤：
在所述平坦层上形成像素定义层，且所述像素定义层覆盖所述ITO电极；
图形化所述像素定义层，使得所述ITO电极至少部分露出。
5.根据权利要求1所述的OLED背板的制备方法，其特征在于，所述缓冲层为至少一层SiOx和/或至少一层SiNx；
且所述缓冲层的厚度范围为1000~5000埃米。
6.根据权利要求1所述的OLED背板的制备方法，其特征在于，所述栅极绝缘层为至少一层SiOx和/或至少一层SiNx；
且所述栅极绝缘层的厚度范围为1000~3000埃米。
7.根据权利要求1所述的OLED背板的制备方法，其特征在于，所述第一金属层和所述第二金属层均为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种制成；
所述半导体层为金属氧化物半导体材料制成，所述金属氧化物半导体材料为IGZO、ITZO以及IGZTO中的一种。
8.一种OLED背板，其特征在于，包括缓冲层、位于所述缓冲层上的源极、漏极以及存储电容下电极，在所述源极和所述漏极之间设有半导体层，在所述半导体层上方设有栅极绝缘层，在所述栅极绝缘层上设有栅极和存储电容上电极。
9.根据权利要求8所述的OLED背板，其特征在于，所述缓冲层上设有钝化层，且所述钝化层覆盖所述源极、所述漏极、所述栅极、所述存储电容上电极以及所述存储电容下电极；
所述钝化层上方设有平坦层，所述平坦层和所述钝化层上均设有过孔，所述平坦层上的过孔与所述钝化层上的过孔正对且位于所述漏极上方，所述平坦层上还设有ITO电极，所述ITO电极通过所述平坦层上的过孔以及所述钝化层上的过孔与所述漏极电性连接；
所述平坦层上设有像素定义层，所述像素定义层上设有缺口，所述缺口位于所述ITO电极上方。
10.根据权利要求9所述的OLED背板，其特征在于，所述缓冲层为至少一层SiOx和/或至少一层SiNx，且所述缓冲层的厚度范围为1000~5000埃米；
所述栅极绝缘层为至少一层SiOx和/或至少一层SiNx，且所述栅极绝缘层的厚度范围为1000~3000埃米；
所述栅极、所述源极以及所述漏极的材料均为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种；
所述半导体层的材料为金属氧化物半导体材料，所述金属氧化物半导体材料为IGZO、ITZO以及IGZTO中的一种。
CN201810017447.8A 2018-01-09 2018-01-09 一种oled背板及其制备方法 Pending CN108461520A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810017447.8A CN108461520A (zh) 2018-01-09 2018-01-09 一种oled背板及其制备方法
PCT/CN2018/079001 WO2019136819A1 (zh) 2018-01-09 2018-03-14 一种oled背板及其制备方法
US16/023,462 US10424628B2 (en) 2018-01-09 2018-06-29 Manufacturing method of OLED backplane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810017447.8A CN108461520A (zh) 2018-01-09 2018-01-09 一种oled背板及其制备方法

Publications (1)

Publication Number Publication Date
CN108461520A true CN108461520A (zh) 2018-08-28

Family

ID=63220614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810017447.8A Pending CN108461520A (zh) 2018-01-09 2018-01-09 一种oled背板及其制备方法

Country Status (2)

Country Link
CN (1) CN108461520A (zh)
WO (1) WO2019136819A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373381A (zh) * 2020-10-15 2022-04-19 煌傑金属复合材料科技股份有限公司 柔性面板的多层复合型支撑背板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127753A1 (en) * 2001-03-07 2002-09-12 Jang Keun Ho Method of manufacturing organic EL display
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN102683354A (zh) * 2012-03-22 2012-09-19 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN103560147A (zh) * 2013-11-07 2014-02-05 深圳丹邦投资集团有限公司 一种氮磷氧锌薄膜及其制备方法和薄膜晶体管
CN103824809A (zh) * 2013-11-06 2014-05-28 友达光电股份有限公司 像素结构及其制造方法
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102131963B1 (ko) * 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127753A1 (en) * 2001-03-07 2002-09-12 Jang Keun Ho Method of manufacturing organic EL display
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN102683354A (zh) * 2012-03-22 2012-09-19 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN103824809A (zh) * 2013-11-06 2014-05-28 友达光电股份有限公司 像素结构及其制造方法
CN103560147A (zh) * 2013-11-07 2014-02-05 深圳丹邦投资集团有限公司 一种氮磷氧锌薄膜及其制备方法和薄膜晶体管
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373381A (zh) * 2020-10-15 2022-04-19 煌傑金属复合材料科技股份有限公司 柔性面板的多层复合型支撑背板

Also Published As

Publication number Publication date
WO2019136819A1 (zh) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102458907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10446633B2 (en) Transparent OLED display with transparent storage capacitor and manufacturing method thereof
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
US11610922B2 (en) Array substrate and display panel design improving aperture ratio
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN109950290B (zh) Amoled显示屏、显示设备及移动终端
US11404493B2 (en) Optical sensor and manufacturing method thereof, display device and display apparatus
CN106997893B (zh) 有机发光显示装置及其制造方法
KR20100025837A (ko) 액정 표시 장치 및 그 제조 방법
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
CN103066078B (zh) 显示面板及其制造方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
US20200127141A1 (en) Method for manufacturing thin film transistor, thin film transistor, and display panel
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN108288586A (zh) 一种p型薄膜晶体管及其制备方法
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN108538725B (zh) 薄膜晶体管及其制造方法
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN108336110A (zh) 一种喷墨打印的oled显示面板及其制备方法
CN108461520A (zh) 一种oled背板及其制备方法
CN208028063U (zh) 一种感光组件、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180828

RJ01 Rejection of invention patent application after publication