TWI527184B - 半導體裝置、ｐｆｃ電路、電源供應裝置及放大器 - Google Patents

半導體裝置、ｐｆｃ電路、電源供應裝置及放大器 Download PDF

Info

Publication number
TWI527184B
TWI527184B TW102108000A TW102108000A TWI527184B TW I527184 B TWI527184 B TW I527184B TW 102108000 A TW102108000 A TW 102108000A TW 102108000 A TW102108000 A TW 102108000A TW I527184 B TWI527184 B TW I527184B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor device
surge protector
semiconductor layer
layer
Prior art date
Application number
TW102108000A
Other languages
English (en)
Other versions
TW201405760A (zh
Inventor
今田忠紘
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201405760A publication Critical patent/TW201405760A/zh
Application granted granted Critical
Publication of TWI527184B publication Critical patent/TWI527184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置、PFC電路、電源供應裝置及放大器
在此討論的實施例是關於半導體裝置、功率因數修正(power factor correction，PFC)電路、電源供應裝置以及放大器。
任何為氮化物半導體之氮化鎵(GaN)、氮化鋁(AlN)及氮化銦(InN)，或是於其中混合晶體之材料，具有寬能帶間隙，且用於高功率電子裝置、短波發光裝置等。舉例來說，氮化鎵為一種氮化物半導體，其具有3.4電子伏特(eV)之能帶間隙而大於矽之能帶間隙(1.1電子伏特)以及砷化鎵(GaAs)之能帶間隙(1.4電子伏特)。
高功率電子裝置可為場效電晶體(field effect transistor，FET)，或更具體地，可為高電子遷移率電晶體(high-electron-mobility transistor，HEMT)。使用氮化物半導體的高電子遷移率電晶體是用於高功率高效率放大器、高功率切換裝置等。更具體地，在高電子遷移率電晶體中，其中氮化鋁鎵(AlGaN)是作為電子供應層(electron supply layer)且氮化鎵是作為運送層(transit layer)，氮化鋁鎵和氮化鎵之間之晶格常數的差異造成變形(distortion)，導致壓電極化(piezoelectric polarization)和自然極化 (spontaneous polarization)發生在氮化鋁鎵，並產生高密度的二維電子氣體(two-dimensional electron gas，2DEG)。因此，可得到具有高電壓的運作。高電子遷移率電晶體可用於高效率切換元件，以及用在電動車等等的高崩潰電壓電源裝置。
以下係相關技術之範例：日本早期公開專利第2002-359256號及日本早期公開專利第2011-030396號。
使用矽之場效電晶體作為半導體材料自然地含有內接二極體(body diode)。該內接二極體是藉由反並聯連接至電晶體。因此，即使產生高突波電壓(surge voltage)，仍會發生雪崩衰變(avalanche decay)。如此提供了足夠的突波電阻。然而，以氮化鎵為基礎之高電子遷移率電晶體無法自然地含有內接二極體。若產生高突波電壓，高電子遷移率電晶體可能損壞並可能發生失效或之類。因此，突波保護器，像是變阻器(varistor)或電阻電容突波吸收電路(resistance-capacitance(RC)surge absorption circuit)，必需被額外地提供。
突波保護器通常具有大的寄生電容量(parasitic capacity)。當運作高電子遷移率電晶體等時，會產生熱且溫度增加。溫度的增加降低了運作效率和運作速度。由於這一點，當突波保護器用於切換元件時，產生切換損失。
同樣地，即使在高電子遷移率電晶體正常地運作時，流經電流(flow-through current)很可能在突波保護器中流動，且功率消耗有增加的傾向。再者，高電子遷移率電晶體的運作速度是高於突波保護器的運作速度。即使在設置突波保護器時，電流在突波保護器中流動之前會有電流在高電子遷移率電晶體中流 動。高電子遷移率電晶體可能損壞。
此處之實施例提供一種使用氮化物半導體的半導體 裝置，係期望擁有小寄生電容量以及有具高運作速度之突波保護功能。
根據本發明的態樣，一種半導體裝置，其具有電晶 體區域和突波保護器區域，包括：基板；形成在該基板上的第一半導體層；形成在該第一半導體層上的第二半導體層；形成在該電晶體區域中的該第二半導體層上的閘極電極、源極電極及汲極電極；以及形成在該突波保護器區域中的該第二半導體層上的突波保護器第一電極、突波保護器第二電極及突波保護器第三電極，其中，該源極電極和該突波保護器第二電極係彼此互連，其中，該汲極電極和該突波保護器第三電極係彼此互連，其中，該突波保護器第一電極係形成在該突波保護器第二電極和該突波保護器第三電極之間，且其中，該突波保護器第一電極和該突波保護器第三電極之間的距離小於該閘極電極和該汲極電極之間的距離。
10‧‧‧基板
11‧‧‧電晶體區域
12、112‧‧‧突波保護器區域
21‧‧‧緩衝層
22‧‧‧電子運送層
22a‧‧‧二維電子氣體
23‧‧‧中介層
24‧‧‧電子供應層
25、25a、25b‧‧‧p型層
25tf‧‧‧p型膜
31、411‧‧‧閘極電極
32、412‧‧‧源極電極
33、413‧‧‧汲極電極
41‧‧‧突波保護器第一電極
42‧‧‧突波保護器第二電極
43‧‧‧突波保護器第三電極
61‧‧‧閘極電極墊
62‧‧‧源極電極墊
63‧‧‧汲極電極墊
64‧‧‧突波保護器電極墊
140‧‧‧佈線層
141‧‧‧絕緣膜
220‧‧‧凹部
410‧‧‧半導體晶片
414‧‧‧突波保護器第一電極
431、432、433‧‧‧通過連接線
420‧‧‧簧片架
421‧‧‧閘極簧片
422‧‧‧源極簧片
423‧‧‧汲極簧片
424‧‧‧突波保護器簧片
430‧‧‧晶粒黏著劑
440‧‧‧壓模樹脂
450‧‧‧PFC電路
451‧‧‧切換元件
452‧‧‧二極體
453‧‧‧抗流圈
454、455‧‧‧電容器
456‧‧‧二極體電橋
457‧‧‧交流電電源供應
460‧‧‧全橋反向電路
461‧‧‧第一電路
462‧‧‧第二電路
463‧‧‧變壓器
464a、464b、464c、464d、465a、465b、465c、465d‧‧‧切換元件
471‧‧‧數位預失真電路
472a、472b‧‧‧混合器
473‧‧‧電源放大器
474‧‧‧定向耦合器
W1、W2‧‧‧寬度
D1、D2‧‧‧距離
Vds‧‧‧汲極-源極電壓
Id‧‧‧汲極電流
第1圖係依據第一實施例之半導體裝置的上視圖；第2A和2B圖係依據第一實施例之半導體裝置的各別截面視圖；第3圖係依據第一實施例之半導體裝置的說明視圖；第4A至4C圖係依據第一實施例之半導體裝置之製作方法的 各別程序圖(1)；第5A至5C圖係依據第一實施例之半導體裝置之製作方法的各別程序圖(2)；第6A至6C圖係依據第一實施例之半導體裝置之製作方法的各別程序圖(3)；第7A至7C圖係依據第一實施例之半導體裝置之製作方法的各別程序圖(4)；第8圖係依據第二實施例之半導體裝置的上視圖；第9A和9B圖係依據第二實施例之半導體裝置的各別截面視圖；第10圖係依據第二實施例之半導體裝置的說明視圖；第11A至11C圖係依據第二實施例之半導體裝置之製作方法的各別程序圖(1)；第12A至12C圖係依據第二實施例之半導體裝置之製作方法的各別程序圖(2)；第13A至13C圖係依據第二實施例之半導體裝置之製作方法的各別程序圖(3)；第14A至14C圖係依據第二實施例之半導體裝置之製作方法的各別程序圖(4)；第15圖係第二實施例之半導體裝置之汲極-源極電壓和汲極電流的相關圖(1)；第16圖係具相關技術之結構的半導體裝置結構之汲極-源極電壓和汲極電流的相關圖(1)；第17圖係第二實施例之半導體裝置之汲極-源極電壓和汲極 電流的相關圖(2)；第18圖係具相關技術之結構的半導體裝置結構之汲極-源極電壓和汲極電流的相關圖(2)；第19圖係依據第三實施例之半導體裝置的上視圖；第20A至20C圖係依據第三實施例之半導體裝置的各別截面視圖；第21圖係依據第四實施例之半導體裝置的說明視圖(1)；第22圖係依據第四實施例之半導體裝置的說明視圖(2)；第23圖係依據第四實施例之PFC電路的電路圖；第24圖係半導體裝置隨著時間在汲極-源極電壓改變的特性圖；第25圖係半導體裝置隨著時間在汲極-源極電壓改變之特性的放大圖；第26圖係依據第四實施例之電源供應裝置的電路圖；以及第27圖係依據第四實施例之高功率放大器的結構圖。
下面將描述實施例。相同的元件符號是指代相同的構件，且省略其說明。
第一實施例 半導體裝置
參照第1圖與第2A和2B圖描述根據第一實施例之半導體裝置。第1圖係依據此實施例之半導體裝置的上視圖。第2A圖係沿著第1圖中的點虛線IIA-IIA切割的截面視圖。第2B圖係沿著第1圖中的點虛線IIB-IIB切割的截面視圖。根據本實施例 的半導體裝置包含形成於其中稱之為高電子遷移率電晶體的電晶體，且具有其功能為電晶體的電晶體區域11及其功能為突波保護器的突波保護器區域12。
根據本實施例的半導體裝置包含基板10；也包含緩 衝層21、電子運送層22以及電子供應層24，這三層係由氮化物半導體形成且層疊(laminated)在基板10上；以及更包含形成在電子供應層24上的p型層25。緩衝層21是由例如氮化鋁(AlN)所形成。電子運送層22是由例如本質氮化鎵(intrinsic GaN，i-GaN)所形成。電子供應層24是由例如n型氮化鋁鎵(n-type AlGaN，n-AlGaN)所形成。因此，二維電子氣體22a是形成在電子運送層22中，位在接近電子運送層22和電子供應層24之間之介面的位置。依照由氮化鎵形成之電子運送層22和由氮化鋁鎵形成之電子供應層24之間之晶格常數的差異，產生如上述所形成之二維電子氣體22a。根據本實施例的半導體裝置，可具有其中在電子供應層24上形成蓋罩層(圖未示)的結構。同樣地，可提供由例如本質氮化鋁鎵(i-AlGaN)所形成的中介層在電子運送層22和電子供應層24之間。在這種情況下，二維電子氣體22a可形成在中介層中。
基板10可使用由例如矽、藍寶石(sapphire)、砷化 鎵、碳化矽(SiC)、或氮化鎵所形成的基板。在本實施例中，使用由矽所形成的基板。同樣地，形成基板10的材料可為半絕緣材料或導電材料。
p型層25是形成在電晶體區域11和突波保護器區域 12中。為了方便描述，形成在電晶體區域11中的p型層25稱之為p型層25a，且形成在突波保護器區域12中的p型層25稱之為 p型層25b。p型層25a和p型層25b是彼此相互連接且一體地設置。
在電晶體區域11中，在形成閘極電極31的區域中 形成p型層25a。閘極電極31是形成在p型層25a上。而且，源極電極32和汲極電極33是形成在電晶體區域11中的電子供應層24上。
而且，關於突波保護器區域12，在形成突波保護器 第一電極41的區域中形成p型層25b。突波保護器第一電極41是形成在p型層25b上。如上所述，p型層25a和p型層25b是彼此相互連接且一體地設置，因而形成p型層25。然而，突波保護器第一電極41並非直接地電性連接至閘極電極31。而且，突波保護器第二電極42和突波保護器第三電極43是形成在突波保護器區域12中的電子供應層24上。突波保護器第二電極42是電性連接至源極電極32。突波保護器第三電極43是電性連接至汲極電極33。
在此實施例中，突波保護器第一電極41的寬度W2 是小於閘極電極31的寬度W1。相應地，在突波保護器區域12中之p型層25b的寬度是小於電晶體區域11中之p型層25a的寬度。 因為突波保護器第一電極41的寬度W2小於閘極電極31的寬度W1，故得到短通道效應，且因此可降低在突波保護器區域12中的臨界(threshold)電壓。在本實施例中，為了方便描述，寬度W2可稱之為突波保護器第一電極41的閘極長度，而寬度W1可稱之為閘極電極31的閘極長度。
而且，在突波保護器區域12中的突波保護器第一電 極41和突波保護器第三電極43之間的距離D2是小於在電晶體區域11中的閘極電極31和汲極電極33之間的距離D1。因為距離D2小於距離D1，所以若產生突波電壓，在電流在電晶體區域11中流動之前，電流會在突波保護器區域12中流動。
在本實施例中，電子運送層22可稱之為第一半導體 層，電子供應層24可稱之為第二半導體層，且p型層25可稱之為第三半導體層。
第3圖係圖說依據本實施例之複數個半導體裝置。 更具體地，源極電極32是連接至源極電極墊62，汲極電極33是連接至汲極電極墊63，且閘極電極31是通過例如佈線(圖未示)連接至閘極電極墊61。同樣地，突波保護器第一電極41是通過例如佈線(圖未示)連接至突波保護器電極墊64。
半導體裝置之製造方法
接著，根據本實施例並參照第4A至7C圖來描述半導體裝置之製造方法。以半導體裝置之製造方法所描述之半導體裝置具有其中在電子運送層22和電子供應層24之間提供中介層23的結構。
首先，如第4A至4C圖所示，氮化物半導體層(分別由例如緩衝層21、電子運送層22、中介層23、電子供應層24及p型膜25tf形成)是藉由有機金屬氣相磊晶法(metal-organic vapor phase epitaxy(MOVPE)method)形成在基板10上。氮化物半導體層是藉由有機金屬氣相磊晶法的磊晶成長而形成。或者，氮化物半導體層可藉由不同於有機金屬氣相磊晶法，例如分子束磊晶法(molecular beam epitaxy(MBE)method)而形成。基板10使用矽基 板。緩衝層21是由厚度0.1μm之氮化鋁所形成。電子運送層22是由厚度3μm之本質氮化鎵所形成。中介層23是由厚度5nm之本質氮化鋁鎵所形成。電子供應層24是由厚度30nm之n型氮化鋁鎵所形成。p型膜25tf是由厚度100nm之p型氮化鎵(p-GaN)所形成。後來提供p型膜25tf以形成p型層25。而且，結構可包含形成在電子供應層24上的蓋罩層(圖未示)。
在本實施例中，當藉由有機金屬氣相磊晶法形成氮 化鋁、氮化鎵及氮化鋁鎵時，例如三甲胺(trimethylamine，TMA)的氣體供作鋁(Al)的來源、三甲基鎵(trymethylgallium，TMG)的氣體供作鎵(Ga)的來源、以及氨(NH3)的氣體供作氮(N)的來源，皆使用作為來源氣體。成為氮化物半導體層的氮化鋁、氮化鎵及氮化鋁鎵之層可藉由依照每一個氮化物半導體層及供應混合來源氣體的組合，以預定比例混合上述來源氣體而各自沉積。根據本實施例，當氮化物半導體層藉由有機金屬氣相磊晶法形成半導體裝置時，氨氣的流率是在100ccm到10LM的範圍內。在沉積期間，裝置中的壓力是在50到300托耳(Torr)的範圍內。生長溫度是在1000℃到1200℃的範圍內。
而且，變成電子供應層24的n型氮化鋁鎵是摻雜矽 以作為變成n型的雜質元素。更具體地，當電子供應層24沉積時，藉由以預定流率添加甲矽烷(SiH4)氣體至來源氣體，電子供應層24可摻雜矽。摻雜n型氮化鋁鎵的矽密度是在由1×1018cm-3到1×1020cm-3的範圍中，且例如約為5×1018cm-3。甚至當形成例如n型氮化鎵作為蓋罩層(圖未示)時，n型氮化鎵可藉如同前述方法的方法形成。
而且，形成p型膜25tf的p型氮化鎵是摻雜鎂(Mg) 作為變成p型的雜質元素。摻雜鎂的密度是在由1×1020cm-3到1×1022cm-3的範圍中，或者例如約為1×1021cm-3。再者，在p型膜25tf沉積後，以700℃執行30分鐘的退火以活化。第4A圖是此程序的上視圖。第4B圖是沿著第4A圖中點虛線IVB-IVB切割的截面視圖。第4C圖是沿著第4A圖中點虛線IVC-IVC切割的截面視圖。
接著，如第5A至5C圖所示，處理p型膜25tf並因 而形成p型層25。更具體地，在p型膜25tf上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影(developed)。因此，光阻圖案(圖未示)是形成在形成p型層25的區域。接著，執行像是反應離子蝕刻(reactive ion etching，RIE)的乾蝕刻。因此，移除在光阻圖案未形成的區域的p型膜25tf，暴露電子供應層24的表面，且因而由p型氮化鎵形成p型層25。接著，藉由例如有機溶劑移除光阻圖案(圖未示)。因此，p型層25形成在電晶體區域11和突波保護器區域12中。如上所述，形成p型層25，使得形成在突波保護器區域12中的p型層25b的寬度是小於形成在電晶體區域11中的p型層25a的寬度。第5A圖是此程序的上視圖。第5B圖是沿著第5A圖中點虛線VB-VB切割的截面視圖。第5C圖是沿著第5A圖中點虛線VC-VC切割的截面視圖。
接著，如第6A至6C圖所示，源極電極32和汲極 電極33係形成在電晶體區域11中的電子供應層24上。突波保護器第二電極42和突波保護器第三電極43係形成在突波保護器區域12中的電子供應層24上。更具體地，在電子供應層24和p型 層25上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影。因此，形成光阻圖案(圖未示)。光阻圖案(圖未示)在形成源極電極32、汲極電極33、突波保護器第二電極42及突波保護器第三電極43的區域具有開口。接著，形成源極電極32、汲極電極33等的金屬膜藉由真空沉積方式沉積，並浸入例如有機溶劑。因此，藉由掀離(lift-off)來移除沉積在光阻圖案上的金屬膜以及光阻圖案。於是，剩餘的金屬膜形成源極電極32、汲極電極33、突波保護器第二電極42及突波保護器第三電極43。更具體地，源極電極32和突波保護器第二電極42係彼此相互連接，且由相同材料形成以作為一體。汲極電極33和突波保護器第三電極43係彼此相互連接，且由相同材料形成以作為一體。在此實施例中，突波保護器第三電極43具有突出至設有p型層25b之側的形狀。第6A圖是此程序的上視圖。第6B圖是沿著第6A圖中點虛線VIB-VIB切割的截面視圖。第6C圖是沿著第6A圖中點虛線VIC-VIC切割的截面視圖。
接著，如第7A至7C圖所示，閘極電極31係形成 在電晶體區域11中的p型層25上。突波保護器第一電極41係形成在突波保護器區域12中的p型層25上。更具體地，在電子供應層24和p型層25上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影。因此，形成光阻圖案(圖未示)，光阻圖案在形成閘極電極31及突波保護器第一電極41的區域具有開口。接著，形成閘極電極31及突波保護器第一電極41的金屬膜藉由真空沉積方式沉積，並浸入例如有機溶劑。因此，藉由掀離來移除沉積在光阻圖案上的金屬膜以及光阻圖案。於是，剩餘的金屬膜形成閘極 電極31及突波保護器第一電極41。形成如上述之閘極電極31及突波保護器第一電極41係非直接地彼此互連，且彼此分離。突波保護器第一電極41之寬度W2係小於閘極電極31之寬度W1。同樣地，在突波保護器第一電極41和突波保護器第三電極43之間的距離D2係小於閘極電極31和汲極電極33之間的距離D1。第7A圖是此程序的上視圖。第7B圖是沿著第7A圖中點虛線VIIB-VIIB切割的截面視圖。第7C圖是沿著第7A圖中點虛線VIIC-VIIC切割的截面視圖。
根據本實施例，藉由上面所述製造方法來製造半導體裝置。此外，絕緣膜(圖未示)可形成在閘極電極31、源極電極32、汲極電極33等上。此絕緣膜是作為鈍化膜(passivation film)。絕緣膜可藉由像是二氧化矽(SiO2)或氮化矽(SiN)的沉積絕緣材料，藉由例如電漿化學氣相沉積(CVD)來形成。
如上所述，藉由根據本實施例的半導體裝置之製造方法可製造半導體裝置。
第二實施例 半導體裝置
接著，參照第8、9A和9B圖來描述根據第二實施例的半導體裝置。第8圖是根據本實施例的半導體裝置的上視圖。第9A圖是沿著第8圖中點虛線IXA-IXA切割的截面視圖。第9B圖是沿著第8圖中點虛線IXB-IXB切割的截面視圖。根據本實施例的半導體裝置包含形成於其中稱之為高電子遷移率電晶體的電晶體，且具有其功能為電晶體的電晶體區域11及其功能為突波保護器的突波保護器區域112。
根據本實施例的半導體裝置包含基板10；也包含緩 衝層21、電子運送層22以及電子供應層24，前述係由氮化物半導體形成，且其層疊(laminated)在基板10上；以及更包含形成在電子供應層24上的p型層25。緩衝層21是由例如氮化鋁(AlN)所形成。電子運送層22是由例如本質氮化鎵(i-GaN)所形成。電子供應層24是由例如n型氮化鋁鎵(n-AlGaN)所形成。因此，二維電子氣體22a是形成在電子運送層22中，位在接近電子運送層22和電子供應層24之間之介面的位置。依照由氮化鎵形成之電子運送層22和由氮化鋁鎵形成之電子供應層24之間之晶格常數的差異，產生如上述所形成之二維電子氣體22a。根據本實施例的半導體裝置，可具有其中在電子供應層24上形成蓋罩層(圖未示)的結構。而且，可提供由例如本質氮化鋁鎵(i-AlGaN)所形成的中介層在電子運送層22和電子供應層24之間。在這種情況下，二維電子氣體22a可形成在中介層中。
基板10可使用由例如矽、藍寶石、砷化鎵、碳化矽、 或氮化鎵所形成的基板。在本實施例中，使用由矽所形成的基板。 同樣地，形成基板10的材料可為半絕緣材料或導電材料。
p型層25是形成在電晶體區域11和突波保護器區域 112中。為了方便描述，形成在電晶體區域11中的p型層25稱之為p型層25a，且形成在突波保護器區域112中的p型層25稱之為p型層25b。p型層25a和p型層25b是彼此相互連接且一體地設置。
在電晶體區域11中，在形成閘極電極31的區域中 形成p型層25a。閘極電極31是形成在p型層25a上。而且，源 極電極32和汲極電極33是形成在電晶體區域11中的電子供應層24上。
而且，關於突波保護器區域112，在形成突波保護 器第一電極41的區域中形成p型層25b。突波保護器第一電極41是形成在p型層25b上。如上所述，p型層25a和p型層25b是彼此相互連接且一體地設置，因而形成p型層25。然而，突波保護器第一電極41並非直接地電性連接至閘極電極31。而且，突波保護器第二電極42和突波保護器第三電極43是形成在突波保護器區域112中的電子供應層24上。突波保護器第二電極42是電性連接至源極電極32。突波保護器第三電極43是電性連接至汲極電極33。
在此實施例中，突波保護器第一電極41和突波保護 器第二電極42係藉由導電金屬材料所形成之佈線層140而彼此相互連接。因此，在電晶體區域11中的突波保護器第一電極41、突波保護器第二電極42及源極電極32係彼此電性連接。突波保護器第一電極41和突波保護器第二電極42具有相同電位。應注意的是，絕緣膜141是形成在電子供應層24和佈線層140之間。
而且，突波保護器第一電極41的寬度W2是小於閘 極電極31的寬度W1。相應地，在突波保護器區域112中之p型層25b的寬度是小於電晶體區域11中之p型層25a的寬度。
而且，在突波保護器區域112中的突波保護器第一 電極41和突波保護器第三電極43之間的距離D2是小於在電晶體區域11中的閘極電極31和汲極電極33之間的距離D1。因為距離D2小於距離D1，故若產生突波電壓，在電流於電晶體區域11 中流動之前，電流會在突波保護器區域112中流動。
在本實施例中，電子運送層22可稱之為第一半導體 層，電子供應層24可稱之為第二半導體層，且p型層25可稱之為第三半導體層。
第10圖係圖說依據本實施例之複數個半導體裝 置。更具體地，源極電極32是連接至源極電極墊62，汲極電極33是連接至汲極電極墊63，且閘極電極31是通過例如佈線(圖未示)而連接至閘極電極墊61。
半導體裝置之製造方法
接著，根據本實施例並參照第11A至14C圖來描述半導體裝置之製造方法。以半導體裝置之製造方法所描述之半導體裝置具有其中在電子運送層22和電子供應層24之間提供中介層23的結構。
首先，如第11A至11C圖所示，氮化物半導體層(分別由例如緩衝層21、電子運送層22、中介層23、電子供應層24及p型膜25tf形成)是藉由有機金屬氣相磊晶法形成在基板10上。氮化物半導體層是藉由有機金屬氣相磊晶法的磊晶成長而形成。或者，氮化物半導體層可藉由不同於有機金屬氣相磊晶法，例如分子束磊晶法而形成。基板10使用矽基板。緩衝層21是由厚度0.1μm之氮化鋁所形成。電子運送層22是由厚度3μm之本質氮化鎵所形成。中介層23是由厚度5nm之本質氮化鋁鎵所形成。電子供應層24是由厚度30nm之n型氮化鋁鎵所形成。p型膜25tf是由厚度100nm之p型氮化鎵所形成。後來，提供p型膜25tf以形成p型層25。而且，結構可包含形成在電子供應層24上的 蓋罩層(圖未示)。
在本實施例中，當藉由有機金屬氣相磊晶法形成氮 化鋁、氮化鎵及氮化鋁鎵時，例如三甲胺(TMA)的氣體供作鋁的來源、三甲基鎵(TMG)的氣體供作鎵的來源、以及氨(NH3)的氣體供作氮的來源，皆使用作為來源氣體。成為氮化物半導體層的氮化鋁、氮化鎵及氮化鋁鎵之層可藉由依照每一個氮化物半導體層的成分以預定比例混合上述來源氣體以及供應混合之來源氣體而各自沉積。根據本實施例，當氮化物半導體層藉由有機金屬氣相磊晶法形成半導體裝置時，氨氣的流率是在100ccm到10LM的範圍內。在沉積期間，裝置中的壓力是在50到300托耳(Torr)的範圍內。生長溫度是在1000℃到1200℃的範圍內。
而且，變成電子供應層24的n型氮化鋁鎵是摻雜矽 以作為變成n型的雜質元素。更具體地，當電子供應層24沉積時，藉由以預定流率添加甲矽烷(SiH4)氣體至來源氣體，電子供應層24可摻雜矽。摻雜n型氮化鋁鎵的矽密度是在由1×1018cm-3到1×1020cm-3的範圍中，且例如約為5×1018cm-3。即使當形成例如n型氮化鎵作為蓋罩層(圖未示)時，n型氮化鎵可藉如同前述方法的方法形成。
而且，形成p型膜25tf的p型氮化鎵是摻雜鎂(Mg) 作為變成p型的雜質元素。摻雜鎂的密度是在由1×1020cm-3到1×1022cm-3的範圍中，或者例如約為1×1021cm-3。再者，在p型膜25tf沉積後，以700℃執行30分鐘的退火以活化。第11A圖是此程式的上視圖。第11B圖是沿著第11A圖中點虛線XIB-XIB切割的截面視圖。第11C圖是沿著第11A圖中點虛線XIC-XIC切割的 截面視圖。
接著，如第12A至12C圖所示，處理p型膜25tf並 因而形成p型層25。更具體地，在p型膜25tf上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影。因此，光阻圖案(圖未示)是形成在形成p型層25的區域。接著，執行像是反應離子蝕刻(RIE)的乾蝕刻。因此，移除在光阻圖案未形成的區域的p型膜25tf，暴露電子供應層24的表面，且因而由p型氮化鎵形成p型層25。 接著，藉由例如有機溶劑移除光阻圖案(圖未示)。因此，p型層25形成在電晶體區域11和突波保護器區域112中。如上所述，形成p型層25，使得形成在突波保護器區域112中的p型層25b的寬度是小於形成在電晶體區域11中的p型層25a的寬度。第12A圖是此程序的上視圖。第12B圖是沿著第12A圖中點虛線XIIB-XIIB切割的截面視圖。第12C圖是沿著第12A圖中點虛線XIIC-XIIC切割的截面視圖。
接著，如第13A至13C圖所示，源極電極32和汲極 電極33係形成在電晶體區域11中的電子供應層24上。突波保護器第二電極42和突波保護器第三電極43係形成在突波保護器區域112中的電子供應層24上。更具體地，在電子供應層24和p型層25上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影。因此，形成光阻圖案(圖未示)。光阻圖案(圖未示)在形成源極電極32、汲極電極33、突波保護器第二電極42及突波保護器第三電極43的區域具有開口。接著，形成源極電極32、汲極電極33等的金屬膜藉由真空沉積方式沉積，並浸入例如有機溶劑。因此，藉由掀離來移除沉積在光阻圖案上的金屬膜以及光阻圖案。於是， 剩餘的金屬膜形成源極電極32、汲極電極33、突波保護器第二電極42及突波保護器第三電極43。更具體地，源極電極32和突波保護器第二電極42係彼此相互連接，且由相同材料形成以作為一體。汲極電極33和突波保護器第三電極43係彼此相互連接，且由相同材料形成以作為一體。在此實施例中，突波保護器第三電極43具有突出至設有p型層25b之側的形狀。第13A圖是此程序的上視圖。第13B圖是沿著第13A圖中點虛線XIIIB-XIIIB切割的截面視圖。第13C圖是沿著第13A圖中點虛線XIIIC-XIIIC切割的截面視圖。
接著，如第14A至14C圖所示，閘極電極31係形成 在電晶體區域11中的p型層25上。突波保護器第一電極41係形成在突波保護器區域112中的p型層25上。再者，形成連接突波保護器第一電極41至突波保護器第二電極42的佈線層140。更具體地，在電子供應層24和p型層25上鋪設光阻，且暴露該光阻於光照並由曝光裝置顯影。因此，形成光阻圖案(圖未示)，光阻圖案在形成閘極電極31及突波保護器第一電極41的區域具有開口。接著，形成閘極電極31及突波保護器第一電極41的金屬膜藉由真空沉積方式沉積，並浸入例如有機溶劑。因此，藉由掀離來移除沉積在光阻圖案上的金屬膜以及光阻圖案。於是，剩餘的金屬膜形成閘極電極31及突波保護器第一電極41。形成如上述之閘極電極31及突波保護器第一電極41係非直接地彼此互連，且彼此分離。突波保護器第一電極41之寬度W2係小於閘極電極31之寬度W1。而且，在突波保護器第一電極41和突波保護器第三電極43之間的距離D2係小於閘極電極31和汲極電極33之間 的距離D1。
接著，在電子供應層24上形成佈線層140的區域中 形成絕緣膜141。之後，光阻進一步鋪設在突波保護器第一電極41、突波保護器第二電極42等上，且暴露該光阻於光照並由曝光裝置顯影。因此，形成光阻圖案(圖未示)，光阻圖案在形成佈線層140的區域具有開口。接著，形成佈線層140的金屬膜藉由真空沉積方式沉積，並浸入例如有機溶劑。因此，藉由掀離來移除沉積在光阻圖案上的金屬膜以及光阻圖案。於是，剩餘的金屬膜形成佈線層140。如上述形成之佈線層140係將突波保護器第一電極41和突波保護器第二電極42彼此電性連接。在上面描述中，突波保護器第一電極41等和佈線層140係以不同程序形成；不過，突波保護器第一電極41等和佈線層140可在相同程序中同時形成。第14A圖是此程序的上視圖。第14B圖是沿著第14A圖中點虛線XIVB-XIVB切割的截面視圖。第14C圖是沿著第14A圖中點虛線XIVC-XIVC切割的截面視圖。
根據本實施例，藉由上面所述製造方法來製造半導 體裝置。此外，絕緣膜(圖未示)可形成在閘極電極31、源極電極32、汲極電極33等上。此絕緣膜是作為鈍化膜。絕緣膜可藉由像是二氧化矽或氮化矽的沉積絕緣材料，藉由例如電漿化學氣相沉積來形成。
如上所述，藉由根據本實施例的半導體裝置之製造方法可製造半導體裝置。
實驗結果
接著，描述根據本實施例的半導體裝置以及具常規 結構的半導體裝置之電氣特性的評估結果。具常規結構的半導體裝置具有在未在第8、及9A和9B圖所述之半導體裝置中形成突波保護器區域112的結構，亦即結構中僅形成有電晶體區域11。
首先描述的是根據本實施例的半導體裝置以及具常 規結構的半導體裝置，當每一個半導體裝置的閘極-源極電壓Vgs改變時，汲極-源極電壓Vds和汲極電流Id之間的關係。第15圖係圖說根據本實施例之半導體裝置之汲極-源極電壓和汲極電流之間的關係。第16圖係圖說具常規結構的半導體裝置結構之汲極-源極電壓和汲極電流之間的關係。如第15和16圖所示，若汲極-源極電壓Vds為正時，流動於本實施例的半導體裝置之汲極電流Id和流動於具常規結構的半導體裝置之汲極電流Id是實質上相同。然而，若汲極-源極電壓Vds為負，在汲極-源極電壓Vds範圍為-3.5V或更低時，流動於本實施例的半導體裝置之汲極電流Id是大於流動於具常規結構的半導體裝置之汲極電流Id。在第15圖中，若汲極-源極電壓Vds為-4V等，則汲極電流Id是沒有標繪的，因為汲極電流Id之流動量超過所示範圍。如上所述，根據本實施例的半導體裝置，若汲極-源極電壓Vds變成低於預定值時，其運作像二極體，無需依賴閘極電極31的電位。也就是說，若汲極-源極電壓Vds變成大於預定值的絕對值時，會造成像二極體的運作。
然後描述的是根據本實施例的半導體裝置以及具常 規結構的半導體裝置，若每一半導體裝置的閘極-源極電壓Vgs為0V時，汲極-源極電壓Vds和汲極電流Id之間的關係。第17圖係圖說根據本實施例之半導體裝置之汲極-源極電壓和汲極電流之 間的關係。第18圖係圖說具常規結構的半導體裝置結構之汲極-源極電壓和汲極電流之間的關係。如第17圖所示，若汲極-源極電壓Vds為500V時，在本實施例的半導體裝置中之汲極電流Id的流動量大；不過，並無發生崩潰或之類的情形。如上所述，在根據本實施例的半導體裝置中，若汲極-源極電壓Vds為約500V時，可能因為電流在突波保護器區域112中流動，洩漏電流迅速增加。如此，可以了解到根據本實施例的半導體裝置之電晶體區域11是受保護的。換言之，根據本實施例的半導體裝置，若汲極-源極電壓Vds變成約500V或更高時，洩漏電流會在突波保護器區域112中流動。因此，電晶體區域11不會損壞。
相較之下，在具常規結構的半導體裝置中，即使汲 極-源極電壓Vds變成500V時，汲極電流Id不會明顯地增加。這是因為在具常規結構的半導體裝置中不會形成此實施例之突波保護器區域112。即使汲極-源極電壓Vds約500V時，汲極電流Id不會流動。因此，在具常規結構的半導體裝置中，若施加高汲極-源極電壓Vds，半導體裝置可能因電壓而損壞。
如上所述，根據本實施例的半導體裝置是難以損壞 的，且相較於具常規結構的半導體裝置，即使在漏極和源極之間施加高電壓也提高了可靠性。
第三實施例
接著，描述第三實施例。本實施例具有在根據第一實施例的半導體裝置內未形成p型層25於其中的結構。因為根據第一實施例的半導體裝置，p型層25形成在半導體裝置內，半導體裝置通常是關閉的。相較之下，根據本實施例的半導體裝置， 必須施加預定之負電壓至閘極電極31以關閉半導體裝置。
參照第19、以及20A至20C圖來描述根據本實施例的半導體裝置。第19圖係依據本實施例的半導體裝置的上視圖。第20A圖係沿著第19圖中的點虛線XXA-XXA切割的截面視圖。第20B圖係沿著第19圖中的點虛線XXB-XXB切割的截面視圖。第20C圖係沿著第19圖中的點虛線XXC-XXC切割的截面視圖。根據本實施例的半導體裝置，具有其功能為電晶體的電晶體區域11及其功能為突波保護器的突波保護器區域12。
在根據本實施例的半導體裝置中，藉由蝕刻或之類的技術部分地移除在形成閘極電極31之區域和形成突波保護器第一電極41之區域之間的區域中的電子供應層24與電子運送層22，且形成凹部220。因此，儘管未施加負電壓，所提供之結構中的電流是未流動的。
在根據本實施例的半導體裝置中，由氮化物半導體形成之緩衝層21、電子運送層22以及電子供應層24係形成於基板10上。緩衝層21是由例如氮化鋁所形成。電子運送層22是由例如本質氮化鎵所形成。電子供應層24是由例如n型氮化鋁鎵所形成。因此，二維電子氣體22a是形成在電子運送層22中，位在接近電子運送層22和電子供應層24之間之介面的位置。依照由氮化鎵形成之電子運送層22和由氮化鋁鎵形成之電子供應層24之間之晶格常數的差異，產生如上述所形成之二維電子氣體22a。根據本實施例的半導體裝置，可具有其中在電子供應層24上形成蓋罩層(圖未示)的結構。而且，可提供由例如本質氮化鋁鎵所形成的中介層在電子運送層22和電子供應層24之間。在這種情況 下，二維電子氣體22a可形成在中介層中。
在根據本實施例的半導體裝置中，閘極電極31、源 極電極32以及汲極電極33是形成在電晶體區域11中的電子供應層24上。而且，突波保護器第一電極41、突波保護器第二電極42以及突波保護器第三電極43係形成在突波保護器區域12中的電子供應層24上。突波保護器第一電極41和閘極電極31彼此並非直接地電性連接。突波保護器第二電極42和源極電極32係彼此直接地電性連接。突波保護器第三電極43和汲極電極33係彼此直接地電性連接。
而且，根據本實施例的半導體裝置可藉由省略根據 第一實施例的半導體裝置的製造方法中形成p型膜25tf和p型層25的程序之製作方法來製造。
除了上述內容外的內容是與第一實施例的內容相同。
第四實施例
接著，描述第四實施例。本實施例提供一種半導體裝置單元、電源供應裝置以及高頻放大器。
藉由分離封裝(discrete packaging)的方式封裝第一至第三實施例的半導體裝置之任一者，以形成根據本實施例的半導體裝置單元。參照第21和22圖來描述此種分開封裝的半導體裝置單元。第21和22圖分別示意地圖說分離封裝的半導體裝置的內部，而電極的配置等係與第一至第三實施例中任一者的配置不同。
半導體裝置單元1
第21圖係圖說包含根據第一或第三實施例的半導 體裝置的分離封裝件(discrete package)。
首先，半導體晶片410(其係以氮化鎵為基礎之半導 體材料所形成之高電子遷移率電晶體)藉由切丁(dicing)等以透過切割在第一或第三實施例中製造的半導體裝置所形成。以像是焊料的晶粒黏著劑(die-attach agent)430將半導體晶片410固定在簧片架(reed frame)420上。半導體晶片410相當於根據第一或第三實施例的半導體裝置。
接著，閘極電極411係通過連接線431連接至閘極 簧片421，源極電極412係通過連接線432連接至源極簧片422，以及汲極電極413係通過連接線433連接至汲極簧片423。同樣地，突波保護器第一電極414係通過連接線434連接至突波保護器簧片424。連接線431、432、433、434是由例如鋁的金屬材料所形成。同樣地，在本實施例中，閘極電極411是一種閘極電極墊，且連接至根據第一或第三實施例的半導體裝置的閘極電極31。源極電極412是一種源極電極墊，且連接至根據第一或第三實施例的半導體裝置的源極電極32。汲極電極413是一種汲極電極墊，且連接至根據第一或第三實施例的半導體裝置的汲極電極33。突波保護器第一電極414是一種突波保護器電極墊，且連接至根據第一或第三實施例的半導體裝置的突波保護器第一電極41。
接著，藉由傳遞模塑法(transfer molding)以壓模樹脂 440執行樹脂密封。以這種方式，可製造出使用以氮化鎵為基礎之半導體材料的高電子遷移率電晶體之分離封裝件的半導體裝 置。
半導體裝置單元2
第22圖係圖說包含根據第二實施例的半導體裝置的分離封裝件。
首先，半導體晶片410(其係以氮化鎵為基礎之半導體材料所形成之高電子遷移率電晶體)藉由切丁等以透過切割在第二實施例中製造的半導體裝置所形成。以像是焊料的晶粒黏著劑430將半導體晶片410固定在簧片架420上。半導體晶片410相當於根據第二實施例的半導體裝置。
接著，閘極電極411係通過連接線431連接至閘極簧片421，源極電極412係通過連接線432連接至源極簧片422，以及汲極電極413係通過連接線433連接至汲極簧片423。連接線431、432、433、434是由例如鋁的金屬材料所形成。同樣地，在本實施例中，閘極電極411是一種閘極電極墊，且連接至根據第二實施例的半導體裝置的閘極電極31。源極電極412是一種源極電極墊，且連接至根據第二實施例的半導體裝置的源極電極32。汲極電極413是一種汲極電極墊，且連接至根據第二實施例的半導體裝置的汲極電極33。
接著，藉由傳遞模塑法以壓模樹脂440執行樹脂密封。以這種方式，可製造出使用以氮化鎵為基礎之半導體材料的高電子遷移率電晶體之分離封裝件的半導體裝置。
供率因數修正電路、電源供應裝置以及高頻放大器
接著，將描述根據本實施例的PFC電路、電源供應裝置以及高頻放大器。根據本實施例的PFC電路、電源供應裝置 及高頻放大器係分別為一種PFC電路、一種電源供應裝置及一種高頻放大器，每一者使用根據第一或第二實施例的半導體裝置。
PFC電路
將描述根據本實施例的PFC電路。根據本實施例的PFC電路包含根據第一或第二實施例的半導體裝置。
參照第23圖來描述根據本實施例的PFC電路。根據本實施例的PFC電路450包含切換元件(電晶體)451、二極體452、抗流圈453、電容器454和455、二極體電橋456、以及交流電電源供應(圖未示)。切換元件451是使用由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體，其為根據第一或第二實施例的半導體裝置。
在PFC電路450中，切換元件451的汲極電極係連接至二極體452之陽極端以及連接至抗流圈453之一端。而且，切換元件451的源極電極係連接至電容器454之一端以及連接至電容器455之一端。電容器454之另一端係連接至抗流圈453之另一端。電容器455之另一端係連接至二極體452之陰極端。交流電電源供應(圖未示)係通過二極體電橋456連接在電容器454的兩端之間。在PFC電路450中，直流電流(DC)是輸出在電容器455的兩端之間。
根據本實施例的PFC電路係使用根據第一或第二實施例的半導體裝置，即便產生突波電壓也難以損壞。因此，可提高PFC電路的可靠性。
實驗結果
接著，參照第24和25圖來描述在，每一個根據第 二實施例的半導體裝置和具常規結構的半導體裝置中施加突波電壓至PFC電路或之類的情況。根據第二實施例的半導體裝置係如第8、及9A和9B圖所示的半導體裝置。具常規結構的半導體裝置具有在如第8、及9A和9B圖所示之半導體裝置中無形成突波保護器區域112的結構。而且，第24和25圖分別圖說若施加源極電壓的情況下，在半導體裝置中的汲極-源極電壓Vds隨著時間改變。第25圖為第24圖的部分放大圖。在第24和25圖中，參考記號24A表示根據第二實施例的半導體裝置的特性，且參考記號24B表示具常規結構的半導體裝置的特性。如參考記號24A所指示，若Vds為約400V時，電流在根據第二實施例的半導體裝置中的突波保護器區域112內流動。因此，突波被抑制且電晶體區域11中的高電子遷移率電晶體受到保護。相較之下，如參考記號24B所指示，因為具常規結構的半導體裝置不具有對應於突波保護器的元件，無法抑制突波，施加會超過高電子遷移率電晶體之崩潰電壓的突波電壓，所以高電子遷移率電晶體會因突波電壓而損壞。如上所述，可抑制根據第二實施例的半導體裝置之因為突波電壓或之類的崩潰。以上係描述根據第二實施例的半導體裝置；不過，根據第一實施例的半導體裝置可呈現相同結果。
電源供應裝置
接著，將描述根據本實施例的電源供應裝置。根據本實施例的電源供應裝置為包含由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體的電源供應裝置，該高電子遷移率電晶體是根據第一或第二實施例的半導體裝置。
參照第26圖來描述根據本實施例的電源供應裝 置。根據本實施例的電源供應裝置具有包含上述的根據本實施例的PFC電路450的結構。
根據本實施例的電源供應裝置包含高電壓第一電路 461、低電壓第二電路462以及配置在第一電路461和第二電路462之間的變壓器463。
第一電路461包含上述的根據本實施例的PFC電路 450、以及反向電路，例如全橋反向電路460，其連接至PFC電路450的電容器455的兩端。全橋反向電路460具有複數個(這裡是4個)切換元件464a、464b、464c和464d。第二電路462具有複數個(這裡是3個)切換元件465a、465b和465c。交流電電源供應457是連接至二極體電橋456。
在本實施例中，在第一電路461中的PFC電路450 的切換元件451使用由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體，高電子遷移率電晶體為根據第一或第二實施例的半導體裝置。再者，在全橋反向電路460中的每一切換元件464a、464b、464c和464d使用由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體，高電子遷移率電晶體為根據第一或第二實施例的半導體裝置。相較之下，在第二電路462中的每一切換元件465a、465b和465c使用由具有正常的金屬絕緣半導體(MIS)的場效電晶體(FET)，該金屬絕緣半導體是使用矽。
如上所述，本實施例是藉由使用根據第一或第二實 施例的半導體裝置而形成。因此，在第一電路461中，即便在切換元件415、464a、464b、464c和464d中產生突波電壓，藉由保護二極體的整流動作，任何切換元件415、464a、464b、464c和 464d的崩潰可被抑制。如上所述，因為確保有大的雪崩容量(avalanche capacity)，所以大的雪崩容量對裝置運作的穩定性作出了巨大貢獻。
如上所述，根據本實施例的電源供應裝置是使用根 據第一或第二實施例之具有高裝置速度、大雪崩容量、對突波有高抗性以及具有高可靠性的半導體裝置。因此，可增加電源供應裝置的可靠性等。而且，因為根據第一或第二實施例的半導體裝置不必使用外部電路，所以根據本實施例的電源供應裝置可在尺寸上縮減。
高頻放大器
接著，將描述根據本實施例的高頻放大器。根據本實施例的高頻放大器具有使用由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體的結構，該高電子遷移率電晶體是根據第一或第二實施例的半導體裝置
參照第27圖來描述根據本實施例的高頻放大器。根據本實施例的高頻放大器包含數位預失真電路471、混合器472a和472b、功率放大器473以及定向耦合器(directional coupler)474。
數位預失真電路471補償輸入訊號的非線性失真。混合器472a將交流電流訊號與經過非線性失真補償之輸入訊號予以混合。功率放大器473將混合交流電流訊號的輸入訊號放大，且包含由氮化鋁鎵或氮化鎵所形成之高電子遷移率電晶體，其為根據第一或第二實施例的半導體裝置。定向耦合器474監控輸入和輸出訊號。在第27圖中，輸出訊號可在混合器472b與交流電流訊號混合，並傳送至數位預失真電路471，例如藉由切換 選擇。
根據本實施例的高頻放大器使用根據第一或第二實施例之具有高裝置速度、大雪崩容量、對突波有高抗性以及具有高可靠性的半導體裝置。因此，可增加高頻放大器的可靠性。而且，因為根據第一或第二實施例的高頻放大器不必使用外部電路，所以根據本實施例的高頻放大器可在尺寸上縮減。
11‧‧‧電晶體區域
12‧‧‧突波保護器區域
24‧‧‧電子供應層
25‧‧‧p型層
31‧‧‧閘極電極
32‧‧‧源極電極
33‧‧‧汲極電極
41‧‧‧突波保護器第一電極
42‧‧‧突波保護器第二電極
43‧‧‧突波保護器第三電極
W1、W2‧‧‧寬度
D1、D2‧‧‧距離

Claims (19)

  1. 一種半導體裝置，其具有電晶體區域和突波保護器區域，包括：基板；第一半導體層，係形成在該基板上；第二半導體層，係形成在該第一半導體層上；閘極電極、源極電極及汲極電極，係形成在該電晶體區域中的該第二半導體層上；以及突波保護器第一電極、突波保護器第二電極及突波保護器第三電極，係形成在該突波保護器區域中的該第二半導體層上，其中，該源極電極和該突波保護器第二電極係彼此互連，其中，該汲極電極和該突波保護器第三電極係彼此互連，其中，該突波保護器第一電極係形成在該突波保護器第二電極和該突波保護器第三電極之間，以及其中，該突波保護器第一電極和該突波保護器第三電極之間的距離小於該閘極電極和該汲極電極之間的距離。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該第一半導體層和該第二半導體層為氮化物半導體。
  3. 如申請專利範圍第1或2項所述之半導體裝置，其中，在接近該第一半導體層和該第二半導體層之間之介面的位置產生電子。
  4. 如申請專利範圍第1或2項所述之半導體裝置，更包括：第三半導體層，係形成在該第二半導體層上，其中，該源極電極和該汲極電極係形成在該第二半導體層 上，且該閘極電極係形成在該電晶體區域中的該第三半導體層上，其中，該突波保護器第二電極和該突波保護器第三電極係形成在該第二半導體層上，且該突波保護器第一電極係形成在該突波保護器區域中的該第三半導體層上，以及其中，該第三半導體層係具有極性與該第一半導體層中所產生之載體之極性相反的導電半導體層。
  5. 如申請專利範圍第4項所述之半導體裝置，其中，該第三半導體層為氮化物半導體。
  6. 如申請專利範圍第4項所述之半導體裝置，其中，在接近該第一半導體層和該第二半導體層之間之介面的位置於該第一半導體層中產生電子，以及其中，該第三半導體層為p型。
  7. 如申請專利範圍第4項所述之半導體裝置，其中，該第三半導體層係由含氮化鎵之材料所形成。
  8. 如申請專利範圍第4項所述之半導體裝置，其中，該第一半導體層、該第二半導體層及該第三半導體層係藉由磊晶成長所形成。
  9. 如申請專利範圍第1項所述之半導體裝置，其中，該突波保護器第一電極具有小於該閘極電極之閘極長度的閘極長度。
  10. 如申請專利範圍第1項所述之半導體裝置，其中，該突波保護器第一電極和該突波保護器第二電極係彼此互連。
  11. 如申請專利範圍第1項所述之半導體裝置，其中，該第一半導體層係由含氮化鎵之材料所形成。
  12. 如申請專利範圍第1項所述之半導體裝置，其中，該第二半導體層係由含氮化鋁鎵之材料所形成。
  13. 如申請專利範圍第1項所述之半導體裝置，其中，該第二半導體層為n型。
  14. 如申請專利範圍第1項所述之半導體裝置，更包括：中介層，係形成在該第一半導體層和該第二半導體層之間，其中，該中介層係由含氮化鋁鎵之材料所形成。
  15. 如申請專利範圍第1項所述之半導體裝置，更包括：緩衝層，係形成在該基板和該第一半導體層之間，其中，該緩衝層係由含氮化鋁之材料所形成，以及其中，該基板係由矽、藍寶石及碳化矽中之任一者所形成。
  16. 如申請專利範圍第1項所述之半導體裝置，其中，該半導體裝置包含高電子遷移率電晶體。
  17. 一種功率因數修正電路，係包含如申請專利範圍第1至16項中任一項所述之半導體裝置。
  18. 一種電源供應裝置，係包含如申請專利範圍第1至16項中任一項所述之半導體裝置。
  19. 一種放大器，係包含如申請專利範圍第1至16項中任一項所述之半導體裝置。
TW102108000A 2012-03-19 2013-03-07 半導體裝置、ｐｆｃ電路、電源供應裝置及放大器 TWI527184B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062902A JP5935425B2 (ja) 2012-03-19 2012-03-19 半導体装置

Publications (2)

Publication Number Publication Date
TW201405760A TW201405760A (zh) 2014-02-01
TWI527184B true TWI527184B (zh) 2016-03-21

Family

ID=49156855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108000A TWI527184B (zh) 2012-03-19 2013-03-07 半導體裝置、ｐｆｃ電路、電源供應裝置及放大器

Country Status (5)

Country Link
US (1) US9240472B2 (zh)
JP (1) JP5935425B2 (zh)
KR (1) KR101418211B1 (zh)
CN (1) CN103325781B (zh)
TW (1) TWI527184B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917244B2 (en) * 2014-06-17 2018-03-13 The Regents Of The University Of Michigan Resonant body high electron mobility transistor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912187B2 (ja) 1995-04-24 1999-06-28 日本電気株式会社 電界効果型トランジスタ
JP4648533B2 (ja) * 2000-10-30 2011-03-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4748498B2 (ja) 2002-12-05 2011-08-17 古河電気工業株式会社 電流遮断器付きＧａＮ系半導体装置
JP2006066843A (ja) 2004-08-30 2006-03-09 Sony Corp 静電保護素子及び半導体装置及び同半導体装置の製造方法
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP2009049121A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5346515B2 (ja) * 2008-07-24 2013-11-20 シャープ株式会社 ヘテロ接合電界効果トランジスタ
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP2011030396A (ja) 2009-07-29 2011-02-10 Toyota Central R&D Labs Inc 並列接続型ｄｃ−ｄｃコンバータ
JP2011165749A (ja) 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP5672756B2 (ja) 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置
JP5548906B2 (ja) * 2010-09-14 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Also Published As

Publication number Publication date
CN103325781B (zh) 2016-01-13
KR20130106297A (ko) 2013-09-27
US20130240953A1 (en) 2013-09-19
CN103325781A (zh) 2013-09-25
TW201405760A (zh) 2014-02-01
JP2013197316A (ja) 2013-09-30
US9240472B2 (en) 2016-01-19
KR101418211B1 (ko) 2014-07-09
JP5935425B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
US20130256683A1 (en) Compound semiconductor and method of manufacturing the same
KR101456774B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US20130256684A1 (en) Compound semiconductor device and method of manufacturing the same
US10276703B2 (en) Compound semiconductor device and method of manufacturing the same
US9997594B2 (en) Gallium nitride based high electron mobility transistor (GaN-HEMT) device with an iron-doped cap layer and method of manufacturing the same
US10192964B2 (en) Compound semiconductor device and method of manufacturing the same
TWI527184B (zh) 半導體裝置、ｐｆｃ電路、電源供應裝置及放大器
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2022016950A (ja) 半導体装置
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
US11688663B2 (en) Semiconductor device, semiconductor device fabrication method, and electronic device
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP2022016952A (ja) 半導体装置