TWI526128B - 多層基板及其製造方法 - Google Patents
多層基板及其製造方法 Download PDFInfo
- Publication number
- TWI526128B TWI526128B TW102144517A TW102144517A TWI526128B TW I526128 B TWI526128 B TW I526128B TW 102144517 A TW102144517 A TW 102144517A TW 102144517 A TW102144517 A TW 102144517A TW I526128 B TWI526128 B TW I526128B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit pattern
- insulating layer
- reinforcing
- multilayer substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明實施例是有關於一種多層基板及其製造方法。
為符合電子設備輕量、微小化、速度的提升、多功能化以及效能的進步之趨勢,已發展出具有多個佈線層形成於一印刷電路板(Printed Circuit Board,PCB)上的多層基板技術。再者,也已發展出將電子元件(electronic component),例如主動元件、被動元件或其類似物埋置於多層基板的技術。
舉例來說,專利文件1(美國專利申請公開號2012-0006469)已揭露一種包括***至孔洞(cavity)以及多個層內的電子元件的印刷電路板及其製造方法。
同時,於多層基板領域中的一個重要課題為允許埋置電子元件有效率地傳遞訊息至一外部電路或其他元件以及接收從外部電路或其他元件傳來的訊號,其中訊號包括電壓或電流。
此外,隨著近來對於電子元件的效能進步與微小化
及薄型化之電子元件以及電子元件埋置基板的趨勢增加,需要改良電路圖案的積集度(degree of integration),以埋置微型電子元件至一薄且窄的基板內並且連接電子元件的外部電路元件至外部。
同時,隨著電子元件埋置基板薄型化,基板的彎曲現象(warpage phenomenon)演變成一個嚴重的問題。這樣的彎曲現象也被稱為翹曲(warpage)。當電子元件埋置基板係由各種具有不同熱膨脹係數的材料所製成時,基板的翹曲便變得更嚴重。
依照相關技藝,已使用以具有高剛性(rigidity)的材料形成絕緣層之方法以減少基板的翹曲。然而,於僅使用具有高剛性之材料形成絕緣層的例子中,因為絕緣層的表面係粗糙的,對於改良形成於絕緣層上之佈線圖案的積集度是有限的。
此外,專利文件2(美國專利號5,353,498)已揭露將電子元件埋置於芯板(core substrate)的一側上,且電路圖案層以及絕緣層僅沿著單一方向建立以確保機械強度的技術,而專利文件3(日本專利公開號2000-261124)已揭露配置一電容於芯板的中心,且電路圖案層以及絕緣層沿著雙向建立的技術。
然而,依照包括專利文件1-4(專利文件4:日本專利公開號1992-283987)所揭露之相關技藝的技術及類似技術,係發展當時的技術水平可實施的結構與方法以廣泛地應用在所有的電子元件,然而當時的技術水平可實施的結構與方法,並非根據埋置於板內的各電子元件之角色與複雜度所最佳化的結構。因此,在翹曲現象減少的同時,對於改良佈線圖案之積集度係有限
的。
本發明之實施例的一目的為提供一種能夠減少翹曲的技術。
本發明之實施例的另一目的為提供一種能夠減少翹曲的技術,且同時以將電子元件的特性納入考量的方式改良電路圖案的積集度。
依照本發明一範例性實施例,提供一種多層基板,包括:多個佈線層;以及複數個增強層,分別配置於多層基板之兩表面的最外面部分,以減少多層基板的翹曲。
增強層可由具有11ppm/℃或更低之熱膨脹係數的材料所製成。
增強層可由具有25GPa或更高之彈性模數的材料所製成。
增強層可由玻璃材料所製成。
配置於多層基板之一表面的最外面部分的增強層可為一第一增強層,配置於多層基板之另一表面的最外面部分的增強層可為一第二增強層,且多層基板更可包括一第一絕緣層,配置於第一增強層與第二增強層之間,其中第一絕緣層包括一電子元件與一孔洞,電子元件具有一外部電極,電子元件的至少一部分係***孔洞內。
多層基板更可包括一阻焊劑,覆蓋第一增強層之一
表面以及第二增強層的另一表面中至少一者的至少一部分。
多層基板更可包括一第三電路圖案層,配置於第一增強層的一下表面;以及一第二絕緣層,配置於第一增強層與第一絕緣層之間,其中第二絕緣層接觸第一增強層的下表面以及第三電路圖案層。
多層基板更可包括一第三絕緣層,配置於第一絕緣層與第二增強層之間,其中第三絕緣層包括一第四電路圖案層,第四電路圖案層配置於第三絕緣層之一表面的一部分上並且接觸第二增強層。
第三絕緣層可包括:一第三上絕緣層,接觸第一絕緣層以及電子元件的一表面,並且具有一第五電路圖案層配置於其一下表面上;以及一第三下絕緣層,具有一表面接觸第四電路圖案層以及第二增強層。
多層基板更可包括一第五通孔,第五通孔穿透第二絕緣層、第一絕緣層以及第三上絕緣層,並且將第三電路圖案層的至少一電路圖案以及第五電路圖案層的至少一電路圖案直接連接至彼此。
多層基板更可包括一第三通孔,第三通孔穿透第三上絕緣層,並且將第五電路圖案層的至少一電路圖案以及外部電極直接連接至彼此。
依照本發明另一範例性實施例,提供一種多層基板的製造方法,包括:形成複數個增強層於一多層基板之兩表面的
最外面部分,多層基板包括複數個佈線層,其中增強層係由滿足具有11ppm/℃或更低之熱膨脹係數、以及具有25GPa或更高之彈性模數其中至少一種條件的材料所製成。
增強層可由玻璃材料所製成。
依照本發明之另一範例性實施例,提供一種多層基板的製造方法,包括:安裝一電子元件於一第一增強層上,第一增強層具有一第三電路圖案層形成於第一增強層的一表面上,電子元件具有一外部電極;形成一第二絕緣層於第一增強層上,第二絕緣層覆蓋第三電路圖案層以及第一增強層,並且接觸電子元件的一側;堆疊一第一絕緣層於第二絕緣層上,第一絕緣層具有一孔洞,電子元件的至少一部分***孔洞內;形成一第三上絕緣層於第一絕緣層上,第三上絕緣層覆蓋電子元件以及第一絕緣層,並且填充於孔洞與電子元件之間;形成一第五電路圖案層於第三上絕緣層上,第五電路圖案層具有至少一電路圖案係藉由一第三通孔直接連接至外部電極;形成一第三下絕緣層於第三上絕緣層上,第三下絕緣層覆蓋第五電路圖案層以及第三上絕緣層;形成一第四電路圖案層於第三下絕緣層上,第四電路圖案層具有至少一電路圖案係藉由一第四通孔直接連接至第五電路圖案層的至少一電路圖案;以及形成一第二增強層於第三下絕緣層上,第二增強層覆蓋第四電路圖案層以及第三下絕緣層,其中第一增強層以及第二增強層減少多層基板的翹曲。
第一增強層以及第二增強層可由滿足具有11
ppm/℃或更低之熱膨脹係數、以及具有25GPa或更高之彈性模數其中至少一種條件的材料所製成。
第一增強層以及第二增強層可由玻璃材料所製成。
第一增強層可分別形成於一分離芯層(detached core)的上表面與下表面,並且在施行製造方法於分離芯層之上表面與下表面的各個方向之後,第一增強層可從分離芯層分離。
第三上絕緣層以及第三下絕緣層的形成可藉由硬化一合成樹脂流體(fluid synthetic resin),此一合成樹脂流體不包括一芯材。
第二絕緣層的形成可藉由硬化一合成樹脂流體,此一合成樹脂流體包括一芯材。
形成第五電路圖案層於第三上絕緣層上的步驟,可包括形成一第五通孔將第五電路圖案層的至少一電路圖案直接連接至第三電路圖案層的至少一電路圖案。
100、200、300、400‧‧‧多層基板
10、410‧‧‧電子元件
11、411‧‧‧電極
12、312、412‧‧‧黏著劑
110‧‧‧增強層
111‧‧‧第一增強層
115‧‧‧第二增強層
120‧‧‧第一絕緣層
121‧‧‧孔洞
130‧‧‧第二絕緣層
140‧‧‧第三絕緣層
141‧‧‧第三上絕緣層
142‧‧‧第三下絕緣層
P1‧‧‧第一電路圖案層
P1’‧‧‧第一金屬層
P2‧‧‧第二電路圖案層
P2’‧‧‧第二金屬層
P3‧‧‧第三電路圖案層
P3’‧‧‧第三金屬層
P3-1‧‧‧第一額外電路圖案
P3-2‧‧‧第二額外電路圖案
P4‧‧‧第四電路圖案層
P5‧‧‧第五電路圖案層
V1‧‧‧第一通孔
V2‧‧‧第二通孔
V3‧‧‧第三通孔
V4‧‧‧第四通孔
V5‧‧‧第五通孔
V6‧‧‧第六通孔
SB‧‧‧焊錫球
SR‧‧‧阻焊劑
DC‧‧‧分離芯層
第1圖繪示依照本發明一範例性實施例之多層基板的剖面圖。
第2圖繪示依照本發明另一範例性實施例之多層基板的剖面圖。
第3圖繪示第2圖之一經調整過的範例的剖面圖。
第4圖繪示第2圖之另一經調整過的範例的剖面圖。
第5圖繪示改變依照本發明範例性實施例之多層基板中的增強層的熱膨脹係數與彈性模數,測量翹曲所獲得之結果的圖。
第6A-6K圖繪示依照本發明範例性實施例之多層基板的製造方法其製程的剖面圖。
第6A圖繪示提供包括第一金屬芯的分離芯層之狀態。
第6B圖繪示形成第一增強層以及第三金屬層之狀態。
第6C圖繪示藉由圖案化第三金屬層來形成第三電路圖案層之狀態。
第6D圖繪示電子元件耦合至第三電路圖案層上之狀態。
第6E圖繪示形成第二絕緣層、第一絕緣層以及第三上絕緣層之狀態。
第6F圖繪示形成第三通孔、第五通孔以及第五電路圖案層之狀態。
第6G圖繪示形成第三下絕緣層、第四電路圖案層以及第二增強層之狀態。
第6H圖繪示移除分離芯層之狀態。
第6I圖繪示形呈第一電路圖案層以及第二電路圖案層之狀態。
第6J圖繪示形成阻焊劑之狀態。
第6K圖繪示形成複數個焊錫球之狀態。
第7A-7K圖繪示依照本發明另一範例性實施例之多層基板的製造方法其製程的剖面圖。
第7A圖繪示提供具有第一金屬層分別配置於其兩表面的分離芯層之狀態。
第7B圖繪示分別形成第一增強層與第三金屬層於分離芯層之上方與下方的狀態。
第7C圖繪示藉由圖案化分別形成於分離芯層之上方與下方的第三金屬層來形成第三電路圖案層之狀態。
第7D圖繪示電子元件耦合至分別形成於分離芯層之上方與下方的第三電路圖案層上之狀態。
第7E圖繪示分別形成第二絕緣層、第一絕緣層以及第三上絕緣層於分離芯層之上方與下方的狀態。
第7F圖繪示分別形成第三通孔、第五通孔以及第五電路圖案層於分離芯層之上方與下方的狀態。
第7G圖繪示分別形成第三下絕緣層、第四電路圖案層以及第二增強層於分離芯層之上方與下方的狀態。
第7H圖繪示移除分離芯層之狀態。
第7I圖繪示第一電路圖案層與第二電路圖案層形成於原先位在分離芯層下方之一部分之狀態。
第7J圖繪示形成阻焊劑之狀態。
第7K圖繪示形成複數個焊錫球之狀態。
以下範例性實施例的敘述,配合所附圖式,將使本發明之各種優點與特徵以及完成本發明之方法變得顯而易見。然而,本發明能夠以許多不同形式加以修改,而不應受限於本文所闡述之範例性實施例。這些範例性實施例的提供可使得揭露內容詳盡而完整,並且充分地將本發明之範圍傳達給本發明所屬技術
領域中具有通常知識者。在整個敘述中,相似的元件符號表示相似的元件。
本說明書所使用的辭彙係提供以解釋本發明之範例性實施例,並非用以限制本發明。除非有明確的相反指示,否則本說明書中的單數形式包括複數形式。詞彙「包括」表示包括所陳述的成份、步驟、動作以及/或元件,並非用以排除任何其他的成份、步驟、動作以及/或元件。
為了描述上的簡化以及清晰,於所附圖式中將繪示一般的結構,而本領域已知特徵與技術的詳細描述將被省略,以避免不必要地模糊對於本發明之範例性實施例的討論。此外,圖式中的元件不需依照它們的尺寸繪製。此外,所附圖式中的元件非必須性的依比例繪製。舉例來說,為方便理解本發明之實施例,圖式中某些元件的尺寸可能相對於其他元件而言被誇張化。不同圖式中的相同元件符號表示相同元件,且相似的元件符號可代表相似的元件,但是不必然受限於此。
本說明書與申請專利範圍中,詞彙例如「第一」、「第二」、「第三」、「第四」等等可用於此處以區隔一元件與另一相似的元件,並用於敘述特定的順序或一般順序,但不應受限於此。這些詞彙在適當的環境下係可彼此相容的,以使以下敘述的本發明之範例性實施例可於不同於此處所敘述或表示的順序中運作。相似地,於本說明書中,在敘述一方法具有一系列的步驟之例子中,這些步驟的順序並非表示這些步驟必須依此順序實施。
也就是說,任何敘述的步驟可被省略且/或任何其他並未敘述於此的步驟可被加至方法中。
本說明書與申請專利範圍中,當使用「左」、「右」、「前」、「後」、「上」、「下」、「以上」、「下面」和其相似詞彙時,這些詞彙僅用以敘述,並非描述不可改變的相對位置。能夠交換此處使用的這些詞彙使本發明之範例性實施例在較此處所表示與形容更適當的環境下以不同的方向操作。此處所使用的一詞彙「連接」係定義為直接或間接地以電性或非電性的方式連接。使用「鄰近」敘述目標彼此之間的關係時,表示其互相可為物理接觸、彼此靠近或是在相同的範圍或區域中。此處,「於一範例性實施例中」表示同樣的範例性實施例,但是未必如此。
以下將配合所附圖式詳細地描述本發明範例性實施例之結構形態與作用效果。
第1圖係繪示依照本發明一範例性實施例之多層基板100的剖面圖。
請參照第1圖,依照本發明範例性實施例之多層基板100包括多個佈線層以及增強層110,其中增強層110分別配置於多層基板之一側與另一側的最外層。
也就是說,第一增強層111可配置於位在多層基板100之一側的最外面部分的一層上,且第二增強層115可配置於位在多層基板100之另一側的最外面部分的一層上。
此外,至少一電路圖案層以及絕緣層可配置於第一
增強層111與第二增強層115之間。
第2圖係繪示依照本發明另一範例性實施例之多層基板200的剖面圖。
請參照第2圖,依照本發明範例性實施例之多層基板200可包括一埋置於多層基板200中的電子元件10。
電子元件10可為主動元件,例如半導體晶片或其類似物,或者被動元件,例如電容或其類似物,並且可包括形成於電子元件10之外部的一外部電極11(或外部端子)以電性連接至其他設備。
此處,電子元件10可位於配置在第一增強層111與第二增強層115之間的一第一絕緣層120內。尤其,一孔洞121可配置於第一絕緣層120內,且至少一部分的電子元件10可***至孔洞121內。
此外,多層基板200更可包括配置於第一絕緣層120與第一增強層111之間的一第二絕緣層130。
此處,第一增強層111可包括配置於第一增強層111之下表面上的一第三電路圖案層P3。如第2圖所示,可固定電子元件10至第三電路圖案層P3的任何一電路圖案。於此例中,可配置黏著劑12於電子元件10與電路圖案之間以固定電子元件10。
此外,多層基板200更可包括配置於第一絕緣層120與第二增強層115之間的一第三絕緣層140。
此處,第三絕緣層140可包括一第三上絕緣層141以及一第三下絕緣層142。
第三上絕緣層141可覆蓋第一絕緣層120的下表面與電子元件10,並且可包括形成於第三上絕緣層141之下表面上的一第五電路圖案層P5。
此外,第三下絕緣層142可覆蓋第三上絕緣層141的下表面與第五電路圖案層P5,並且可包括形成於第三下絕緣層142之下表面上的一第四電路圖案層P4。
此處,電子元件10可包括配置於電子元件10之下表面上的外部電極11,且穿透第三上絕緣層141的一第三通孔V3可直接連接於第五電路圖案層P5的任一電路圖案與外部電極11之間。
此外,第五電路圖案層P5的任一電路圖案與第四電路圖案層P4的任一電路圖案可藉由穿透第三下絕緣層142的一第四通孔V4以直接連接至彼此。
此處,藉由第三通孔V3直接連接至電子元件10之外部電極11的第五電路圖案層P5、以及藉由第四通孔V4直接連接至第五電路圖案層P5的第四電路圖案層P4,可能需要較其他電路圖案層更高的佈線密度。
一般來說,為了減少翹曲,使用包括玻璃纖維的絕緣材料作為芯材以增加剛性。然而,,於如上所述之形成在包括芯材的絕緣層之表面上的電路圖案,具有對於製造精細的線寬與
間距的限制。再者,即便於形成一通孔於包括芯材之絕緣層內的例子中,通孔之直徑的減小是有限的。
因此,第三上絕緣層141與第三下絕緣層142的實施中,較佳使用不包括芯材如玻璃纖維或其類似物的材料。
此外,第二增強層115可包括配置於第二增強層115之下表面上的一第二電路圖案層P2,且可藉由穿透第二增強層115的一第二通孔V2使第二電路圖案層P2的任一電路圖案與第四電路圖案層P4的任一電路圖案直接連接至彼此。
同時,第一增強層111可包括配置於第一增強層111之上表面上的一第一電路圖案層P1,且可藉由穿透第一增強層111的一第一通孔V1使第一電路圖案層P1的任一電路圖案與第三電路圖案層P3的任一電路圖案直接連接至彼此。
此外,可藉由一第五通孔V5使第五電路圖案層P5的任一電路圖案與第三電路圖案層P3的任一電路圖案直接連接至彼此,其中第五通孔V5穿透第三上絕緣層141、第一絕緣層120以及第二絕緣層130。
所有埋置於多層基板內的電子元件並不具有相同的複雜性。此外,電子元件封裝之外部電極亦可朝著一特定的方向形成。因此,於此例中,只有朝著外部電極所朝的方向才維持複雜的佈線,從而有可能改進多層基板的製造效率。
也就是說,如第2圖所示,僅於電子元件10之下表面上形成外部電極11的例子中,為了連接外部電極11至多層基
板100之外部,相對精細的圖案必須以相對高的積集度配置於朝向對應外部電極11形成之方向的第三絕緣層140的一方向。
如上所述,形成多層基板200使得基於多層基板200的水平中心軸之一方向上具有相對高的佈線密度,而在另一方向上具有相對低的佈線密度,從而有可能改進多層基板200的製造效率。
然而,於如上所述形成具有不對稱之電路積集度的多層基板200的例子中,可能會加強翹曲現象。於本發明範例性實施例中,多層基板200包括第一增強層111以及第二增強層115,因此有可能減少上述的翹曲現象。
此外,如第2圖所示,位於電子元件10並未形成電極11之上表面的第三電路圖案層P3,可具有相較於第五電路圖案層P5或第四電路圖案層P4相對較低的佈線密度以及較不精細的圖案寬。
同時,包括芯材如玻璃纖維或其類似物的絕緣材料因為高剛性,可具有減少翹曲的優點,但是因為芯材具有粗糙的表面,如此一來對於形成精細的圖案或降低圖案間距係有所限制。
另一方面,不包括芯材如玻璃纖維或其類似物的絕緣材料,可使表面圖案相對地精細且更可降低圖案間距,但是因為剛性的不足,使得翹曲增加。
考慮到上述情況,依照本發明範例性實施例之多層
基板200中,藉由硬化不包括芯材的合成樹脂流體以實施形成於電子元件10之外部電極11下的第三絕緣層140,以提供相對高佈線密度的電路圖案,且藉由硬化包括芯材的合成樹脂流體以實施形成於電子元件10上的第二絕緣層130,以具有相對高的剛性。
此外,第一增強層111以及第二增強層115配置於多層基板100的最外層以彼此對稱,從而可能額外減少翹曲現象。
同時,如第2圖所示,多層基板200更可包括阻焊劑(solder resist)SR,阻焊劑SR覆蓋第一增強層111、第一電路圖案層P1、第二增強層115以及第二電路圖案層P2。此外,多層基板200更可包括焊錫球(solder ball)SB,接觸第一電路圖案層P1與第二電路圖案層P2,且暴露至阻焊劑SR的外部。
若有需求,阻焊劑SR可選擇性地包括於多層基板200內。因此,本說明書中使用於多層基板200之兩表面的辭彙「最外面部分」表示處於排除阻焊劑SR狀態的最外面部分。
第3圖與第4圖係繪示第2圖之經調整的範例的剖面圖。
請參照第3圖與第4圖,於需要有效率地輻射電子元件10之熱的例子中,如多層基板300,施加熱輻射黏著劑312於電子元件10之上表面上,以允許電子元件10黏著至第三電路圖案層P3的任一電路圖案,且形成位於該電路圖案與第一電路圖案層P1之任一電路圖案之間的第六通孔V6,從而可能允許電子元件10所產生的熱通過熱輻射黏著劑312、第三電路圖案層
P3的任一電路圖案、第六通孔V6以及第一電路圖案層P1之任一電路圖案而被快速地排出。
此外,於電子元件410是具有兩個外部電極411的電容,例如積層陶瓷電容(multilayer ceramic capacitor,MLCC)或其類似物的例子中,如多層基板400,第三電路圖案層P3可包括維持在彼此電性絕緣狀態的第一額外電路圖案P3-1與第二額外電路圖案P3-2,其中第一額外電路圖案P3-1可接觸電子元件410之一外部電極411,而第二額外電路圖案P3-2可接觸另一外部電極411。
此處,非導電性黏著劑412可配置於電子元件410之非外部電極411的一區域與第一額外電路圖案P3-1和第二額外電路圖案P3-2之間,以穩固地固定電子元件410。
此外,第一額外電路圖案P3-1和第二額外電路圖案P3-2各者可透過通孔而電性連接至第一電路圖案層P1之任一電路圖案以及其他電路圖案。
第5圖繪示改變依照本發明範例性實施例之多層基板200中的增強層110的熱膨脹係數與彈性模數,測量翹曲所獲得之結果的圖。
此處,第5圖顯示出加熱如第2圖所示之多層基板200至260℃且冷卻至室溫之後,測量多層基板200之一表面的最高點與最低點間的距離所獲得的結果,多層基板200包括具有25至25μm之厚度的第一增強層111、具有10至20μm之厚度
的第二絕緣層130、具有50至70μm之厚度的第一絕緣層120、具有40至50μm之厚度的第三絕緣層140以及具有20至25μm之厚度的第二增強層115,且具有14×14mm的整體尺寸。
第5圖中,實際測得的數據係以菱形表示,而以線形所表示的資料為模擬結果。
如第5圖所示,證實在增強層110之熱膨脹係數係11ppm/℃或更低中的例子,或是增強層110之彈性模數係25GPa或更高的例子中,是產生標準值或是更少的翹曲。
此處,應當注意的是參考值可因上述實驗條件以及應用多層基板200之產品所需的翹曲容許範圍而改變。
同時,滿足這些條件的材料範例包括玻璃材料。因此,第一增強層111與第二增強層115可由玻璃材料所製成。
玻璃材料通常具有40至60GPa的彈性模數以及5ppm/℃或更低的熱膨脹係數。因此,由玻璃材料製成第一增強層111與第二增強層115,從而可能顯著地減少翹曲。
第6A-6K圖係繪示依照本發明實施例之多層基板的製造方法的製程的剖面圖。
首先,請參照第6A圖,提供包括一第一金屬層P1’的分離芯層DC。
接著,請參照第6B圖,形成第一增強層111於第一金屬層P1’的一上表面上。此處,第一增強層111可在處於第一增強層111包括配置於第一增強層111之上表面上的第三金屬
層P3’的狀態中耦合至第一金屬層P1’上,但並不限於此。
接著,請參照第6C圖與第6D圖,圖案化第三金屬層P3’以形成第三電路圖案層P3,且一電子元件10耦合至第三電路圖案層P3上。此處,可配置一黏著層12於電子元件10之下表面上以穩固地固定電子元件10。
接著,請參照第6E圖,可形成覆蓋第三電路圖案層P3以及第一增強層111的第二絕緣層130。此處,可藉由塗佈且接著硬化包括芯材的合成樹脂流體來形成第二絕緣層130。此處,電子元件10可藉由第二絕緣層130而更穩固地固定。
接著,包括孔洞121的第一絕緣層120可耦合至第二絕緣層130上。
此外,可形成覆蓋第一絕緣層120以及電子元件10的第三上絕緣層141。此處,形成第三上絕緣層141,使得電子元件10可完全地被封閉於多層基板內。
接著,請參照第6F圖,在形成穿透第三上絕緣層141、第一絕緣層120、第二絕緣層130的第五通孔V5以及穿透第三上絕緣層141的第三通孔V3之後,可形成第五電路圖案層P5。此處,第三通孔V3可使第五電路圖案層P5之任一電路圖案與外部電極11直接連接至彼此,且第五通孔V5可使第五電路圖案層P5之任一電路圖案與第三電路圖案層P3之任一電路圖案直接連接至彼此。
接著,請參照第6G圖,形成一第三下絕緣層142
於第三上絕緣層141上之後,可形成第四通孔V4以及第四電路圖案層P4,且可形成第二增強層115。
接著,請參照第6H圖,可移除耦合至第一金屬層P1’之下表面的分離芯層DC。接著,請參照第6I圖,可分別形成第一電路圖案層P1與第二電路圖案層P2於第一金屬層P1’與第二金屬層P2’上。
接著,請參照第6J圖與第6K圖,形成阻焊劑SR於第一電路圖案層P1與第二電路圖案層P2上之後,可形成焊錫球SB。
同時,第一增強層111與第二增強層115係由如上所述具有11ppm/℃或更低之熱膨脹係數或25GPa或更高之彈性模數的材料所製成,從而有可能減少翹曲。此處,可使用玻璃材料做為第一增強層111與第二增強層115的材料。
第7A-7K圖係繪示依照本發明另一範例性實施例之多層基板的製造方法的製程的剖面圖,不同於第6A-6K圖所繪示之方法,因為各層係對稱地形成於分離芯層DC之兩表面上,第7A-7K圖所繪示之方法對於減少翹曲更有優勢。
依照所述之本發明範例性實施例的結構,可減少多層基板之翹曲。
此外,依照本發明之範例性實施例,佈線圖案的最佳化係根據外部電極形成於電子元件上之結構,從而可能改進製造效率與減少翹曲。
由於其餘內容與上述範例性實施例之內容相似,將省略重複的敘述。
100‧‧‧多層基板
110‧‧‧增強層
111‧‧‧第一增強層
115‧‧‧第二增強層
Claims (19)
- 一種多層基板,包括:複數個佈線層;以及複數個增強層,分別配置於該多層基板之兩表面的最外面部分,以減少該多層基板的翹曲,其中該些增強層係由滿足以下至少一項條件的材料所製成:具有11ppm/℃或更低之熱膨脹係數、或具有25GPa或更高之彈性模數。
- 如申請專利範圍第1項所述之多層基板,其中該些增強層係由具有11ppm/℃或更低之熱膨脹係數以及25GPa或更高之彈性模數的材料所製成。
- 如申請專利範圍第1項所述之多層基板,其中該些增強層係由玻璃材料所製成。
- 如申請專利範圍第1項所述之多層基板,其中配置於該多層基板之一表面的最外面部分的該增強層係一第一增強層,配置於該多層基板之另一表面的最外面部分的該增強層係一第二增強層,且該多層基板更包括一第一絕緣層,配置於該第一增強層與該第二增強層之間,該第一絕緣層包括一電子元件與一孔洞,該電子元件具有一外部電極,其中該電子元件的至少一部分係***該孔洞內。
- 如申請專利範圍第4項所述之多層基板,更包括一阻焊 劑,覆蓋該第一增強層之一表面以及該第二增強層的另一表面中至少一者的至少一部分。
- 如申請專利範圍第4項所述之多層基板,更包括:一第三電路圖案層,配置於該第一增強層的一下表面;以及一第二絕緣層,配置於該第一增強層與該第一絕緣層之間,其中該第二絕緣層接觸該第一增強層的該下表面以及該第三電路圖案層。
- 如申請專利範圍第6項所述之多層基板,更包括一第三絕緣層,配置於該第一絕緣層與該第二增強層之間,其中該第三絕緣層包括一第四電路圖案層,該第四電路圖案層配置於該第三絕緣層之一表面的一部分上並且接觸該第二增強層。
- 如申請專利範圍第7項所述之多層基板,其中該第三絕緣層包括:一第三上絕緣層,接觸該第一絕緣層以及該電子元件的一表面,並且具有一第五電路圖案層配置於該第三上絕緣層之一下表面上;以及一第三下絕緣層,具有一表面接觸該第四電路圖案層以及該第二增強層。
- 如申請專利範圍第8項所述之多層基板,更包括一第五通孔,該第五通孔穿透該第二絕緣層、該第一絕緣層以及該第三上絕緣層,並且將該第三電路圖案層的至少一電路圖案以及該第五電路圖案層的至少一電路圖案直接連接至彼此。
- 如申請專利範圍第8項所述之多層基板,更包括一第三通孔,該第三通孔穿透該第三上絕緣層,並且將該第五電路圖案層的至少一電路圖案以及該外部電極直接連接至彼此。
- 一種多層基板的製造方法,包括:形成複數個增強層於一多層基板之兩表面的最外面部分,該多層基板包括複數個佈線層,其中該些增強層係由滿足具有11ppm/℃或更低之熱膨脹係數、或具有25GPa或更高之彈性模數其中至少一種條件的材料所製成。
- 如申請專利範圍第11項所述之製造方法,其中該些增強層係由玻璃材料所製成。
- 一種多層基板的製造方法,包括:安裝一電子元件於一第一增強層上,該第一增強層具有一第三電路圖案層形成於該第一增強層的一表面上,該電子元件具有一外部電極;形成一第二絕緣層於該第一增強層上,該第二絕緣層覆蓋該第三電路圖案層以及該第一增強層,並且接觸該電子元件的一側;堆疊一第一絕緣層於該第二絕緣層上,該第一絕緣層具有一孔洞,該電子元件的至少一部分***該孔洞內;形成一第三上絕緣層於該第一絕緣層上,該第三上絕緣層覆蓋該電子元件以及該第一絕緣層,並且填充於該孔洞與該電子元件之間; 形成一第五電路圖案層於該第三上絕緣層上,該第五電路圖案層具有至少一電路圖案係藉由一第三通孔直接連接至該外部電極;形成一第三下絕緣層於該第三上絕緣層上,該第三下絕緣層覆蓋該第五電路圖案層以及該第三上絕緣層;形成一第四電路圖案層於該第三下絕緣層上,該第四電路圖案層具有至少一電路圖案係藉由一第四通孔直接連接至該第五電路圖案層的至少一電路圖案;以及形成一第二增強層於該第三下絕緣層上,該第二增強層覆蓋該第四電路圖案層以及該第三下絕緣層,其中該第一增強層以及該第二增強層減少該多層基板的翹曲。
- 如申請專利範圍第13項所述之製造方法,其中該第一增強層以及該第二增強層係由滿足具有11ppm/℃或更低之熱膨脹係數、以及具有25GPa或更高之彈性模數其中至少一種條件的材料所製成。
- 如申請專利範圍第14項所述之製造方法,其中該第一增強層以及該第二增強層係由玻璃材料所製成。
- 如申請專利範圍第14項所述之製造方法,其中複數個該第一增強層係分別形成於一分離芯層的上表面與下表面,並且在施行該製造方法於該分離芯層之上表面與下表面的各個方向之後,該些第一增強層係從該分離芯層分離。
- 如申請專利範圍第14項所述之製造方法,其中該第三上絕緣層以及該第三下絕緣層的形成係藉由硬化一合成樹脂流體,該合成樹脂流體不包括一芯材。
- 如申請專利範圍第14項所述之製造方法,其中該第二絕緣層的形成係藉由硬化一合成樹脂流體,該合成樹脂流體包括一芯材。
- 如申請專利範圍第14項所述之製造方法,其中形成該第五電路圖案層於該第三上絕緣層上的步驟,包括形成一第五通孔將該第五電路圖案層的至少一電路圖案直接連接至該第三電路圖案層的至少一電路圖案。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20120157886 | 2012-12-31 | ||
KR1020130137665A KR101522786B1 (ko) | 2012-12-31 | 2013-11-13 | 다층기판 및 다층기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201436660A TW201436660A (zh) | 2014-09-16 |
TWI526128B true TWI526128B (zh) | 2016-03-11 |
Family
ID=51736816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102144517A TWI526128B (zh) | 2012-12-31 | 2013-12-05 | 多層基板及其製造方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101522786B1 (zh) |
TW (1) | TWI526128B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI644598B (zh) * | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10600748B2 (en) * | 2016-06-20 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
KR102003390B1 (ko) * | 2016-06-20 | 2019-07-24 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US9935068B2 (en) | 2016-06-21 | 2018-04-03 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR101982049B1 (ko) | 2016-11-23 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101983188B1 (ko) | 2016-12-22 | 2019-05-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP6991014B2 (ja) * | 2017-08-29 | 2022-01-12 | キオクシア株式会社 | 半導体装置 |
KR101901712B1 (ko) | 2017-10-27 | 2018-09-27 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
KR101912290B1 (ko) * | 2017-12-06 | 2018-10-29 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
KR102550170B1 (ko) * | 2018-01-04 | 2023-07-03 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 카메라 모듈 |
KR102163059B1 (ko) | 2018-09-07 | 2020-10-08 | 삼성전기주식회사 | 연결구조체 내장기판 |
US10804205B1 (en) * | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
CN113068326B (zh) * | 2021-03-29 | 2022-09-30 | 北京小米移动软件有限公司 | 一种焊接质量处理方法及装置、电路板 |
KR102645018B1 (ko) * | 2022-04-19 | 2024-03-08 | 한국전자기술연구원 | 전자소자 및 이의 제조방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218545A (ja) * | 2008-03-12 | 2009-09-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
KR101104210B1 (ko) * | 2010-03-05 | 2012-01-10 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
KR101067109B1 (ko) * | 2010-04-26 | 2011-09-26 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
-
2013
- 2013-11-13 KR KR1020130137665A patent/KR101522786B1/ko active IP Right Grant
- 2013-12-05 TW TW102144517A patent/TWI526128B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI644598B (zh) * | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101522786B1 (ko) | 2015-05-26 |
TW201436660A (zh) | 2014-09-16 |
KR20140088000A (ko) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI526128B (zh) | 多層基板及其製造方法 | |
JP6478309B2 (ja) | 多層基板及び多層基板の製造方法 | |
JP6373574B2 (ja) | 回路基板及びその製造方法 | |
TWI495416B (zh) | 多層基板 | |
US8642897B2 (en) | Wiring board and method for manufacturing the same | |
CN108476585A (zh) | Pcb混合重分布层 | |
KR101506794B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
JP2009147165A (ja) | 半導体装置 | |
US20150156877A1 (en) | Strip level substrate including warpage preventing member and method of manufacturing the same | |
KR102078009B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
US20150122530A1 (en) | Printed wiring board | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
JP5660462B2 (ja) | プリント配線板 | |
US20150062850A1 (en) | Printed circuit board | |
JP5523641B1 (ja) | 配線基板 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
KR101483874B1 (ko) | 인쇄회로기판 | |
US10314166B2 (en) | Printed wiring board | |
KR101067223B1 (ko) | 패키지 기판 | |
JP2008186878A (ja) | 配線基板およびそれを用いた半導体素子の実装構造体 | |
JP2007059874A (ja) | 回路装置 | |
US20170094786A1 (en) | Printed circuit board and method of manufacturing the same | |
KR101771801B1 (ko) | 인쇄회로기판 및 그 제조방법 |