TWI525816B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI525816B
TWI525816B TW100129953A TW100129953A TWI525816B TW I525816 B TWI525816 B TW I525816B TW 100129953 A TW100129953 A TW 100129953A TW 100129953 A TW100129953 A TW 100129953A TW I525816 B TWI525816 B TW I525816B
Authority
TW
Taiwan
Prior art keywords
conductivity type
gate electrode
diffusion layer
film
oxide film
Prior art date
Application number
TW100129953A
Other languages
English (en)
Other versions
TW201214708A (en
Inventor
Masayuki Hashitani
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201214708A publication Critical patent/TW201214708A/zh
Application granted granted Critical
Publication of TWI525816B publication Critical patent/TWI525816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明是有關具有具備溝槽構造的縱型MOS電晶體之半導體裝置及其製造方法。
近年來，在以電壓調整器(voltage Regulator)、電壓檢測器(voltage detector)為代表的電源IC中，隨著所搭載的攜帶型機器的小型化或多樣化，有晶片尺寸的縮小及輸出電流的增加之傾向。在構成該電源IC的元件之中，用以流動電流的驅動元件佔有晶片面積的多數，因此至今乃採用具備溝槽構造的MOS電晶體，藉此謀求面積的縮小及實效性的通道寬度增大所產生的高驅動能力化。
有關至今具備溝槽構造的半導體裝置及其製造方法，例如專利文獻1或專利文獻2所被介紹者。
有關以往具備溝槽構造的縱型MOS電晶體的製造方法是根據圖3來說明。圖3是根據製造方法的工程順序模式性剖面圖流程。
首先，如圖3(A)所示，在第2導電型埋入層21之上形成有第1導電型阱擴散層22(被稱為基質)，且在其表面層疊有熱氧化膜23及堆積氧化膜24、阻劑膜25，部分地被蝕刻。
其次，如圖3(B)所示，除去阻劑膜25之後，利用藉由上述被圖案化的熱氧化膜23及堆積氧化膜24所層疊的硬遮罩(Hard mask)，來藉由蝕刻使形成槽溝26。接著，如圖3(C)所示，除去作為硬遮罩使用的熱氧化膜23及堆積氧化膜24之後，為了槽溝26的形狀改善，以熱氧化來形成犧牲氧化膜27。
然後，如圖3(D)所示，除去犧牲氧化膜27，藉由熱氧化來形成閘極絕緣膜28，更堆積含雜質的摻雜多結晶矽膜29。
其次，如圖3(E)所示，利用阻劑膜31來圖案化，過蝕刻摻雜多結晶矽膜29，藉此取得閘極電極30。
然後，如圖3(F)所示，使阻劑膜32圖案化來進行用以形成源極區域的第2導電型的雜質添加，接著，如圖3(G)所示，重新使阻劑膜33圖案化來進行用以形成基板電位區域的第1導電型的雜質添加。
然後，如圖3(H)所示，以熱處理來使第2導電型源極高濃度擴散層34及第1導電型基板電位高濃度擴散層35形成。接著，使層間絕緣膜36堆積後，形成用以取閘極電極30、第2導電型源極高濃度擴散層34及第1導電型基板電位高濃度擴散層35的電性連接之接觸孔37，且將鎢等插頭(plug)埋入，形成源極基板電位配線39及閘極電位配線38。
藉此，具備形成於第1導電型阱擴散層22的槽溝26，完成具備動作於縱方向的溝槽構造之縱型MOS電晶體的元件構造。
[先行技術文獻]
[專利文獻]
[專利文獻1]特開平10-32331號公報
[專利文獻2]特開2008-34794號公報
然而，上述以往的半導體裝置的製造方法，在從具備溝槽構造的縱型MOS電晶體的槽溝拉出的閘極電極設置接觸孔時，因為在閘極電極正下方的基板未形成高濃度擴散層，所以有無法在元件的一部分取得電流的問題。
本發明是著眼於以上那樣的點之半導體裝置的製造方法。與從具備溝槽構造的縱型MOS電晶體的槽溝拉出的閘極電極鄰接而形成厚膜氧化膜，且予以除去而形成具有比周圍平面低的面及傾斜面的階差部。藉此在源極高濃度擴散層形成用的離子注入中可在閘極電極正下方形成高濃度擴散層，可解除無法在元件的一部分取得電流的問題，更加高驅動能力化。
為了解決上述課題，本發明的半導體裝置及其製造方法是取其次的構成。
(1)一種半導體裝置，其特徵為：在第1導電型半導體基板中具有第2導電型埋入層的第1導電型磊晶成長層的一部分形成第1導電型阱擴散層而作為半導體基板，具備一在從半導體基板表面到達第2導電型埋入層的深度所形成的槽溝中隔著閘極絕緣膜來埋入閘極電極的溝槽構造，具備形成於第1導電型阱擴散層的溝槽構造以外剩下的島部的上部之第2導電型源極高濃度擴散層及第1導電型基板電位擴散層，在表面露出部具備用以隔著閘極絕緣膜來從溝槽構造拉出閘極電極而取得電性連接的接觸孔設置配線，具備使形成於島部的上部之第2導電型源極高濃度擴散層及第1導電型基板電位擴散層共通接觸的配線，而以溝槽構造側面作為通道動作的縱型MOS電晶體中，與從槽溝拉出閘極電極鄰接而形成厚膜氧化膜，且予以除去而形成比周圍平面低且具有傾斜面的階差部，在閘極電極正下方形成第2導電型源極高濃度擴散層。
(2)一種半導體裝置的製造方法，係上述半導體裝置的製造方法，其特徵為：上述厚膜氧化膜係藉由STI(Shallow Trench Isolation)來形成的埋入氧化膜。
(3)一種半導體裝置的製造方法，係上述半導體裝置的製造方法，其特徵為：形成於閘極電極正下方的第2導電型源極高濃度擴散層的形成方法係使用旋轉注入法或步進(step)注入法來進行。
(4)在上述半導體裝置中，第1導電型阱擴散層中的溝槽構造的形狀是格子狀或條紋狀。
如上述般，本發明是與從具備溝槽構造的縱型MOS電晶體的槽溝拉出的閘極電極鄰接而形成厚膜氧化膜，且予以除去而形成具有比周圍平面低的面及傾斜面的階差部。藉此在為了源極高濃度擴散層形成的離子注入中可在閘極電極正下方形成高濃度擴散層，可解除無法在元件的一部分取得電流的問題，使高驅動能力化。同時，提供一種可解除所欲在閘極電極正下方形成源極高濃度擴散層時產生之因使閘極電極的一部分的寬度縮小而造成AC動作時的閘極電極阻抗的增加之擔憂的半導體裝置及其製造方法。
以下，根據圖面來說明用以實施本發明的形態。圖1是表示本發明的半導體裝置的製造方法的實施例的模式性剖面圖的流程。另外，在模式性剖面圖的流程是利用圖2(B)所示以本發明的半導體裝置的製造方法所取得的元件平面圖的B-B’剖面圖。
圖1(A)是表示溝槽蝕刻用的硬遮罩的形成終了的狀態的基板。基板是作為第1導電型半導體基板51，例如作為P型半導體基板，在添加硼之電阻率20Ωcm～30Ωcm的雜質濃度的半導體基板部分地形成被擴散例如具有1×1016atoms/cm3～1×1013atoms/cm3程度的濃度之例如砷、磷、銻等的雜質之N型埋入層，作為第2導電型埋入層1，使第1導電型磊晶成長層52成長成例如數μm～數十μm的厚度者，而且之後在具備溝槽構造的區域中，藉由例如1×1012atoms/cm2～1×1013atoms/cm2的摻雜量，離子注入例如硼或二氟化硼等的雜質而形成第1導電型阱擴散層2(被稱為基質)。若上述的第2導電型埋入層1例如為P型埋入層，則使硼等的雜質能夠形成上述的濃度之方式進行雜質添加。半導體基板51、埋入層1及磊晶成長層52的導電型是與本發明的本質無關。另外，在以下的圖是省略半導體基板51及第1導電型的磊晶成長層52。
而且之後在具備溝槽構造的區域的第1導電型阱擴散層2的表面的一部分，先具備例如具有數百nm的膜厚之元件分離用的STI(Shallow Trench Isolation)之類的埋入氧化膜，作為本發明的特徵之一的厚膜氧化膜3。而且為了形成溝槽蝕刻用的硬遮罩，在第1導電型阱擴散層2的表面，被層疊之膜厚例如為數十nm～數百nm的熱氧化膜4及膜厚例如為數百nm～1μm的堆積氧化膜5會利用阻劑膜6的圖案，藉由蝕刻來除去，設有開口部。此時的硬遮罩，若在之後的構槽蝕刻可取得充分的耐性，則亦可為熱氧化膜或堆積氧化膜哪個的單層構造。而且，在此的硬遮罩可使用阻劑膜或氮化膜，沒有問題。
其次，如圖1(B)所示，除去阻劑膜6後，利用被上述圖案化之以熱氧化膜4及堆積氧化膜5所層疊的硬遮罩，藉由蝕刻來使形成槽溝7。有關槽溝7的深度是到達第2導電型埋入層1為理想。而且，有關槽溝7的平面形狀，如圖2(B)及圖2(C)所示，可為格子狀或條紋狀。因此，未形成槽溝的區域是平面地孤立成島狀的島狀區域，使周圍被槽溝包圍。
接著，如圖1(C)所示，除去作為硬遮罩使用的熱氧化膜4及堆積氧化膜5之後，為了槽溝7的形狀改善，而以例如膜厚數nm～數十nm的熱氧化來形成犧牲氧化膜8。然後如圖1(D)所示，與除去犧牲氧化膜8同樣除去厚膜氧化膜3。此時，本發明的特徵之一，除去厚膜氧化膜3的區域是成為比周圍平面低且形成有傾斜面的階差部。接著，形成閘極絕緣膜9，例如膜厚為數百～數千的熱氧化膜。而且使摻雜多結晶矽膜10較理想是堆積成膜厚100nm～500nm，在槽溝中充填多結晶矽膜10。在此的摻雜多結晶矽膜10的導電型可例如為第1導電型或第2導電型。
其次，如圖1(E)所示，利用阻劑膜12來圖案化，將摻雜多結晶矽膜10予以過蝕刻而取得閘極電極11。此時，本發明的特徵之一，在除去厚膜氧化膜3的區域是以不會被閘極電極11被覆的方式圖案化，以閘極電極11的端部會位於厚膜氧化膜3的端部之方式形成。而且在此利用元件平面圖的圖2來進行說明。圖2(A)、(B)及(C)皆是以具備溝槽構造的縱型MOS電晶體作為基本元件，以至少數百個～數千個的程度來集成於晶片內。
在圖2(A)、(B)及(C)中符號C所示的是用以與閘極電極11取得電性連接的接觸孔。圖2(A)是表示使閘極電極11在圖中A部分縮小寬度圖案化，藉此如圖2(A)中D所示形成之後被形成的第2導電型源極高濃度擴散層15的製造方法。此情況，無法在元件的一部分取得電流的問題是頗為解消，但擔心因閘極電極的阻抗增加造成AC動作時的特性劣化。為了使阻抗降低，一旦擴大閘極電極11的A部分的寬度，則由於在閘極電極11的A部分正下方未形成第2導電型源極高濃度擴散層15，所以在元件的一部分未能取得電流。
相對的，在圖2(B)及(C)的平面圖所示之本發明的半導體裝置中，是使藉由上述厚膜氧化膜3的除去而形成之具有比周圍平面低的面及傾斜面的階差部與閘極電極11鄰接而形成，藉此可在閘極電極11正下方形成第2導電型源極高濃度擴散層15，可解除無法在元件的一部分取得電流的問題，使高驅動能力化，且無縮小閘極電極11的一部分的寬度的情形。
然後，如圖1(F)所示使阻劑膜13圖案化來進行用以形成源極區域的第2導電型的雜質添加。雜質添加是以離子注入法進行。此時，如圖4(A)所示，對於所被注入的離子，使半導體基板傾斜，藉由旋轉注入或步進注入來進行下，從本發明的特徵之藉由厚膜氧化膜3的除去而形成之具有比周圍平面低的面及傾斜面的階差部來離子注入至閘極電極11的下面。
而且，如圖1(G)所示除去阻劑膜13之後，重新使阻劑膜14圖案化來進行用以形成基板電位區域的第1導電型的雜質添加。雜質添加是利用離子注入法來進行。在圖1(F)及圖1(G)的離子注入中，若導電型為N型，則較理想是藉由1×1015atoms/cm2～1×1016atoms/cm2的摻雜量來離子注入例如砷或磷。另一方面，若導電型為P型，較理想是藉由1×1015atoms/cm2～1×1016atoms/cm2的摻雜量來離子注入硼或二氟化硼。
而且，對在此之源極區域及基板電位區域的雜質添加是可與未具備槽溝7之同一晶片內的MOS電晶體同一條件來同時進行。
然後，如圖1(H)所示，藉由800℃～1000℃數小時熱處理，在閘極電極11正下方形成第2導電型源極高濃度擴散層15。一併與上述熱處理同樣使第1導電型基板電位高濃度擴散層16形成。藉此，具備形成於第1導電型阱擴散層2的槽溝7，而完成具備動作於縱方向的溝槽構造之縱型MOS電晶體的元件構造。
接著，使層間絕緣膜17例如以膜厚數百nm～1μm層疊後，形成用以取得閘極電極11、第2導電型源極高濃度擴散層15及第1導電型基板電位高濃度擴散層16的電性連接之接觸孔18，埋入鎢等的插頭，形成源極基板電位配線19及閘極電位配線20。
以上，本發明的半導體裝置及其製造方法的特徵，因為可在除去與從槽溝拉出的閘極電極鄰接形成的厚膜氧化膜之下形成具有比周圍平面低的面及傾斜面的階差部，藉由離子注入法來將源極高濃度擴散層形成於閘極電極正下方，所以可解除無法在元件的一部分取得電流的問題，使高驅動能力化。
1、21．．．第2導電型埋入層
2、22．．．第1導電型阱擴散層
3．．．厚膜氧化膜
4、8、19、23．．．熱氧化膜
5、20．．．堆積氧化膜
6、12、13、14．．．阻劑膜
25、31、32、33．．．阻劑膜
7、26．．．槽溝
9、28．．．閘極絕緣膜
10、29．．．摻雜多結晶矽膜
11、30．．．閘極電極
15、34．．．第2導電型源極高濃度擴散層
16、35．．．第1導電型基板電位高濃度擴散層
17、36．．．層間絕緣膜
18、37．．．接觸孔
19、39．．．源極基板電位配線
20、38．．．閘極電位配線
51．．．第1導電型半導體基板
52．．．第1導電型磊晶成長層
圖1(A)～(H)是表示本發明的實施例之模式性剖面圖的工程流程。
圖2(A)～(C)是表示本發明的特徵之實施例的特徵平面圖。
圖3(A)～(H)是表示以往的製造方法之模式性剖面圖流程。
圖4(A)是表示本發明的特徵之工程剖面圖流程的補充圖。
1．．．第2導電型埋入層
2．．．第1導電型阱擴散層
3．．．厚膜氧化膜
4、8．．．熱氧化膜
5．．．堆積氧化膜
6、12、13、14．．．阻劑膜
7．．．槽溝
9．．．閘極絕緣膜
10．．．摻雜多結晶矽膜
11．．．閘極電極
15．．．第2導電型源極高濃度擴散層
16．．．第1導電型基板電位高濃度擴散層
17．．．層間絕緣膜
18．．．接觸孔
19．．．源極基板電位配線
20．．．閘極電位配線
51．．．第1導電型半導體基板
52．．．第1導電型磊晶成長層

Claims (3)

  1. 一種半導體裝置，係具有：第1導電型半導體基板；第1導電型磊晶成長層，其係於上述第1導電型半導體基板上隔著第2導電型埋入層來設置，第1導電型阱擴散層，其係形成於上述第2導電型埋入層上的上述第1導電型磊晶成長層的一部分；槽溝，其係形成從上述第1導電型阱擴散層的表面到達上述第2導電型埋入層的深度之最外廓形成矩形，內部為格子狀或條紋狀的互相連結者；閘極絕緣膜，其係形成於上述槽溝的表面；由多結晶矽膜所構成的第1閘極電極，其係隔著上述閘極絕緣膜來充填上述槽溝；第1之第2導電型源極高濃度擴散層及第1導電型基板電位擴散層，其係形成於不是第1導電型阱擴散層的上述槽溝的島狀區域的表面的上部；第2閘極電極，其係沿著上述形成矩形的槽溝的一邊來從上述第1閘極電極延伸至上述槽溝之外；接觸孔，其係配置於上述第2閘極電極上；階差部，其係於上述第1導電型阱擴散層的表面，沿著上述第2閘極電極而設，由比周圍平面低的面、及設在上述低的面與上述第2閘極電極之間的傾斜面所構成；及第2之第2導電型源極高濃度擴散層，其係設成從上述階差部通過上述第2閘極電極之下到達上述槽溝。
  2. 一種半導體裝置的製造方法，係如申請專利範圍第1項之半導體裝置的製造方法，其特徵為：藉由蝕刻除去根據淺溝槽隔離(Shallow Trench Isolation；STI)的埋入氧化膜之厚膜氧化膜來形成上述階差部。
  3. 一種半導體裝置的製造方法，係如申請專利範圍第1項之半導體裝置的製造方法，其特徵為：藉由根據旋轉注入法或步進注入法的離子注入來進行形成於上述第2閘極電極之下的上述第2之第2導電型源極高濃度擴散層的形成。
TW100129953A 2010-08-30 2011-08-22 Semiconductor device and manufacturing method thereof TWI525816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010192634A JP5616720B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201214708A TW201214708A (en) 2012-04-01
TWI525816B true TWI525816B (zh) 2016-03-11

Family

ID=45695989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129953A TWI525816B (zh) 2010-08-30 2011-08-22 Semiconductor device and manufacturing method thereof

Country Status (5)

Country Link
US (1) US8643093B2 (zh)
JP (1) JP5616720B2 (zh)
KR (1) KR101798241B1 (zh)
CN (1) CN102386233B (zh)
TW (1) TWI525816B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616720B2 (ja) * 2010-08-30 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
JP6077251B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR102046987B1 (ko) 2013-08-30 2019-11-20 삼성전자 주식회사 반도체 소자 및 그 제조방법
TWI559531B (zh) * 2014-08-20 2016-11-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
CN109461769B (zh) * 2018-12-10 2024-03-12 无锡紫光微电子有限公司 一种沟槽栅igbt器件结构及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876670B2 (ja) 1989-12-26 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JP3092834B2 (ja) 1992-01-17 2000-09-25 三菱電機株式会社 素子分離のための半導体装置およびその製造方法
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
JP4025063B2 (ja) * 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
JP5302493B2 (ja) * 2005-03-30 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5984282B2 (ja) 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US8431958B2 (en) * 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US8217419B2 (en) * 2007-06-15 2012-07-10 Rohm Co., Ltd. Semiconductor device
JP5767430B2 (ja) 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP5386120B2 (ja) 2008-07-15 2014-01-15 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010147219A (ja) * 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置及びその製造方法
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
DE102010030768B4 (de) * 2010-06-30 2012-05-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
JP5616720B2 (ja) * 2010-08-30 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
JP6031681B2 (ja) * 2011-04-20 2016-11-24 パナソニックＩｐマネジメント株式会社 縦型ゲート半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102386233A (zh) 2012-03-21
KR20120021240A (ko) 2012-03-08
JP5616720B2 (ja) 2014-10-29
JP2012049466A (ja) 2012-03-08
CN102386233B (zh) 2015-11-11
US8643093B2 (en) 2014-02-04
TW201214708A (en) 2012-04-01
KR101798241B1 (ko) 2017-11-15
US20120049275A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5135759B2 (ja) 超接合半導体装置の製造方法
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
TW583748B (en) The termination structure of DMOS device
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
TWI525816B (zh) Semiconductor device and manufacturing method thereof
TWI488297B (zh) 元件與其形成方法
JP2007515079A (ja) 従来の端子を備えた超接合装置の製造方法
CN106571394B (zh) 功率器件及其制造方法
US8847308B2 (en) Semiconductor device having a trench structure
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JPH0332234B2 (zh)
WO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ及びその製造方法
TW584935B (en) Termination structure of DMOS device
JP5386120B2 (ja) 半導体装置および半導体装置の製造方法
JP5625291B2 (ja) 半導体装置およびその製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
TW200522212A (en) Metal oxide semiconductor device and fabricating method thereof
US11335803B2 (en) Source-down transistor with vertical field plate
KR101932661B1 (ko) 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
CN109148555B (zh) 超结器件及其制造方法
CN206210805U (zh) 半导体组件及屏蔽栅极半导体组件
JP2024040114A (ja) 半導体装置および半導体装置の製造方法
CN117637837A (zh) 沟槽栅超结器件及其制造方法
TWI575689B (zh) 半導體裝置及其製造方法
CN113555357A (zh) 电荷耦合场效应晶体管嵌入的单片电荷耦合场效应整流器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees