TWI524166B - 電力管理時脈啟動策略 - Google Patents
電力管理時脈啟動策略 Download PDFInfo
- Publication number
- TWI524166B TWI524166B TW099139090A TW99139090A TWI524166B TW I524166 B TWI524166 B TW I524166B TW 099139090 A TW099139090 A TW 099139090A TW 99139090 A TW99139090 A TW 99139090A TW I524166 B TWI524166 B TW I524166B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- control signal
- voltage
- circuit block
- normal operating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Description
本申請案主張於2009年11月13日申請的美國第61/261,181號臨時申請案的權益,且上述申請案的揭露整體於此併入做為參考。
本發明與用於計算裝置的電力管理系統有關。
在此所提供的背景敘述一般的目的是為了呈現本發明的上下文內容,本案所列發明人在此背景章節中所敘述的工作範圍內的工作,以及在提出申請當時的習知技術所未規範之敘述的各種觀點,皆並未明確地、也未隱含地被視為是相對於本發明的習知技術。
通常,計算裝置包括執行預定功能的多個電路塊,根據計算裝置在特定時間執行的功能,電路塊可以或可以不在該特定時間進行使用,然而,未使用的電路塊可能會持續地消耗電力,而電源閘控及/或時脈閘控是被用來控制未使用的電路塊所消耗的電力的其中一些技術。
電源閘控是被用來降低漏洩功率的技術,未使用的電路塊會暫時地停止(亦即,關閉),以降低整體的漏洩功率,而此暫時的停止稱為低功率模式、或不活動模式。當再次需要電路塊進行操作時,電路塊會被開啟(亦即,被啟動至啟動模式),此兩種模式會以適當的次數且以合適的方式進行切換,以在最小化對速度效能的衝擊的同時,最大化電力效能。
時脈閘控是被用於同步電路中的電力節省技術。在同步電路中,時脈分配網路將一或多個時脈訊號從共同點分配至使用該一或多個時脈訊號的所有元件,當該時脈分配網路形成樹狀時,該時脈分配網路被稱為時脈樹。
為了節省電力,時脈閘控邏輯會被添加至時脈樹。時脈閘控邏輯藉由關閉供應至電路的時脈使電路失能,因此,在電路中的正反器不改變狀態。被消耗的電力就因為該觸發器的切換而降至接近零,且僅會引起漏電流。
一般而言,若未使用該時脈閘控邏輯,則可以使用如多工器的電路元件來控制時脈分配。然而,這些電路元件需要額外的控制邏輯,這些電路元件以及相關的控制邏輯會消耗額外的電力且佔據晶片上的額外區域。
相對地,相較於如多工器以及相關控制邏輯的電路元件,該時脈閘控邏輯消耗的電力較少且在晶片上佔據的區域亦較小,據此,為了節省電力以及晶片區域,時脈閘控可被用來取代多工器以及相關的控制邏輯。
一種系統包括一電壓感測模組以及一頻率調整模組。該電壓感測模組被建構為感測電路塊的供應電壓、在該供應電壓小於或等於第一電壓時產生第一控制訊號、以及在該供應電壓落於第二電壓內的預定範圍時產生第二控制訊號,另外,該頻率調整模組被建構為在該供應電壓於開啟重置操作後被初始供應至該電路塊以及該第一控制訊號或該第二控制訊號被接收時,將供應至該電路塊的時脈訊號的頻率設定為小於該電路塊的標稱操作頻率的頻率。
在其他特徵中,該頻率調整模組被建構為在該第一控制訊號或該第二控制訊號被接收後已經過預定時間以及接收到該第二控制訊號時,將供應至該電路塊的該時脈訊號的頻率設定為正常操作頻率。
在其他實施例中,該頻率調整模組被建構為在該第一控制訊號再次被接收時,將頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率,以及在該第二控制訊號再次被接收時,將頻率從較該正常操作頻率為低的頻率切換為該正常操作頻率。
在仍是其他實施例中,一種系統包括一電壓感測模組以及一頻率調整模組。該電壓感測模組被建構為感測電路塊的供應電壓、在該供應電壓小於或等於預定電壓時產生第一控制訊號、以及在該供應電壓落於該供應電壓的額定值的預設範圍內時產生第二控制訊號。該頻率調整模組被建構為在該第一控制訊號被接收時,將供應至該電路塊的時脈訊號的頻率設定為較該電路塊的正常操作頻率為低的頻率,以及在該第二控制訊號確立時,將該時脈訊號的頻率設定為該正常操作頻率。
在其他特徵中,該頻率調整模組被建構為在該第一控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率,以及在該第二控制訊號再次被接收時,將該頻率從較正常操作頻率為低的頻率切換為該正常操作頻率。
在仍是其他特徵中,一種方法包括感測電路塊的供應電壓、在該供應電壓小於或等於第一電壓時產生第一控制訊號、以及在該供應電壓落於第二電壓內的預定範圍內時產生第二控制訊號。該方法更包括,當該供應電壓於開啟重置操作後被初始供應至該電路塊以及當該第一控制訊號或該第二控制訊號被接收時,將供應至該電路塊的時脈訊號的頻率設定為小於該電路塊的正常操作頻率的頻率。
在其他特徵中,該方法更包括,當該第一控制訊號或該第二控制訊號被接收後已經過預定時間以及當接收到該第二控制訊號時,將供應至該電路塊的時脈訊號的頻率設定為該正常操作頻率。
在其他特徵中,該方法更包括,在該第一控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率,以及在該第二控制訊號再次被接收時,將該頻率從較該正常操作頻率為低的頻率切換為該正常操作頻率。
本發明更多的可應用領域將可根據詳細的敘述、申請專利範圍、以及圖式而變得顯而易見,而詳細敘述以及特殊實例的用意則是僅在於舉例說明,不在於限制本發明的範疇。
接下來的敘述於本質上僅在於舉例說明,且絕非意欲於限制所揭示內容、其應用、或使用,再者,為了清楚的目的,相同的參考符號將會在圖式中被用來表示相似的元件。如在此所使用的,A,B及C的至少其中之一的措辭應該被理解為是表示利用非互斥邏輯或的邏輯(A、或B、或C)。應該要瞭解的是,在方法中的步驟可以在不改變本發明原則的情形下以不同的次序執行。
如在此所使用的,用語“模組”可涉及、為下列敘述的一部分、或包括下列敘述:特定應用積體電路(ASIC)、電子電路、組合邏輯電路、現場可程式閘陣列(FPGA)、執行編碼的處理器(分享的、專用的、或群組的)、提供所述功能的其他合適元件、或是例如在片上系統中上述的部分或所有的組合。模組的用語可包括儲存該處理器執行的編碼的記憶體(分享的、專用的、或群組的)。
該用語“編碼”(如前面所使用的)可以包括軟體、韌體及/或微碼,以及可以表示程式、常式、函數、分級、及/或目的,而該用語“分享”(正如前面所使用的)意指可以利用單一(分享的)處理器執行來自多個模組的一些或所有編碼,此外,來自多個模組的一些或所有編碼可以由單一(分享的)記憶體儲存。該用語“群組”(正如前面所使用的)意指可以利用一組處理器執行來自單一模組的一些或所有編碼,此外,可利用一組記憶體儲存來自單一模組的一些或所有編碼。
在此所敘述的設備以及方法可以由一或多個處理器執行的一或多個電腦程式而實現。電腦程式包括儲存在非暫時性實體的電腦可讀媒體上的處理器可執行指令,電腦程式亦可包括已儲存的資料。該非暫時性實體的電腦可讀媒體的非限制實例為非揮發性記憶體、磁性儲存器以及光儲存器。
計算裝置處理資料的速度取決於該計算裝置的供應電壓以及操作頻率的組合,一般而言,較高的供應電壓可負擔較高的操作頻率,通常,在該計算裝置的該供應電壓(以及因此電力消耗)以及該計算裝置的該操作頻率之間會有權衡。為了降低操作功率,該供應電壓通常被設定在給定操作頻率所需的最小數值。然而,如此的作法,對於任何的電力供應擾動,會產生小的容差。
為了更進一步地降低該操作功率,許多的電路塊被設計為會通過電源閘控及/或時脈閘控而停止。然而,利用電源閘控及/或時脈閘控來調整電力消耗卻可能會使得該供應電壓大幅度的變化。在多個瞬變操作期間,該供應電壓的最低值確定了最大的操作頻率。
為了在電路塊的開啟/關閉期間提供對抗電壓瞬變的容差,該供應電壓通常被設定在稍高的電壓。然而,如此的作法會增加裝置的基線電力消耗,因而使得電源閘控及/或時脈閘控所提供的電力節省變成無效。
大多數的電路塊都可以逐步慢慢地開啟,以最小化電力擾動,然而,對電路塊來說,電力擾動也可能是由於其他區塊的開啟特性所造成,舉例而言,電力擾動可能是肇因於其他電路塊同時啟動及/或具有較大範圍速度容差的電路塊的未慢慢開啟。
本發明與監控發生於電路塊的電力擾動以及根據電力擾動調整該電路塊的操作頻率的系統及方法,據此,於此所揭示的系統及方法可在利用最小供應電壓的同時,亦允許主動/大範圍的電源閘控及/或時脈閘控。
特別地是,電壓感測模組被用來感測電路塊的供應電壓。該電壓感測模組在該供應電壓少於或等於預定電壓時(亦即,當感測到低供應狀況時),產生第一控制訊號。該電壓感測模組在該供應電壓落於該供應電壓的額定值的預定範圍內時(亦即,當感測到有效供應狀況時),產生第二控制訊號。
只要該供應電壓保持在該供應電壓的額定值的預定範圍內(亦即,只要有效供應狀況存在),該第二控制訊號會被確立,據此,當該第二控制訊號不被產生、或不被確立時,就會指出無效供應狀態。在一些實施例中,無效供應狀態可以在該第一控制訊號以及該第二控制訊號二者皆不被產生時被指出。
該電壓感測模組可以利用滯後來感測該供應電壓,舉例而言,在該供應電壓低於產生該第二控制訊號的電壓時,電壓感測模組可以產生該第一訊號,換言之,該預定電壓可以小於該供應電壓的額定值。
開啟時脈順序根據該第一控制訊號以及該第二控制訊號而被提供至該電路塊,特別地是,當該電路塊在開啟重置操作後而被初始啟動時,至該電路塊的時脈僅有在接收到該第一控制訊號或該第二控制訊號後才會被啟動。在接收到該第一控制訊號或該第二控制訊號之後,該時脈的頻率被設定為低於標稱目標頻率。舉例而言,該頻率被設定為較該標稱目標頻率低20%。為了簡化設計,該頻率可以被設定為該標稱目標頻率的整數約數倍(亦即,1/X,其中X為大於1的整數)。接著,在經過一可編程的時間期間之後,若該第二控制訊號被確立,則該頻率被設定為該標稱目標頻率。
在上述的該初始啟動順序之後的任何時間點,接下來的自動排序會被執行。若再次偵測到該第一控制訊號,該頻率會自動地被設定為該較低的頻率,之後,當該第二控制訊號再次被確立時,該頻率被重設為該標稱目標頻率。
在一些實施例中,可以跳過該初始開啟時脈順序,並且,作為取代地,該自動排序可以在該電路塊於開啟重置操作後的初始啟動時直接地執行。由於該時脈的頻率可以被直接設定為該標稱目標頻率,因此,在該電路塊於開啟重置操作後被初始啟動時,如此的作法可以讓該電路塊能夠於全速下操作,然而,該供應電壓卻可能由於如此的啟動而下降,這則接續地可能會造成其他電路塊執行自動排序。
現在,請參閱第1A圖至第1B圖,其顯示根據本揭露的用於排序電路塊的時脈的系統100,該系統100包括複數個電路塊102-1、102-2、…以及102-N(統稱電路塊102),其中N為大於1的整數。該系統100更包括電源供應器104、時脈產生器106、電源閘控模組108、時脈閘控模組110以及控制模組112。
另外,該系統100包括排序各自的電路塊102的時脈訊號的時脈排序模組114-1、114-2、…以及114-N(統稱時脈排序模組114)。在一些實施例中,電路塊102可以包括所述各自的時脈排序模組114。
該電源供應器104將電力供應至電路塊102,該時脈產生器106產生供電路塊102使用的時脈訊號,該電源閘控模組108使用電源閘控技術來控制被供應至電路塊102的電力,該時脈閘控模組110使用時脈閘控技術來控制電路塊102使用的時脈訊號。接下來將對時脈閘控以及電源閘控兩者更詳盡敘述。
該控制模組112控制該電源閘控模組108以及該時脈閘控模組110,舉例而言,該控制模組112決定該電源閘控模組108以及該時脈閘控模組110使用的電源閘控以及時脈閘控方案。
現在,對該時脈排序模組114-1進行詳細地敘述,其他的時脈排序模組114以類似於該時脈排序模組114-1的方式進行操作,據此,為了避免重複,其他的時脈排序模組114未詳細顯示於第1圖中,也未進行詳細敘述。
該時脈排序模組114-1包括開啟感測模組116、電壓感測模組118以及頻率調整模組120。在開啟重置操作後,該開啟感測模組116感測電力何時被初始供應至該電路塊102-1,當該電路塊102-1在開啟重置操作後被初始啟動時,僅有在接收到該第一控制訊號或該第二控制訊號之後,至該電路塊102-1的時脈才會被啟動,該電壓感測模組118感測利用該電源閘控模組108而被供應至該電路塊102-1的電壓,該電壓感測模組118產生該第一控制訊號以及該第二控制訊號。
具體地,如第1B圖中所示,該電壓感測模組118包括第一比較器C1以及第二比較器C2,該第一比較器C1將該電路塊114-1的供應電壓與預定電壓V1進行比較,該第二比較器C2將該電路塊114-1的供應電壓與第二電壓V2進行比較,該電壓V2具有的數值落於該電路塊102-1的供應電壓的額定值的預定範圍內,該預定電壓V1小於該電路塊102-1的供應電壓的額定值。此外,該預定電壓V1小於該電壓V2。
在被供應至該電路塊102-1的電壓小於或等於該預定電壓V1時,第一比較器C1產生該第一控制訊號。在被供應至該電路塊102-1的電壓落於該電路塊102-1的供應電壓的額定值的預定範圍內時(例如,V2),第二比較器C2產生該第二控制訊號。由於該預定電壓V1小於該電路塊102-1的供應電壓的額定值,因此,在低於該第二控制訊號的電壓產生該第一控制訊號。
將該預定電壓V1的值設定為小於該供應電壓的額定值可提供滯後。具體而言,當該電路塊102-1在開啟重置操作後被初始啟動時,僅有在接收到該第一控制訊號或該第二控制訊號之後,至該電路塊102-1的時脈才會被開啟。將V1設定為小於該供應電壓的額定值使該電壓感測模組118能夠在該供應電壓小於產生第二控制訊號的電壓時產生該第一控制訊號,據此,當該電路塊102-1在開啟重置操作後被初始啟動時,因為V1被設定為小於該供應電壓的額定值,在接收了該第一控制訊號、或該第二控制訊號之後,至該電路塊102-1的時脈就可以被初始啟動,因此,將該預定電壓V1的數值設定為小於該供應電壓的額定值提供了滯後。
在第1A圖中,該頻率調整模組120將該時脈閘控模組110所供應的時脈的頻率調整至該電路塊102-1。該頻率調整模組120根據該電源閘控模組108所供應的電壓的數值而將該時脈的頻率調整至該電路塊102-1。該頻率調整模組120基於該第一控制訊號以及該第二控制訊號而調整該時脈的頻率。
該頻率調整模組120以二個階段來調整該時脈的頻率。第一個階段稱為初始時脈順序階段,此階段在電力於開啟重置操作後被初始供應至該電路塊102-1時發生,第二階段接續在該第一階段之後,且稱為自動排序階段。
在該第一階段中,當電力於開啟重置操作後被初始供應至
該電路塊102-1時,該頻率調整模組120以如下的方式控制至該電路塊102-1的時脈輸出。直到自該電壓感測模組118接收到該第一控制訊號或該第二控制訊號為止,該頻率調整模組120不會將接收自該時脈閘控模組110的時脈輸出至該電路塊102-1。當接收到該第一控制訊號或該第二控制訊號時,該頻率調整模組120將該時脈的頻率設定為小於該電路塊102-1的正常操作頻率的較低頻率,舉例而言,該較低頻率可以是該正常操作頻率的1/X倍,其中,X為大於1的整數。
接續地,該頻率調整模組120開啟計數預定時間的計時器,該預定時間是可編程的,且可由該控制模組112進行編程。在經過該預定時間後,該頻率調整模組120決定該電壓感測模組118是否確立該第二控制訊號,若該第二控制訊號被確立,則該頻率調整模組120將該時脈的頻率設定為該電路塊102-1的正常操作頻率。
之後,在該第二階段中,該頻率調整模組120監控該第一控制訊號以及該第二控制訊號,當該電壓感測模組118產生該第一控制訊號時,該頻率調整模組120將該時脈的頻率從該正常操作頻率切換至該較低頻率,相反地,當該電壓感測模組118產生該第二控制訊號時,該頻率調整模組120將該時脈的頻率從該較低頻率切換至該正常操作頻率等等。
在一些實施例中,可以排除該第一階段。該頻率調整模組120在所有的時間,包括電力在一開啟重置操作後被初始供應至該電路塊102-1的時候,簡單地根據該第一控制訊號以及該第二控制訊號而控制該時脈的頻率,據此,該控制模組112就可以使得該開啟感測模組116以及該頻率調整模組120所
使用的該計時器失能。
當電力在開啟重置操作後被初始供應至該電路塊102-1時,該頻率調整模組120可以接收來自該電壓感測模組118的該第一控制訊號、或該第二控制訊號,若接收到該第一控制訊號,該頻率調整模組120會將該時脈的頻率設定為該電路塊102-1的該較低頻率,替代地,若接收到該第二控制訊號,則該頻率調整模組120將該時脈的頻率設定為該電路塊102-1的正常操作頻率。
接著,無論何時自該電壓感測模組118接收到該第一控制訊號,該頻率調整模組120都會將該時脈的頻率從該正常操作頻率切換至該較低頻率,相反地,無論何時自該電壓感測模組118接收到該第二控制訊號,該頻率調整模組120都會將該時脈的頻率從該較低頻率切換至該正常操作頻率。
現在,請參閱第2圖,其顯示根據本揭露的排序該電路塊N(N1)的時脈的方法200。控制開始於202,在204,控制會決定至該電路塊N的電力是否被開啟。控制會等待,直到至該電路塊N的電力被開啟為止。當至該電路塊N的電力被開啟時,控制在206決定是否接收到該第一控制訊號或第二控制訊號。控制會等待,直到接收到該第一控制訊號或該第二控制訊號為止。當該第一控制訊號或該第二控制訊號已被接收時,控制在208啟動該電路塊N的時脈。
在210,控制將該時脈的頻率設定為較該電路塊N的正常操作頻率低的較低頻率,在212,控制決定在該時脈的頻率被設定為該較低頻率後,是否已經過了預定時間,控制會等待,直到過了預定時間為止。在214,控制決定是否接收到該第二
控制訊號。控制會等待,直到接收到該第二控制訊號為止。當該第二控制訊號已被接收時,控制在216將該時脈的頻率設定為該正常操作頻率。
在218,控制決定是否再次接收到該第一控制訊號。控制會等待,直到再次接收到該第一控制訊號為止。當再次接收到該第一控制訊號時,控制再次將該時脈的頻率設定為該較低頻率,之後,控制回到214。
現在,請參閱第3圖,其顯示根據本揭露的排序該電路塊N(N1)的時脈的方法300。控制開始於302,在304,控制決定至該電路塊N的電力是否被開啟,控制會等待,直到至該電路塊N的電力被開啟為止。當至該電路塊N的電力被開啟時,控制在306決定是否接收到該第一控制訊號或第二控制訊號。控制會等待,直到接收到該第一控制訊號或該第二控制訊號為止。當該第一控制訊號或該第二控制訊號已被接收時,控制在308啟動該電路塊N的時脈。
在310,若接收到該第二控制訊號,則控制將該時脈的頻率設定為該正常操作頻率,替代地,若接收到該第一控制訊號,則控制將該時脈的頻率設定為較該正常操作頻率低的較低頻率。
接續地,控制在312決定在該時脈的頻率被設定為該正常操作頻率後,是否再次接收到該第一控制訊號。當再次接收到該第一控制訊號時,控制在314將該時脈的頻率從該正常操作頻率切換為該較低頻率。
之後,或者若未再次接收到該第一控制訊號,則控制在316決定在該時脈的頻率被設定為該較低頻率後,是否再次接收到該第二控制訊號。當再次接收到該第二控制訊號時,控制在318將該時脈的頻率從該較低頻率切換為該正常操作頻率。之後,或者若未再次接收到該第二控制訊號,則控制回到312。
本發明的廣義教示可以以各式各樣的形式實施,因此,在此揭示內容包括特定的實例的同時,本發明的真實範圍並不應該受到如此的限制,因為其他的修飾將可根據對於圖式、說明書、以及接下來的申請專利範圍的研究會變得明顯。
100‧‧‧系統
102-1‧‧‧電路塊
102-2‧‧‧電路塊
102-N‧‧‧電路塊
104‧‧‧電源供應器
106‧‧‧時脈產生器
108‧‧‧電源閘控模組
110‧‧‧時脈閘控模組
112‧‧‧控制模組
114-1‧‧‧時脈排序模組
114-2‧‧‧時脈排序模組
114-N‧‧‧時脈排序模組
116‧‧‧開啟感測模組
118‧‧‧電壓感測模組
120‧‧‧頻率調整模組
C1‧‧‧第一比較器
C2‧‧‧第二比較器
V1‧‧‧預定電壓
V2‧‧‧第二電壓
本發明從詳細的敘述以及所附圖式將獲得全盤的瞭解,其中:
第1A圖為一種用於排序電路塊的時脈訊號的系統的功能方塊圖;
第1B圖為電壓感測模組的示意圖;
第2圖為一種用於排序電路塊的時脈訊號的方法的流程圖;以及
第3圖為一種用於排序電路塊的時脈訊號的方法的流程圖。
100‧‧‧系統
102-1‧‧‧電路塊
102-2‧‧‧電路塊
102-N‧‧‧電路塊
104‧‧‧電源供應器
106‧‧‧時脈產生器
108‧‧‧電源閘控模組
110‧‧‧時脈閘控模組
112‧‧‧控制模組
114-1‧‧‧時脈排序模組
114-2‧‧‧時脈排序模組
114-N‧‧‧時脈排序模組
116‧‧‧開啟感測模組
118‧‧‧電壓感測模組
120‧‧‧頻率調整模組
Claims (12)
- 一種系統,包括:一電壓感測模組,被建構用於:感測一電路塊的一供應電壓;在該供應電壓小於或等於一第一電壓時,產生一第一控制訊號;以及在該供應電壓落於一第二電壓的一預定範圍內時,產生一第二控制訊號;以及一頻率調整模組,被建構用於在:(i)該供應電壓於一開啟重置操作後被初始供應至該電路塊時;以及(ii)該第一控制訊號或該第二控制訊號被接收時,將供應至該電路塊的一時脈訊號的一頻率設定為小於該電路塊的一正常操作頻率的一頻率,其中該頻率大於0;以及(i)該第一控制訊號或該第二控制訊號被接收後已經過一預定時間時;以及(ii)接收到該第二控制訊號時,將供應至該電路塊的該時脈訊號的該頻率設定為該正常操作頻率。
- 如申請專利範圍第1項所述的系統,其中該第一電壓小於該第二電壓。
- 如申請專利範圍第1項所述的系統,其中該頻率調整模組被建構用於:在該第一控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率;以及在該第二控制訊號再次被接收時,將該頻率從較該正常操作頻率為低的頻率切換為該正常操作頻率。
- 一種系統,包括:一電壓感測模組,被建構用於:感測一電路塊的一供應電壓;在該供應電壓落於該供應電壓的一額定值的一預定範圍內時,產生一第一控制訊號;以及(i)在該供應電壓小於或等於一預定電壓時,以及(ii)在該供應電壓低於產生該第一控制訊號時的一電壓時,產生一第二控制訊號;以及一頻率調整模組,被建構用於:在該第二控制訊號被接收時,將供應至該電路塊的一時脈訊號的一頻率設定為較該電路塊的一正常操作頻率為低的一頻率,其中該頻率大於0;以及在該第一控制訊號被確立時,將該時脈訊號的該頻率設定為該正常操作頻率。
- 如申請專利範圍第4項所述的系統,其中該預定電壓小於該供 應電壓的該額定值。
- 如申請專利範圍第4項所述的系統,其中,該頻率調整模組被建構用於:在該第二控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率;以及在該第一控制訊號再次被接收時,將該頻率從較該正常操作頻率為低的頻率切換為該正常操作頻率。
- 一種方法,包括下列步驟:感測一電路塊的一供應電壓;在該供應電壓小於或等於一第一電壓時,產生一第一控制訊號;在該供應電壓落於一預定範圍的一第二電壓的一預定範圍內時,產生一第二控制訊號;當(i)該供應電壓於一開啟重置操作後被初始供應至該電路塊時;以及(ii)該第一控制訊號或該第二控制訊號被接收時,將供應至該電路塊的一時脈訊號的一頻率設定為小於該電路塊的一正常操作頻率的頻率,其中該頻率大於0;以及當(i)該第一控制訊號或該第二控制訊號被接收後已經過一預定時間時;以及(ii)接收到該第二控制訊號時,將供應至該電路塊的該時脈訊號的該頻率設定為該正常 操作頻率。
- 如申請專利範圍第7項所述的方法,其中該第一電壓小於該第二電壓。
- 如申請專利範圍第7項所述的方法,更包括:在該第一控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率;以及在該第二控制訊號再次被接收時,將該頻率由較該正常操作頻率為低的頻率切換為該正常操作頻率。
- 一種方法,包括下列步驟:感測一電路塊的一供應電壓;在該供應電壓落於該供應電壓的一額定值的一預定範圍內時,產生一第一控制訊號;(i)在該供應電壓小於或等於一預定電壓,以及(ii)在該供應電壓低於產生該第一控制訊號時的一電壓時,產生一第二控制訊號;以及在該第二控制訊號被接收時,將供應至該電路塊的一時脈訊號的一頻率設定為小於該電路塊的一正常操作頻率的一頻率,其中該頻率大於0;以及在該第一控制訊號被確立時,將該時脈訊號的該頻率設定為該正常操作頻率。
- 如申請專利範圍第10項所述的方法,其中,該預定電壓小於 該供應電壓的該額定值。
- 如申請專利範圍第10項所述的方法,更包括:在該第二控制訊號再次被接收時,將該頻率從該正常操作頻率切換為較該正常操作頻率為低的頻率;以及在該第一控制訊號再次被接收時,將該頻率從較該正常操作頻率為低的頻率切換為該正常操作頻率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26118109P | 2009-11-13 | 2009-11-13 | |
US12/941,534 US8775854B2 (en) | 2009-11-13 | 2010-11-08 | Clock turn-on strategy for power management |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201135401A TW201135401A (en) | 2011-10-16 |
TWI524166B true TWI524166B (zh) | 2016-03-01 |
Family
ID=43608068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099139090A TWI524166B (zh) | 2009-11-13 | 2010-11-12 | 電力管理時脈啟動策略 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8775854B2 (zh) |
EP (1) | EP2499549B1 (zh) |
JP (1) | JP5776124B2 (zh) |
KR (1) | KR101699916B1 (zh) |
CN (1) | CN102640078B (zh) |
TW (1) | TWI524166B (zh) |
WO (1) | WO2011060248A2 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108509021B (zh) | 2011-11-21 | 2021-11-09 | 英特尔公司 | 用于性能改善的可重配置图形处理器 |
CN103176576A (zh) * | 2011-12-26 | 2013-06-26 | 联芯科技有限公司 | 一种片上***的复位控制***及方法 |
US9600024B2 (en) | 2012-09-28 | 2017-03-21 | Mediatek Singapore Pte. Ltd. | Control method of clock gating for dithering in the clock signal to mitigate voltage transients |
US10242652B2 (en) * | 2013-06-13 | 2019-03-26 | Intel Corporation | Reconfigurable graphics processor for performance improvement |
CN103605539B (zh) * | 2013-11-15 | 2017-10-27 | 美的集团股份有限公司 | 单片机***时钟频率控制方法及*** |
KR102320399B1 (ko) | 2014-08-26 | 2021-11-03 | 삼성전자주식회사 | 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법 |
JP2016143206A (ja) * | 2015-01-30 | 2016-08-08 | 日本電信電話株式会社 | 半導体集積回路 |
JP6428529B2 (ja) * | 2015-08-17 | 2018-11-28 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
WO2017098801A1 (ja) * | 2015-12-11 | 2017-06-15 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
KR20170088765A (ko) * | 2016-01-25 | 2017-08-02 | 삼성전자주식회사 | 반도체 장치 및 그 구동 방법 |
US10348281B1 (en) * | 2016-09-06 | 2019-07-09 | Ampere Computing Llc | Clock control based on voltage associated with a microprocessor |
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10627883B2 (en) * | 2018-02-28 | 2020-04-21 | Advanced Micro Devices, Inc. | Onboard monitoring of voltage levels and droop events |
JP7166884B2 (ja) * | 2018-11-14 | 2022-11-08 | キヤノン株式会社 | ソフトウェアの改ざんを検知することが可能な情報処理装置 |
JP7452259B2 (ja) | 2020-06-02 | 2024-03-19 | 富士通株式会社 | 半導体装置 |
KR20220004374A (ko) * | 2020-07-03 | 2022-01-11 | 삼성전자주식회사 | 전자 장치 및 그 전자 장치의 제어 방법 |
US11514551B2 (en) | 2020-09-25 | 2022-11-29 | Intel Corporation | Configuration profiles for graphics processing unit |
CN113076141A (zh) * | 2021-03-30 | 2021-07-06 | 山东英信计算机技术有限公司 | 一种加速卡上电初始化方法、装置及加速卡 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200220A (ja) * | 1987-02-14 | 1988-08-18 | Sharp Corp | 電子機器の動作速度切換方式 |
FR2699755B1 (fr) * | 1992-12-22 | 1995-03-10 | Sgs Thomson Microelectronics | Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré. |
US6061803A (en) * | 1993-11-15 | 2000-05-09 | International Microcircuits, Inc. | Variable frequency clock for an electronic system and method therefor |
JP3468592B2 (ja) * | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
JP2001101764A (ja) * | 1999-09-28 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
JP2002202829A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | マイクロコンピュータ |
JP3942387B2 (ja) * | 2001-02-13 | 2007-07-11 | 株式会社小糸製作所 | 放電灯点灯回路 |
WO2003036722A1 (fr) * | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
US7225349B2 (en) * | 2003-07-25 | 2007-05-29 | Intel Corporation | Power supply voltage droop compensated clock modulation for microprocessors |
DE10354215B4 (de) * | 2003-11-20 | 2010-02-25 | Infineon Technologies Ag | Taktregulierungsvorrichtung sowie Schaltungsanordnung |
US7038506B2 (en) * | 2004-03-23 | 2006-05-02 | Stmicroelectronics Pvt. Ltd. | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system |
JP4504108B2 (ja) | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
KR100598011B1 (ko) * | 2004-06-29 | 2006-07-06 | 삼성전자주식회사 | 클럭 사용 회로 및 클럭 신호 발생 방법 |
-
2010
- 2010-11-08 US US12/941,534 patent/US8775854B2/en active Active
- 2010-11-12 JP JP2012539013A patent/JP5776124B2/ja not_active Expired - Fee Related
- 2010-11-12 WO PCT/US2010/056509 patent/WO2011060248A2/en active Application Filing
- 2010-11-12 CN CN201080051386.9A patent/CN102640078B/zh not_active Expired - Fee Related
- 2010-11-12 TW TW099139090A patent/TWI524166B/zh not_active IP Right Cessation
- 2010-11-12 KR KR1020127012017A patent/KR101699916B1/ko active IP Right Grant
- 2010-11-12 EP EP10788434.8A patent/EP2499549B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
KR20120095901A (ko) | 2012-08-29 |
US20110115567A1 (en) | 2011-05-19 |
JP5776124B2 (ja) | 2015-09-09 |
EP2499549B1 (en) | 2015-04-01 |
CN102640078B (zh) | 2015-09-23 |
US8775854B2 (en) | 2014-07-08 |
JP2013511096A (ja) | 2013-03-28 |
WO2011060248A3 (en) | 2011-09-09 |
TW201135401A (en) | 2011-10-16 |
WO2011060248A4 (en) | 2011-10-27 |
KR101699916B1 (ko) | 2017-01-25 |
EP2499549A2 (en) | 2012-09-19 |
CN102640078A (zh) | 2012-08-15 |
WO2011060248A2 (en) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI524166B (zh) | 電力管理時脈啟動策略 | |
US9189053B2 (en) | Performance based power management of a memory and a data storage system using the memory | |
US9323312B2 (en) | System and methods for delaying interrupts in a microcontroller system | |
EP2376994B1 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
US9733957B2 (en) | Frequency and power management | |
TW201914180A (zh) | 半導體元件以及半導體元件的斷電方法 | |
US20200201412A1 (en) | Controlling a Processor Clock | |
US9507406B2 (en) | Configuring power domains of a microcontroller system | |
JP5936415B2 (ja) | 半導体集積回路、情報処理装置および制御方法 | |
US9213388B2 (en) | Delaying reset signals in a microcontroller system | |
US7906996B1 (en) | System and method for controlling an integrated circuit in different operational modes | |
CN106292987B (zh) | 一种处理器掉电时序控制***及方法 | |
US9007112B2 (en) | Low power SRPG cell | |
CN110196678B (zh) | 资料储存决定装置 | |
EP3748808B1 (en) | A device with power supply management | |
EP2775395B1 (en) | Integrated circuit, electronic device and instruction scheduling method | |
US10203743B2 (en) | Reference voltage circuits in microcontroller systems | |
US9535101B2 (en) | Reverse current detector circuit | |
EP2420916A1 (en) | System and method for controlling an integrated circuit in different operational modes | |
KR20150067846A (ko) | 상태천이머신을 이용한 반도체 시스템의 전력 절감 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |