KR100569024B1 - 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법 - Google Patents

신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법 Download PDF

Info

Publication number
KR100569024B1
KR100569024B1 KR1020040098115A KR20040098115A KR100569024B1 KR 100569024 B1 KR100569024 B1 KR 100569024B1 KR 1020040098115 A KR1020040098115 A KR 1020040098115A KR 20040098115 A KR20040098115 A KR 20040098115A KR 100569024 B1 KR100569024 B1 KR 100569024B1
Authority
KR
South Korea
Prior art keywords
signal
group
belonging
source
lines
Prior art date
Application number
KR1020040098115A
Other languages
English (en)
Other versions
KR20050052396A (ko
Inventor
츠다타쿠야
사사가와마키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050052396A publication Critical patent/KR20050052396A/ko
Application granted granted Critical
Publication of KR100569024B1 publication Critical patent/KR100569024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 신호 회로에는, 복수의 신호 라인과, 복수의 소스 라인과, 구동 회로(시프트 레지스터 등)이 구비되며, 상기 소스 라인은 복수의 조로 나뉘고, 각 조에는 3개의 소스 라인이 포함되는 동시에, 서로 인접하는 2개의 조가 하나의 블럭으로 되고, 상기 구동 회로는, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 선택에 있어서, 홀수 프레임 기간에서는, 상기 임의의 블럭에 속하는 조를 동시에 선택한 다음에, 인접한 블럭에 속하는 조를 동시에 선택하고, 계속되는 짝수 프레임 기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 선택하는 것으로 구성되어 있다. 이로써 소스 라인 사이의 기생 용량에 기인하는 수직 스트라이프 형상의 표시 불균일을 두드러지지 않게 할 수 있다.

Description

신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의 구동 방법{SIGNAL CIRCUIT, DISPLAY APPARATUS INCLUDING SAME, AND METHOD FOR DRIVING DATA LINE}
도1은 본 발명의 액정 표시 장치의 표시부를 나타내는 블럭도이다.
도2(a) 및 도2(b)는 본 발명에서의 액정 표시 장치의 샘플링 스위치의 타이밍과 각 소스 라인의 전위 변화를 설명하는 설명도이다.
도3은 본 발명에서의 액정 표시 장치의 타이밍 신호 생성 회로를 나타낸 블럭도이다.
도4는 본 발명의 액정 표시 장치의 표시부에 존재하는 기생 용량을 설명하는 블럭도이다.
도5는 종래의 액정 표시 장치의 표시부를 나타낸 블럭도이다.
도6은 종래의 액정 표시 장치의 샘플링 스위치의 타이밍과 각 소스 라인의 전위 변화를 설명하는 설명도이다.
도7은 종래의 액정 표시 장치의 표시부에 존재하는 기생 용량을 설명하는 블럭도이다.
본 발명은 액정 표시 패널 등의 표시 장치에 이용되는 신호 회로 및 그의 데이터 라인의 구동 방법에 관한 것이다.
신호 라인으로부터의 신호(영상 신호)가 기입되는 각 소스 라인마다 스위치를 설치하고, 화소 단위로 점 순차 구동을 행하는 액정 표시 장치에 있어서는, 소스 라인의 구동 주파수를 내리기 위해 2계통 이상의 신호를 동시에 입력하는 방법이 사용되는 경우가 많다.
도5에, 독립적인 2개의 신호 계통에서의 신호(영상 신호)를, 샘플링 스위치를 통해 각 소스 라인에 공급하여 점 순차 구동을 행하는 종래의 액정 표시 장치의 블럭도를 나타낸다.
도5에 나타낸 바와 같이, 상기 액정 표시 장치의 표시부(195)에는, 게이트 드라이버(185)와 타이밍 신호 생성 회로(177)와 각 출력단 SiR155,156을 가지는 시프트 레지스터(170)를 구비하고 있다. 타이밍 신호 생성 회로(177)로부터는 스타트 펄스 HST10이 출력되고, 이 스타트 펄스 HST10에 따라, 시프트 레지스터의 각 출력단 SiR155,156으로부터 샘플링 펄스 Vh20이 출력된다.
그리고, 이 샘플링 펄스 Vh20에 따라 독립적인 2계통(a계통 및 b계통)의 신호가 출력된다. 즉, 신호 라인 SLRa149∼SLBa151에는 각각 R, G, B에 대응하는 a계통의 신호가 출력되고, 신호 라인 SLRb152∼SLBb154에는 각각 R, G, B에 대응하는 b계통의 신호가 출력된다.
또한, 표시부(195)에서는, 복수 행의 게이트 라인 G190,191…과 복수 열의 소스 라인 SR101∼SB112…가 매트릭스 형태로 배선되고, 예컨대 게이트 라인 G191 과 소스 라인 SR101∼SB112의 각 교차점에 스위칭 소자로서의 박막 트랜지스터 TR125∼TB136이 형성되어 있다.
그리고, 각 박막 트랜지스터 TR125∼TB136의 게이트가 게이트 라인 G191에 접속되고, 소스가 소스 라인 SR101∼SB112에 접속되고, 드레인이 화소 용량 PR113∼PB124에 접속되어 있다. 또한, 상기 소스 라인 SR101∼SB112는 3개(1화소분)마다 그룹화(Gr154,155,156,157)되고, 또한 인접한 2그룹(2화소분)마다 블럭화(B158,B159)되어 있다.
또한, 상기 각 소스 라인(SR101…)은, 각각에 제공된 트랜지스터 등의 샘플링 스위치(SWR137…)를 통하여, 상기 신호원 라인 SLRa149∼SLBb154에 접속되어 있다.
즉, 그룹 Gr154에 있어서는, 3개의 소스 라인 SR101,SG102,SB103 각각이, 샘플링 스위치 SWR137,SWG138,SWB139 각각을 통해, a계통의 각 신호 라인 SLRa149,SLGa150,SLBa151 각각에 접속되어 있다. 그룹 Gr155에 있어서는, 3개의 소스 라인 SR104,SG105,SB106 각각이, 샘플링 스위치 SWR140,SWG141,SWB142 각각을 통해, b계통의 각 신호 라인 SLRb152,SLGb153,SLBb154 각각에 접속되어 있다. 그리고, 인접한, 이들 그룹 Gr154(a계통)과 그룹 Gr155(b계통)이 하나의 블럭 B158로 되어 있다.
여기에서, 블럭 B158의 6개의 샘플링 스위치(SWR137∼SWB142)는, 시프트 레지스터의 출력단 SiR155에 접속되어 있고, 출력 단 SiR155로부터 출력되는 샘플링 펄스 Vh20에 의해 ON·OFF가 제어된다. 또한, 이 샘플링 펄스 Vh20에 의해, 각 신 호 라인(SLRa149…SLRb152…)으로부터 2계통의 신호가 출력된다.
마찬가지로, 그룹 Gr156에 있어서는, 3개의 소스 라인 SR107,SG108,SB109 각각이, 샘플링 스위치 SWR143,SWG144,SWB145 각각을 통해, a계통의 각 신호 라인 SLRa149,SLGa150,SLBa151 각각에 접속되어 있다. 그룹 Gr157에 있어서는, 3개의 소스 라인 SR110,SG111,SB112 각각이, 샘플링 스위치 SWR146,SWG147,SWB148 각각을 통해, b계통의 각 신호 라인 SLRb152,SLGb153,SLBb154 각각에 접속되어 있다. 그리고, 인접한, 이들 그룹 Gr156(a계통)과 그룹 Gr157(b계통)이 하나의 블럭 B159로 되어 있다.
여기에서, 블럭 B159의 6개의 샘플링 스위치(SWR143∼SWB148)는, 시프트 레지스터의 출력단 SiR156에 접속되어 있고, 출력단 SiR156으로부터 출력되는 샘플링 펄스 Vh20에 의해 ON·OFF가 제어된다. 또한, 이 샘플링 펄스 Vh20에 의해, 각 신호 라인(SLRa149…SLRb152…)으로부터 2계통의 신호가 출력된다.
이와 같은 표시부(195)에 있어서, 게이트 드라이버(185)에 의해 게이트 라인(G190 또는 G191)이 선택된(ON) 상태에서, 시프트 레지스터의 각 출력단 SiR155,156으로부터, 블럭(또는 그룹) 단위의 각 샘플링 스위치(SWR137…)에, 동일 타이밍에 샘플링 펄스 Vh20(선택 신호)이 전송된다. 이 결과, 이러한 샘플링 스위치에 대응하는 각 소스 라인(SR101…)을 통해, 화소 용량(PR113…)에, 신호 라인(SLRa149…)에서의 신호가 기입된다.
이하에, 상기 표시부(195)의 종래의 구동 방법을 도5 및 도6을 참조하여 구체적으로 설명한다.
도6은, 홀수 프레임 기간 및 짝수 프레임 기간에서의, 상기 블럭 158(2화소분), 159(2화소분)에 속하는 12개의 샘플링 스위치(SWR137∼SWB148)에 대한 타이밍 차트와, 상기한 블럭에 속하는 12개(4화소분)의 소스 라인의 전위 상태(신호의 기입 상태)를 나타내고 있다.
또한, 도6은 2화소분의 기입 기간(타이밍 신호의 1주기분)을 T로 하고 있다. 또한, 상기한 프레임 기간이란, 표시부(195)의 모든 게이트 라인 G190…이 주사되는 시간(1화면분의 주사 기간)을 말한다.
도6에 나타낸 바와 같이, 타이밍 신호 생성 회로(177)로부터의 타이밍 신호(도시 안됨)에 동기하여, 시간 t0에, 블럭 B158에 속하는 그룹 Gr154,155의 샘플링 스위치 SWR137∼SWB142가 동시에 선택(ON)된다.
그리고, 시간 t0∼t1 사이에, 이러한 샘플링 스위치(SWR137∼SWB142)에 접속되는 각 소스 라인(SR101∼SB106)을 통하여, 화소 용량(PR113∼PB118) 각각에, 동일 타이밍에 각 신호 라인(SLRa149∼SLBb154)에서의 신호가 기입된다.
뒤이어, 시간 t0으로부터 1클록분(1주기) 후의 시간 t1에 전송되는 타이밍 신호(도시 안됨)에 동기하여, 블럭 B158에 속하는 그룹 Gr154,155의 샘플링 스위치 SWR137∼SWB142가 동시에 OFF되는 동시에, 블럭 B159에 속하는 그룹 Gr156,157의 샘플링 스위치 SWR143∼SWB148이 동시에 선택(ON)된다.
그리고, 시간 t1∼t2 사이에, 이러한 샘플링 스위치(SWR143∼SWB148)에 접속되는 각 소스 라인(SR107∼SB112)을 통하여, 화소 용량(PR119∼PB124) 각각에, 동일 타이밍에 각 신호 라인(SLRa149∼SLBb154)에서의 신호가 기입된다.
그러나, 상기 구동 방법에 있어서는, 인접한 블럭사이에 위치하는 소스 라인 SB106이, 소스 라인 SB106 및 SR107 사이에 존재하는 기생 용량에 의해 전위 변동(전하의 전송)을 하게 되고, 마찬가지로 소스 라인 SB112가, 소스 라인 SB112 및 SR161 사이에 존재하는 기생 용량에 의해 전위 변동을 하게 되며, 그 결과, 화소 용량 PB118,PB124에 기입된 전위가 변동하게 되는 문제가 있다.
도7은 소스 라인 SB106(화소 용량 PB118의 소스 라인 측의 전극) 및 SR107 사이에 존재하는 기생 용량 C201과, 소스 라인 SB112 및 SR161 사이에 존재하는 기생 용량 C202를 개략적으로 나타낸 것이다.
예컨대, 소스 라인 SB106과 SR107에 대해서 고려해 보면, 시간 t0에, 블럭 B158에 속하는 샘플링 스위치 SWB142가 ON되기 때문에, 이것에 접속되는 소스 라인 SB106에는, 시간 t0∼시간 t1까지, 신호 라인 SLBb154로부터 신호(전위)가 공급된다. 그리고, 이 시간 t0∼시간 t1에 있어서는, 블럭 B158에 인접한 블럭 B159에 속하는 샘플링 스위치 SWR143은 OFF이고, 이것에 접속되는 소스 라인 SR107은, 1수평 기간 전에 공급된 전위 그대로 유지되어 있다. 이 때, 새로운 신호(전위)가 기입된 소스 라인 SB106(화소 용량 PB118의 소스 라인 측의 전극)과, 1수평 기간 전의 전위 그대로 유지되어 있는 소스 라인 SR107 사이의 전위차가 커지고, 양 소스 라인 사이에는 큰 기생 용량(전하 축적, 도7의 C201 참조)이 발생한다.
여기에서, 시간 t1에, 샘플링 스위치 SWR143이 ON되고, 이것에 접속되는 소스 라인 SR107에 새로운 신호(전위)가 공급되면, 소스 라인 SR107(화소 용량 PR119의 소스 라인 측의 전극)과 소스 라인 SB106 사이의 전위차가 작아지고, 상기한 기 생 용량에 축적된 전하가 소스 라인 SB106에 전송되고, 소스 라인 SB106이 전위 변동을 하게 된다.
마찬가지로, 시간 t2에서는, 소스 라인 SB112가, 소스 라인 SR161과의 사이에 발생한 기생 용량(전하 축적, 도7의 C202 참조)으로부터 전하의 전송(전위 변동)을 받게 된다.
도6에는, 시간 t1(이후)에 발생되는 소스 라인 SB106의 전위 변동과, 시간 t2(이후)에 소스 라인 SB112이 받게 되는 전위 변동을 개략적으로 나타내고 있다( 화살표로 나타낸 부분).
이와 같이, 홀수 프레임 기간 및 짝수 프레임 기간을 통하여 동일하게 되도록, 동일 블럭(B158·159)에 속하는 그룹(Gr154·155,Gr156·157) 전부를 동시에 선택하게 되면, 서로 다른 블럭(B158,159)에 속하면서, 인접한 조끼리(Gr155·156)의 경계에 위치하는 2개의 소스 라인(SB106과 SR107 또는 SB112와 SR161) 사이에 기생 용량(C201,C202)이 발생하고, 선택(샘플링 스위치의 시프트) 방향과 반대측 단부의 소스 라인(SB106,SB112)이 그 기생 용량으로부터 전위 변동을 받게 된다.
이로써, 표시부(195)에는, 블럭(B158·159)마다 (소스 라인 6개, 또는 2화소 마다)에 수직 스트라이프 형상의 불균일이 강조되어 버린다.
본 발명의 신호 회로 및 그것을 이용한 표시 장치는, 상기 과제를 해결하기위한 것이고, 그 목적은, 기생 용량에 기인하는 소스 라인의 전위 변동을 표시부 전체에서 균일화하고, 전위 변동에 의한 수직 스트라이프 형상의 표시 불균일을 시 인하기 어렵게 하기 위한 것이다.
본 발명의 신호 회로는, 상기 과제를 해결하기 위해, 복수의 신호원, 신호원으로부터 신호가 공급되는 복수의 데이터 라인, 및 데이터 라인을 구동하는 구동 수단을 포함하고, 상기 데이터 라인은 복수의 조로 나뉘고, 각 조에는 적어도 1개의 데이터 라인이 포함되는 동시에, 서로 인접한 복수의 조가 하나의 블럭으로 되고, 상기 구동 수단에 의해 선택된 조에 속하는 데이터 라인 각각에 동일 타이밍에 상기 신호원으로부터 신호가 공급되는 신호 회로에 있어서, 상기 구동 수단은, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 선택에 있어서, 제1 소정기간에서는, 상기 임의의 블럭에 속하는 조를 동시에 선택한 다음에, 인접한 블럭에 속하는 조를 동시에 선택하며, 계속되는 제2 소정기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 순서대로 선택하도록, 구성되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 데이터 라인은, 제1 소정 기간에 다음과 같이 구동된다.
먼저, 상기 구동 수단에 의해, 상기 임의의 블럭(제1 블럭이라 한다)에 속하는 복수의 조(이하, 주사 방향을 따라, 제1 시단 그룹∼제1 종단 그룹이라 한다)가 동시에 선택되는 동시에, 이들 각 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다. 뒤이어, 상기 구동 수단에 의해, 상기 인 접한 블럭(제2 블럭이라 한다)에 속하는 복수의 조(이하, 주사 방향을 따라, 제2 시단 그룹∼제2 종단 그룹이라 한다)가 모두 동시에 선택되고, 이들 각 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다.
계속되는 제2 소정기간에서는, 상기 블럭 군에 속하는 각 조의 데이터 라인이 다음과 같이 구동된다.
먼저, 상기 블럭군의 끝에 위치하는 제1 시단 그룹이 선택되는 동시에, 그 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다. 뒤이어, 상기 제1 종단 그룹의 하나 전의 조까지 1조씩 선택되는 동시에, 각 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다. 다음에, 제1 종단 그룹 및 제2 시단 그룹의 2개의 조가 동시에 선택되는 동시에, 이들 각 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다. 뒤이어, 나머지의 조에 있는 제2 종단 그룹까지 다시 1조씩 선택되는 동시에, 각 조에 배치된 데이터 라인 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다.
즉, 제2 소정기간에서는, 서로 다른 블럭에 속하면서 인접한, 제1 종단 그룹 및 제2 시단 그룹만이 동시에 선택되고, 그들 이외의 조에 대해서는 1조씩이 되도록 블럭군의 끝에 위치하는 제1 시단 그룹으로부터 순서대로 선택된다.
상기한 바와 같이 각 조가 선택되고, 이것에 동반하여 각 데이터 라인이 구동됨으로써(신호원으로부터의 신호가 공급됨으로써), 다음의 효과를 얻을 수 있다.
제1 소정기간에서는, 먼저, 상기 제1 블럭에 속하는 복수의 조가 동시에 선 택되는 동시에, 이들 각 조에 배치된 데이터 라인(이하, 주사 방향을 따라, 시단 데이터 라인∼종단 데이터 라인이라 함) 각각에, 상기 신호원으로부터 동일 타이밍에 신호가 공급된다. 이 때, 상기 제2 블럭에 속하는 복수의 조 및 이러한 조에 배치된 데이터 라인(이하, 주사 방향을 따라, 시단 데이터 라인∼종단 데이터 라인이라 함)은 비선택 상태이다.
즉, 제1 종단 그룹의 종단 데이터 라인에 새로운 신호 전위가 기입되는 반면에, 그것에 인접한, 제2 시단 그룹의 시단 데이터 라인은 이전에 기입된 신호 전위 그대로 된다. 이 결과, 양 데이터 라인 사이에 전위차가 발생되고, 이것에 동반하여 기생 용량(전하의 축적)이 발생한다.
뒤이어, 상기 제2 블럭에 속하는 복수의 조가 동시에 선택되고, 제2 시단 그룹의 시단 데이터 라인에 새로운 신호 전위가 기입된다. 그 결과, 상기 양 데이터 라인(제2 시단 그룹의 시단 데이터 라인 및 제1 종단 그룹의 종단 데이터 라인) 사이의 전위차가 감소한다. 이 결과, 제1 종단 그룹의 종단 데이터 라인에 상기 기생 용량에 축적된 전하가 전송되고, 전위 변동이 발생한다. 마찬가지로, 제2 종단 그룹의 종단 데이터 라인에도 전위 변동이 발생한다.
이상으로부터, 제1 소정 기간에는, 각 블럭에서의 종단 그룹의 종단 데이터 라인에 전위 변동이 발생한다.
제2 소정기간에서는, 제1 종단 그룹 및 제2 시단 그룹만이 동시에 선택되지만, 기타의 조는 1조씩 선택된다. 이와 같이, 1조씩 순차적으로 선택되는 경우, 선택된 조의 하나 전에 선택된 조의 종단 데이터 라인에 전위 변동이 발생한다. 이것 은, 새로운 조가 선택된 경우, 그 조의 시단 데이터 라인과 하나 전에 선택된 종단 데이터 라인 사이의 기생 용량이, 하나 전에 선택된 종단 데이터 라인에 전위 변동을 가져오기 때문이다.
또한, 제1 종단 그룹 및 제2 시단 그룹만은 동시에 선택되기 때문에, 제1 종단 그룹의 종단 데이터 라인에는 전위 변동이 발생하지 않는다. 또한, 마지막으로 선택되는 제2 종단 그룹의 종단 데이터 라인에도 전위 변동이 발생하지 않는다.
이상으로부터, 제2 소정기간에서는, 각 블럭에서의 종단 그룹을 제외한 각 조의 종단 데이터 라인에 전위 변동이 발생한다.
따라서, 제1 소정 기간 및 제2 소정 기간을 조합하여 하나의 기간(예컨대, 홀수 프레임 및 짝수 프레임)으로 보면, 이 기간에 있어서, 각 조의 종단 데이터 라인 각각에 균일하게 전위 변동이 발생하게 된다.
이 결과, 예컨대 상기 데이터 라인을 표시 장치의 각 화소에 신호 전위를 기입하기 위한 소스 라인으로 사용한 경우, 양 기간을 통해 특정 조의 종단 데이터 라인에만 전위 변동이 발생하고, 수개의 데이터 라인(수개의 화소)마다 수직 스트라이프 형상의 표시 불균일이 강조되는 폐해를 회피할 수 있다. 이로써, 화면 전체에서 표시 불균일이 두드러지지 않도록(시인되기 어렵게) 되어, 표시 품질을 개선할 수 있다.
본 발명의 또 다른 목적, 특징 및 장점은 이하에 나타내는 기재에 의해 충분하게 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 이하의 설명으로부터 명백하게 될 수 있을 것이다.
도1에 본 발명에 따른 액정 표시 장치의 표시부의 블럭도를 나타낸다.
도1에 나타낸 바와 같이, 표시부(95)(신호 회로)는, 제어 회로(도시 안됨), 게이트 드라이버(85), 타이밍 신호 생성 회로(77)(구동 수단), 각 출력단 SiR55∼58을 가지는 시프트 레지스터(70)(구동 수단), 신호 라인(신호원) SLRa49∼SLBa51(제1 신호 계통·제1∼제3 신호원) 및 SLRb52∼SLBb54(제2 신호 계통·제4∼제6 신호원), 복수의 게이트 라인 G90∼91, 복수의 소스 라인(데이터 라인) SR1∼SB12(제1∼제12 소스 라인·제1∼제12 데이터 라인), 스위칭 소자(예컨대, 아날로그 스위치)로서의 샘플링 스위치 SWR37∼SWB48(구동 수단), 스위칭 소자로서의 박막 트랜지스터 TR25∼TB36, 화소 용량 PR13∼PB24(화소)를 구비하고 있다.
또한, 상기 복수 행의 게이트 라인 G90,91…과 복수 열의 소스 라인 SR1∼SB12…가 표면에 매트릭스 형태로 배선되고, 예컨대, 게이트 라인 G91과 소스 라인 SR1∼SB12의 각 교차점에 스위칭 소자로서의 박막 트랜지스터 TR25∼TB36을 구비하고 있다. 또한, 각 박막 트랜지스터 TR25∼TB36의 게이트가 게이트 라인 G91에 접속되고, 소스가 소스 라인 SR1∼SB12에 접속되고, 드레인은 화소 용량 PR13∼PB24의 하나의 전극에 접속되어 있다. 또한, 이 화소 용량 PR13∼PB24 중 다른 쪽의 전극이 공통 전위(VCOM)에 접속되어 있다.
또한, 참조 부호중의 R,G,B는 적색, 녹색, 청색에 대응하고, 예컨대 SR은 적색에 대응하는 소스 라인, PR은 적색에 대응하는 화소 용량, SLR은 적색에 대응하는 신호 라인을 의미하며, 본 실시예에서는 각 블럭 마다의 소스 라인(블럭 B54에 서는 SR1∼SB6)의 대응색이 R,G,B,R,G,B의 순서로 되어있다.
상기 게이트 드라이버(85)는, 제어 회로(도시 안됨)에서의 수직 신호등에 기초하여, 게이트 라인 G90,91…의 샘플링 펄스(선택 신호)를 출력하고, 게이트 라인 G90,91…을 순차적으로 구동(선택)한다.
타이밍 신호 생성 회로(77)는, 제어 회로에서의 수평 신호등에 기초하여, 2 종류의 스타트 펄스 HST1,HST2를 출력한다. 이 스타트 펄스HST1 및 HST2는 각각 시프트 레지스터의 각 출력단 SiR55·57 및 56·58에 입력된다. 시프트 레지스터의 각 출력단(55∼58)은, 스타트 펄스 HST1·HST2에 기초하여, 샘플링 스위치 SWR37∼SWB48의 ON·OFF를 제어하는 샘플링 펄스 Vh61∼64를 출력한다.
또한, 샘플링 펄스 Vh61∼64에 따라, 독립적인 2계통(a계통 및 b계통)의 신호가 출력된다. 즉, 신호 라인 SLRa49∼SLBa51로부터는, 각각 R,G,B에 대응하는 a계통의 신호가 출력되고, 신호 라인 SLRb52∼SLBb54로부터는, 각각 R,G,B에 대응하는 b계통의 신호가 출력된다.
상기 소스 라인 SR1∼SB12는 3개(1화소분)마다 그룹(조)이 되고(Gr54,55,56,57), 인접한 2그룹(2화소분)마다 블럭(B58,B59)으로 되어 있다. 또한, 상기 각 소스 라인(SR1…)은, 각각에 제공된 샘플링 스위치(SWR37…)를 통하여, 상기 신호원 라인 SLRa49∼SLBb54에 접속되어 있다.
즉, 그룹 Gr54에 있어서는, 3개의 소스 라인 SR1,SG2,SB3 각각이, 샘플링 스위치 SWR37,SWG38,SWB39 각각을 통하여, a계통의 각 신호 라인 SLRa49,SLGa50,SLBa51 각각에 접속되어 있다.
또한, 그룹 Gr54의 3개의 샘플링 스위치(SWR37∼SWB39)는, 시프트 레지스터의 출력단 SiR55에 접속되어 있고, 출력단 SiR55로부터 출력되는 샘플링 펄스 Vh61에 의해 ON·OFF가 제어된다. 그리고, 샘플링 펄스 Vh61(샘플링 스위치의 ON·OFF)에 따라, 각 신호 라인(SLRa49∼SLBa51)으로부터 a계통의 신호가 출력되고, 이것이 소스 라인 SR1∼SB3에 기입된다.
그룹 Gr55에 있어서는, 3개의 소스 라인 SR4,SG5,SB6 각각이, 샘플링 스위치 SWR40,SWG41,SWB42 각각을 통하여, b계통의 각 신호 라인 SLRb52,SLGb53,SLBb54 각각에 접속되어 있다.
또한, 그룹 Gr55의 3개의 샘플링 스위치(SWR40∼SWB42)는, 시프트 레지스터의 출력단 SiR56에 접속되어 있고, 출력단 SiR56으로부터 출력되는 샘플링 펄스Vh62에 의해 ON·OFF가 제어된다. 그리고, 샘플링 펄스 Vh62(샘플링 스위치의 ON·OFF)에 따라, 각 신호 라인(SLRb52∼SLBa54)으로부터 b계통의 신호가 출력되고, 이것이 소스 라인 SR4∼SB6에 기입된다.
그리고, 인접한, 그룹 Gr54(a계통)과 그룹 Gr55(b계통)이 하나의 블럭 B58로 되어 있다.
마찬가지로, 그룹 Gr56에 있어서는, 3개의 소스 라인 SR7,SG8,SB9 각각이, 샘플링 스위치 SWR43,SWG44,SWB45 각각을 통하여, a계통의 각 신호 라인 SLRa49,SLGa50,SLBa51 각각에 접속되어 있다.
또한, 그룹 Gr56의 3개의 샘플링 스위치(SWR43∼SWB45)는, 시프트 레지스터의 출력단 SiR57에 접속되어 있고, 출력단 SiR57로부터 출력되는 샘플링 펄스 Vh63 에 의해 ON·OFF가 제어된다. 그리고, 샘플링 펄스Vh63(샘플링 스위치의 ON·OFF)에 따라, 각 신호 라인(SLRa49∼SLBa51)으로부터 a계통의 신호가 출력되고, 이것이 소스 라인 SR7∼SB9에 기입된다.
그룹 Gr57에 있어서는, 3개의 소스 라인 SR10,SG11,SB12 각각이, 샘플링 스위치 SWR46,SWG47,SWB48 각각을 통하여, b계통의 각 신호 라인SLRb52,SLGb53,SLBb54 각각에 접속되어 있다.
또한, 그룹 Gr57의 3개의 샘플링 스위치(SWR46∼SWB48)는, 시프트 레지스터의 출력단 SiR58에 접속되어 있고, 출력단 SiR58로부터 출력되는 샘플링 펄스 Vh64에 의해 ON·OFF가 제어된다. 그리고, 샘플링 펄스 Vh64(샘플링 스위치의 ON·OFF)에 따라, 각 신호 라인(SLRb52∼SLBb54)으로부터 b계통의 신호가 출력되고, 이것이 소스 라인 SR10∼SB12에 기입된다.
그리고, 인접한, 그룹 Gr56(a계통)과 그룹 Gr57(b계통)이 하나의 블럭 B59으로 되어 있다.
도3에, 2종류의 스타트 펄스 HST1 및 HST2를 생성하는 타이밍 신호 생성 회로(77)(플립플롭 회로)의 블럭도를 나타낸다.
도3에 나타낸 바와 같이, 타이밍 신호 생성 회로(77)는, 9개의 D형 플립플롭 회로 DFF(67∼69·71∼74·78∼79)와 2개의 T형 플립플롭 회로 TFF(81∼82)와, 4개의 AND게이트(83∼84·87∼88)와 1개의 Exclusive-OR게이트(86)와 1개의 OR게이트(89)와, 1개의 인버터(92)를 가지고 있다. 또한, 상기 6개의 논리 게이트의 출력 f를 각각, f83∼84·f87∼88(AND게이트), f86(Exclusive-OR게이트), f89(OR게이트) 로 한다. 이하의 설명에 있어서, 각 플립플롭 회로에는, 각 입력 신호와 함께 클록 CLK가 입력되어 있는 것으로 한다.
먼저 제1 입력 펄스(수평 스타트 펄스) HST가 D형 플립플롭 회로 DFF67에 입력되고, 그 출력이 D형 플립플롭 회로 DFF68에 입력된다. 그리고, D형 플립플롭 회로 DFF68에서의 반전 출력을 AND게이트(83)의 하나의 입력(AND게이트(83)의 제1 입력)이라 한다. 또한, AND게이트(83)의 다른 입력(AND게이트(83)의 제2 입력)을 상기 D형 플립플롭 회로 DFF67의 출력이라 한다. 이 결과, AND게이트(83)로부터 f83이 출력되고, 이 AND게이트(83)의 출력을 출력 펄스 HSTP라 한다.
또한, 제2 입력 펄스(수직 스타트 펄스) VST가 D형 플립플롭 회로 DFF69에 입력되고, 그 출력이 D형 플립플롭 회로 DFF71에 입력된다. 그리고, D형 플립플롭 회로 DFF71에서의 반전 출력을 AND게이트(84)의 하나의 입력(AND게이트(84)의 제1 입력)으로 한다. 또한, 이 AND게이트(84)의 다른 입력(AND게이트(84)의 제2 입력)을 상기 D형 플립플롭 회로 DFF69의 출력으로 한다. 이 결과, AND게이트(84)로부터는 f84(VSTP)가 출력된다.
여기에서, 상기 f83을 T형 플립플롭 회로 TFF81에 입력함과 동시에, 상기 f84(VSTP)를 T형 플립플롭 회로 TFF81의 리셋 신호로서 입력한다. 그리고, 상기 T형 플립플롭 회로 TFF81에서의 출력을 Exclusive-OR게이트(86)의 하나의 입력(제1 입력)으로 한다. 또한, 상기 f84를 T형 플립플롭 회로 TFF82에 입력하고, 그 출력을 상기 Exclusive-OR게이트(86)의 다른 입력(제2 입력)으로 한다. 이 결과, Exclusive-OR게이트(86)에서는 f86이 출력된다.
다음에, 이 f86을 D형 플립플롭 회로 DFF72에 입력하고, D형 플립플롭 회로DFF72로부터의 출력을 AND게이트(87)의 하나의 입력(AND게이트(87)의 제1 입력)으로 한다. 또한, 이 AND게이트(87)의 다른 입력(AND게이트(87)의 제2 입력)을, 제1의 출력 펄스 HSTP로 한다. 이 결과, AND게이트 게이트(87)로부터는 f87이 출력된다. 또한, 상기 D형 플립플롭 회로 DFF72에서의 출력을 인버터(92)를 통해 AND게이트(88)의 하나의 입력(AND게이트(88)의 제1 입력)으로 한다. 또한, 이 AND게이트(88)의 다른 입력(AND게이트(88)의 제2 입력)을, 제1 출력 펄스 HSTP로 한다. 이 결과, AND게이트(88)로부터는 f88이 출력된다.
또한, 상기 f87을 D형 플립플롭 회로 DFF73에 입력하고, 이 D형 플립플롭 회로 DFF73의 출력을 OR게이트(89)의 하나의 입력(OR게이트(89)의 제1 입력)으로 한다. 또한, 상기 f88을 D형 플립플롭 회로 DFF74에 입력하고, 그의 출력을 또 D형 플립플롭 회로 DFF79에 입력한다. 그리고, 이 D형 플립플롭 회로 DFF79의 출력을 상기 OR게이트(89)의 다른 입력(OR게이트(89)의 제2 입력)으로 한다. 이 결과, OR게이트(89)로부터는 f89가 출력되고, 이 f89를 스타트 펄스 HST2(도1 및 도3 참조)로 한다. 또한, 상기한 출력 펄스 HSTP를 D형 플립플롭 회로 DFF78에 입력하고, 이 D형 플립플롭 회로 DFF78로부터의 출력을 스타트 펄스 HST1(도1 및 도3 참조)로 한다.
이하에, 상기한 표시부(95)의 구동에 대해 상세하게 설명한다.
도2(a)는, 상기 표시부(95)의 홀수 프레임 기간에서의, 블럭(58)(2화소분), (59)(2화소분)에 속하는 12개의 샘플링 스위치(SWR37∼SWB48)에 대한 타이밍 차트 와, 블럭(58,59)에 속하는 12개(4화소분)의 소스 라인의 전위 상태(신호의 기입 상태)를 나타내고 있다.
또한, 도2(b)는, 상기 표시부(95)의 짝수 프레임 기간에서의, 블럭(58)(2화소분), (59)(2화소분)에 속하는 12개의 샘플링 스위치(SWR37∼SWB48)에 대한 타이밍 차트와, 상기 블럭(58,59)에 속하는 12개(4화소분)의 소스 라인의 전위 상태(신호의 기입 상태)를 나타내고 있다.
또한, 상기한 프레임 기간이란, 표시부(95)의 모든 게이트 라인 G90…이 주사되는 시간(1화면분의 주사 기간)을 말한다. 예컨대, 1초 사이에 60회 화면을 개서 하는 경우, 1/60초가 1프레임분의 시간이 된다. 여기에서, 1·3·5…회차의 개서 기간을 홀수 프레임 기간, 2·4·6…회차의 개서 기간을 짝수 프레임 기간으로 하고, 1·3·5…회차의 개서 후의 화면(표시부 (95))을 홀수 프레임, 2·4·6…회차의 개서 후의 화면(표시부(95))을 짝수 프레임이라 한다.
도2(a)에 나타낸 바와 같이, 홀수 프레임 기간에 있어서는, 타이밍 신호 생성 회로(77)에서의 타이밍 신호(도시 안됨)에 동기하여, 시간 t0에, 블럭 B58에 속하는 그룹 Gr54,55의 샘플링 스위치 SWR37∼SWB42가 동시에 선택(ON)된다.
그리고, 시간 t0∼t1 사이에, 이러한 샘플링 스위치(SWR37∼SWB42)에 접속되는 각 소스 라인(SR1∼SB6)을 통하여, 화소 용량(PR13∼PB18) 각각에, 동일 타이밍에 각 신호 라인(SLRa49∼SLBb54)에서의 신호가 기입된다.
또한, 이 기간에 있어서는, 블럭 B59에 속하는 그룹 Gr56,57의 샘플링 스위치 SWR43∼SWB48은 모두 OFF로 되고, 이러한 샘플링 스위치(SWR43∼SWB48)에 접속 되는 각 소스 라인(SR7∼SB12)은, 1수평 기간(1게이트 라인분의 주사 기간)전에 기입된 전위 그대로 되어 있다.
그 후, 시간 t0에서 1클록분(1주기) 후의 시간 t1에 전송되는 타이밍 신호(도시 안됨)에 동기하여, 블럭 B58에 속하는 그룹 Gr54,55의 샘플링 스위치 SWR37∼SWB42가 동시에 OFF됨과 함께, 블럭 B59에 속하는 그룹 Gr56,57의 샘플링 스위치 SWR43∼SWB48이 동시에 선택(ON)된다.
그리고, 시간 t1∼t2 사이에, 이러한 샘플링 스위치(SWR43∼SWB48)에 접속되는 각 소스 라인(SR7∼SB12)을 통하여, 화소 용량(PR19∼PB24) 각각에, 동일 타이밍에 각 신호 라인(SLRa49∼SLBb54)에서의 신호가 기입된다.
또한, 도2(b)에 나타낸 바와 같이, 짝수 프레임 기간에 있어서는, 타이밍 신호 생성 회로(77)에서의 타이밍 신호(도시 안됨)에 동기하여, 시간 t0'에, 블럭 B58의 그룹 Gr54의 샘플링 스위치 SWR37∼SWB39가 동시에 선택(ON)된다.
그리고, 시간 t0'∼t1' 사이에, 이러한 샘플링 스위치(SWR37∼SWB39)에 접속되는 각 소스 라인(SR1∼SB3)을 통하여, 화소 용량(PR13∼PB15) 각각에, 동일 타이밍에 각 신호 라인(SLRa49∼SLBb51)에서의 신호가 기입된다.
또한, 이 기간에 있어서는, 블럭 B58에 속하는 그룹 Gr55, 블럭 B59에 속하는 그룹 Gr56,57의 각 샘플링 스위치 SWR40∼SWB42(그룹 Gr55), SWR43∼SWB48(블럭 B59)는 모두 OFF로 되고, 이러한 샘플링 스위치에 접속되는 각 소스 라인 SR4∼SB6(그룹 Gr55), SR7∼SB12(블럭 B59)는, 1수평 기간(1게이트 라인분의 주사 기간) 전에 기입된 전위 그대로 되어 있다.
그 후, 시간 t0'부터 1클록분(1주기분) 후의 시간 t1'에 전송되는 타이밍 신호(도시 안됨)에 동기하여, 블럭 B58에 속하는 그룹 Gr54의 샘플링 스위치 SWR37∼SWB39가 동시에 OFF됨과 동시에, 블럭 B58에 속하는 그룹 Gr55 및 블럭 B59에 속하는 그룹 Gr56의 각 샘플링 스위치 SWR40∼SWB45가 동시에 선택(ON)된다.
그리고, 시간 t1'∼t2' 사이에, 이러한 샘플링 스위치(SWR40∼SWB45)에 접속되는 각 소스 라인(SR4∼SB9)을 통하여, 화소 용량(PR16∼PB21) 각각에, 동일 타이밍에 각 신호 라인(SLRb52∼SLBb54,SLRa49∼SLBa51)에서의 신호가 기입된다.
또한, 이 기간에 있어서는, 블럭 B59에 속하는 그룹 Gr57의 각 샘플링 스위치 SWR46∼SWB48는 모두 OFF로 되고, 이러한 샘플링 스위치에 접속되는 각 소스 라인 SR10∼SB12는, 1수평 기간(1게이트 라인분의 주사 기간) 전에 기입된 전위 그대로 되어 있다.
그 후, 시간 t1'로부터 1클록분(1주기분) 후의 시간 t2'에 전송되는 타이밍 신호(도시 안됨)에 동기하여, 블럭 B58에 속하는 그룹 Gr55 및 블럭 B59에 속하는 그룹 Gr56의 샘플링 스위치 SWR40∼SWB45가 동시에 OFF됨과 동시에, 블럭 B59에 속하는 그룹 Gr57의 각 샘플링 스위치 SWR46∼SWB48이 동시에 선택(ON)된다.
그리고, 시간 t2'∼t3' 사이에, 이러한 샘플링 스위치 SWR46∼SWB48에 접속되는 각 소스 라인 SR10∼SB12를 통하여, 화소 용량(PR22∼PB24) 각각에, 동일 타이밍에 각 신호 라인(SLRb52∼SLBb54)에서의 신호가 기입된다.
상기한 구동 방법에서는, 홀수 및 짝수 프레임을 하나의 표시 화면으로 본 경우에, B(청색)에 대응하는 각 소스 라인(SB3,SB6,SB9,SB12)에 발생하는 기생 용 량에 의한 전위 변동을, 표시부(95) 전체(화면 전체)에서 균일하게 할 수 있고, 이로써 상기 전위 변동에 기인하는 수직 스트라이프 형상의 표시 불균일을 시인하기 어렵게 할 수 있다. 이것을 이하에서 설명한다. 또한, 도4는 표시부(95)의 각 소스 라인 사이에 존재하는 기생 용량(C101∼C104)을 개략적으로 설명하는 도면이다.
먼저, 홀수 프레임에서의 소스 라인 SB6,SB12에 대해서 설명한다.
먼저, 소스 라인 SB6에 대해 고려하면, 시간 t0에 블럭 B58에 속하는 샘플링 스위치 SWB42가 ON되기 때문에, 그것에 접속되는 소스 라인 SB6에는, 시간 t0∼시간 t1까지, 신호 라인 SLBb54로부터 신호(전위)가 공급된다. 그리고, 이 시간 t0∼시간 t1에 있어서, 블럭 B58에 인접한 블럭 B59에 속하는 샘플링 스위치 SWR43은 OFF로 되고, 이것에 접속되는 소스 라인 SR7은, 1수평 기간 전에 받은 전위 그대로 유지된다. 이 때, 새로운 신호(전위)가 기입되는 소스 라인 SB6(화소 용량 PB18의 소스 라인 측의 전극)과, 1수평 기간 전의 전위 그대로 유지되어 있는 소스 라인SR7 사이의 전위차가 커지고, 양 소스 라인 사이에는 기생 용량(전하 축적, 도4의 C102 참조)이 발생한다.
여기에서, 시간 t1에, 블럭 59(그룹 Gr56)에 속하는 샘플링 스위치 SWR43이 ON되고, 이것에 접속되는 소스 라인 SR7에 새로운 신호(전위)가 공급되면, 이 소스 라인 SR7과 소스 라인 SB6(화소 용량 PB18의 소스 라인 측의 전극) 사이의 전위차가 작아지고, 상기한 기생 용량에 축적된 전하가 소스 라인 SB6에 전송되고, 소스 라인SB6이 전위 변동을 하게 된다(도2(a)의 화살표로 나타낸 부분 참조).
소스 라인 SB12에 대해서도 동일하다. 즉, 시간 t1에 블럭 B59에 속하는 샘 플링 스위치 SWB48이 ON되기 때문에, 이것에 접속되는 소스 라인 SB12에는, 시간 t1∼시간 t2까지, 신호 라인 SLBb54로부터 신호(전위)가 공급된다. 그리고, 이 시간 t1∼시간 t2에 있어서, 소스 라인 SB12에 인접한 소스 라인 SR61은, 1수평 기간 전에 부여된 전위 그대로 유지되어 있다. 이 때, 새로운 신호(전위)가 기입되는 소스 라인 SB12(화소 용량 PB24의 소스 라인 측의 전극)과, 1수평 기간 전의 전위 그대로 유지되어 있는 소스 라인 SR61 사이의 전위차가 커지고, 양 소스 라인 사이에는 기생 용량(전하 축적, 도4의 C104 참조)이 발생한다.
여기에서, 시간 t2 후에 소스 라인 SR61에 새로운 신호(전위)가 공급되면, 소스 라인 SR61과 소스 라인 SB12(화소 용량 PB24의 소스 라인 측의 전극) 사이의 전위차가 작아지고, 상기한 기생 용량에 축적된 전하가 소스 라인 SB12에 전송되고, 소스 라인 SB12가 전위 변동을 하게 된다(도2(a)의 화살표로 나타낸 부분 참조).
다음에, 짝수 프레임에서의 소스 라인 SB3,SB9에 대해 설명한다.
먼저, 소스 라인 SB3에 대해 고려하면, 시간 t0'에 그룹 Gr54에 속하는 샘플링 스위치 SWB39가 ON되기 때문에, 이것에 접속되는 소스 라인 SB3에는, 시간 t0'∼시간 t1'까지, 신호 라인 SLBa51로부터 신호(전위)가 공급된다. 그리고, 이 시간 t0'∼시간t1'에 있어서는, 그룹 Gr54에 인접한 그룹 Gr55에 속하는 샘플링 스위치 SWR40은 OFF로 되고, 이것에 접속되는 소스 라인 SR4는, 1수평 기간 전에 공급된 전위 그대로 유지되어 있다. 이 때, 새로운 신호(전위)가 기입되는 소스 라인 SB3(화소 용량 PB15의 소스 라인 측의 전극)과, 1수평 기간 전의 전위 그대로 유지되어 있는 소스 라인 SR4 사이의 전위차가 커지고, 양 소스 라인 사이에는 기생 용량(전하 축적, 도4의 C101 참조)이 발생한다.
여기에서, 시간 t1'에, 그룹 Gr55에 속하는 샘플링 스위치 SWR40이 ON되고, 이것에 접속되는 소스 라인 SR4에 새로운 신호(전위)가 공급되면, 이 소스 라인 SR4와 소스 라인 SB3(화소 용량 PB15의 소스 라인 측의 전극) 사이의 전위차가 작아지고, 상기한 기생 용량에 축적된 전하가 소스 라인 SB3에 전송되고, 소스 라인 SB3이 전위 변동을 하게 된다(도2(b)의 화살표로 나타낸 부분 참조).
소스 라인 SB9에 대해서도 동일하다. 즉, 시간 t1'에 그룹 Gr56에 속하는 샘플링 스위치 SWB45가 ON되기 때문에, 이것에 접속되는 소스 라인 SB9에는, 시간 t1'∼시간 t2'까지, 신호 라인 SLBa51로부터 신호(전위)가 공급된다. 그리고, 이 시간 t1'∼시간 t2'에 있어서는, 그룹 Gr56에 인접한 그룹 Gr57에 속하는 샘플링 스위치 SWR46은 OFF로 되고, 이것에 접속되는 소스 라인 SR10은, 1수평 기간 전에 공급된 전위 그대로 유지되어 있다. 이 때, 새로운 신호(전위)가 기입되는 소스 라인 SB9(화소 용량 PB21의 소스 라인 측의 전극)과, 1수평 기간 전의 전위 그대로 유지되어 있는 소스 라인 SR10 사이의 전위차가 커지고, 양 소스 라인 사이에는 기생 용량(전하 축적, 도4의 C103 참조)이 발생한다.
여기에서, 시간 t2'에, 그룹 Gr57에 속하는 샘플링 스위치 SWR46이 ON되고, 이것에 접속되는 소스 라인 SR10에 새로운 신호(전위)가 공급되면, 이 소스 라인 SR10과 소스 라인 SB9(화소 용량 PB21의 소스 라인 측의 전극) 사이의 전위차가 작아지게 되고, 상기 기생 용량에 축적된 전하가 소스 라인 SB9에 전송되고, 소스 라 인 SB3이 전위 변동을 하게 된다(도2(b)의 화살표로 나타낸 부분 참조).
이와 같이, 상기한 구동 방법에 의하면, 홀수 프레임에 있어서는 소스 라인 SB6,SB12가 전위의 변동을 하게 되고, 짝수 프레임에 있어서는 소스 라인 SB3,SB9가 전위의 변동을 하게 된다. 즉, 홀수 프레임과 짝수 프레임을 하나의 표시 화면으로 본 경우에, B(청색)에 대응하는 각 소스 라인(SB3,SB6,SB9,SB12)에 발생하는 기생 용량에 의한 전위 변동이, 표시부(95) 전체(화면 전체)에서 균일하게 된다.
이 결과, 양 프레임에 동일한 소스 라인(소스 라인 SB6,SB12)에서만 전위의 변동이 발생하고, 이러한 소스 라인을 따라서, 2화소(소스 라인 6개) 마다 수직 스트라이프 형상의 표시 불균일이 강조되는(종래의 구동 방법, (도6 참조)것을 방지할 수 있다.
이로써, 소스 라인(SR1…) 사이의 기생 용량에 의한 전위 변동에 기인하여 발생하는 수직 스트라이프 형상의 표시 불균일을 시인하기 어렵게 할 수 있다.
또한, 본 실시예에서의 표시부(95)는, 상기한 바와 같이, 시프트 레지스터(70)의 각 출력단의 1개의 출력단(SiR55…)을, 6개의 샘플링 스위치 SWR37…(6개의 소스 라인 SR1…)에 대응시키는 것이기 때문에, 각 소스 라인(SR1…) 1개 1개에 시프트 레지스터(70)의 출력단을 대응시키는 구성에 비교하여, 시프트 레지스터(70)의 구성 및 나아가서는 회로 면적을 대폭적으로 간략화 할 수 있다.
따라서, 이와 같은 표시부(95)(표시 패널)는, 특히 외형 및 배선 피치에 제약이 있는 중소형의 고해상도 패널(예컨대, 액정 패널)로의 적용에 있어서, 한층 더 효과적으로 된다(패널의 소형화와 함께, 고품위의 표시가 가능하게 된다).
또한, 상기 실시예는, 시프트 레지스터(70)의 각 출력단의 1개의 출력단(SiR55…)을, 3개의 샘플링 스위치 SWR37…(3개의 소스 라인 SR1…)에 대응시키는 경우를 설명하고 있지만, 이것으로 한정되지 않는다.
예컨대, 시프트 레지스터(70)의 각 출력단의 1개의 출력단(SiR55…)을 2개의 샘플링 스위치에 대응시키는 것도 가능하다. 이 경우, 각 그룹에 소스 라인을 2개씩 배치하고, 신호 라인을 4개로 하여도 된다.
또한, 각 소스 라인(SR1,SG2,SB3,…)에 대응하는 색을 R,G,B의 순서로 했지만, 이것으로 한정되지 않는다. 예컨대, 각 소스 라인 SR1,SG2,SB3…을 G,R,B…와 대응시키는 것도 가능하다. 또한, 각 그룹(Gr54…)의 주사 방향의 끝에 위치하는 소스 라인(SB3,SB9…)에 대해서는, 그의 대응색을 B(청색)으로 하는 것이 바람직하지만, 이것으로 한정되는 것은 아니다.
또한, 본 발명의 신호 회로에 있어서는, 각 그룹(조)에 소스 라인(데이터 라인)을 1개씩 배치하고, 신호 라인(신호원)을 2개로 하는 구성도 가능하다.
즉, 2개의 신호 라인(2개의 신호원)과, 이러한 신호 라인으로부터 신호가 공급되는 복수의 소스 라인(데이터 라인)과, 소스 라인(데이터 라인)을 구동하는 구동 수단이 구비되어, 상기 복수의 데이터 라인은 복수의 조로 나뉘고, 각조에는 1개의 데이터 라인이 포함되는 동시에, 서로 인접한 2조가 하나의 블럭(2개의 소스 라인이 포함됨)으로 되고, 상기 구동 수단에 의해 선택된 조에 속하는 소스 라인 각각에 동일 타이밍에 상기 신호 라인에서 신호가 공급되는 신호 회로에 있어서, 상기 구동 수단이, 하나의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속 하는 각조의 선택에 있어서, 홀수 프레임 기간(제1 소정 기간)에서는 상기 블럭에 속하는 조를 동시에 선택하고, 뒤이어 인접한 블럭에 속하는 조를 동시에 선택하며, 계속되는 짝수 프레임 기간(제2 소정 기간)에서는 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지 조에 대해서는 다시 1조씩이 되도록 선택하는 것으로 구성할 수 있다.
이 구성에서는, 하나의 블럭에 포함되는 2개의 조(2개의 소스 라인) 각각이, 2개의 신호 라인 각각에 대응하게 된다. 그리고, 홀수 프레임 기간(제1 소정 기간)에서는 상기 블럭에 속하는 2개의 조(2개의 소스 라인)을 동시에 선택하고, 뒤이어 인접한 블럭에 속하는 2개의 조(2개의 소스 라인)을 동시에 선택하며, 계속되는 짝수 프레임 기간(제2 소정 기간)에서는, 상기 블럭군(4개의 조를 포함)의 끝에 위치 하는 하나의 조(블럭의 단부에 위치하는 1개의 소스 라인)를 최초로 선택하고, 뒤이어 그 다음(주사 방향에 위치하는) 2개의 조(2개의 소스 라인), 뒤이어 그 다음의 하나의 조(1개의 소스 라인)가 되도록 순차적으로 선택된다.
이 구성에 있어서는, 상기 구동 수단이 각 출력단을 구비한 시프트 레지스터와, 각 소스 라인에 구비되는 샘플링 스위치를 갖고 있는 것이 바람직하다. 이 경우, 시프트 레지스터의 1개의 출력단을 1개의 샘플링 스위치(1개의 소스 라인)에 대응시키는 것도 가능하다.
또한, 본 실시예에서는, 신호 라인(SLRa49…)에서의 신호로서 아날로그 신호를 상정하고 있기 때문에, 홀수 프레임에 있어서는, b계통(SLRb52…)의 신호를 1클 록분 지연시켜 신호원 측에서 출력하는 것이 바람직하다. 장래, 액정 표시 장치내에 D/A 컨버터를 내장하고, 영상 신호로서 디지털 신호를 수신 가능하도록 된 경우에도, DFF를 설치함으로써 1클록분 지연 처리를 행하는 회로를 드라이버내에 실장하는 것은 용이하다.
또한, 본 발명의 액정 표시 장치는, 2계통(a계통 및 b계통)의 영상 신호를 각각 독립적으로 입력하는 영상 신호 라인(SLRa49…SLRb52…)을 구비하고, 화소(트랜지스터 TR25∼TB36 및 화소 용량 PR13∼PB24)가 매트릭스 형태로 배치되는 화소부(표시부)(95)를 행마다 화소 단위로 순차 구동하는 점 순차 구동 방식의 액정 표시 장치에 있어서, 화소의 각 열마다 배선된 신호 라인 각각에 대해, 2계통의 영상 신호 라인과의 사이에 접속된 샘플링 스위치군(SWR37∼SWR48)을 구비하고, 이 샘플링 스위치군(SWR37∼SWR48)에 있어서, 동일 타이밍에 샘플링되는 샘플링 스위치(SWR37∼SWR48)의 조합이, 표시 프레임 순서(홀수 프레임·짝수 프레임)에 따라 시프트되도록 구동하는 구동 수단(타이밍 신호 생성 회로(77)·시프트 레지스터등)을 구비하는 것을 특징으로 하는 액정 표시 장치이다.
본 발명은 상기한 각 실시예로 한정되는 것은 아니고, 청구항에 나타낸 범위에서 여러 가지의 변경이 가능하며, 다른 실시예로 각각 개시된 기술적 수단을 적절하게 조합하여 얻어지는 실시예에 대해서도 본 발명의 기술적 범위에 포함된다.
이상과 같이, 본 발명의 신호 회로는, 복수의 신호원과, 그 신호원에서 신호가 공급되는 복수의 데이터 라인과, 데이터 라인을 구동하는 구동 수단을 포함하고, 상기 데이터 라인은 복수의 조로 나뉘고, 각조에는 적어도 1개의 데이터 라인 이 포함되는 동시에, 서로 인접한 복수의 조가 하나의 블럭으로 되고, 상기 구동 수단에 의해 선택된 조에 속하는 데이터 라인 각각에 동일 타이밍에 상기 신호원으로부터 신호가 공급되는 신호 회로에 있어서, 상기 구동 수단은, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 선택에 있어서, 제1 소정기간에서는 상기 임의의 블럭에 속하는 조를 동시에 선택하고, 뒤이어 인접한 블럭에 속하는 조를 동시에 선택하며, 계속되는 제2 소정기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 순서대로 선택하는 것으로 구성됨을 특징으로 하고 있다.
상기 구성에 의하면, 제1 소정 기간에서는 각 블럭에서의 종단 그룹의 종단 데이터 라인에 전위 변동이 발생한다. 뒤이어, 제2 소정기간에서는, 각 블럭에서의 종단 그룹을 제외한 각 조의 종단 데이터 라인에 전위 변동이 발생한다.
따라서, 제1 소정 기간 및 제2 소정 기간을 조합하여 하나의 기간(예컨대, 홀수 프레임 및 짝수 프레임)으로 보면, 이 기간에 있어서, 각 조의 종단 데이터 라인 각각에 균일하게 전위 변동이 발생한다.
이 결과, 예컨대, 상기 데이터 라인을 표시 장치의 각 화소에 신호 전위를 기입하기 위해 소스 라인에 이용한 경우에, 양 기간을 통해 특정 조의 종단 데이터 라인에서만 전위 변동이 발생하고, (수개의 화소에 대한) 수개의 데이터 라인마다 수직 스트라이프 형상의 표시 불균일이 강조되는 종래로부터의 폐해를 회피할 수 있다. 이로써 화면 전체에서 표시 불균일이 두드러지지 않도록(시인되기 어렵게) 되어, 표시 품질을 개선할 수 있다.
또한, 본 발명의 신호 회로에 있어서는, 상기 복수의 신호원으로서, 제1 신호 계통에 속하는 적색, 녹색, 청색의 3개의 신호 라인과 제2 신호 계통에 속하는 적색, 녹색, 청색의 3개의 신호 라인을 포함하고, 상기 블럭은 각각 3개의 데이터 라인을 포함하는 2개의 조를 구비하고, 그중 하나의 조에 속하는 각 데이터 라인이 상기 제1 신호 계통의 각 신호 라인에 대응하고, 다른 하나의 조에 속하는 각 데이터 라인이 상기 제2 신호 계통의 각 신호 라인에 대응하는 동시에, 각 조에서의 주사 방향 측의 끝에 위치하는 데이터 라인이 청색의 신호 라인에 대응하고 있는 것이 바람직하다.
상기 구성에서는, 각 조가 선택되면, 각 조에 포함되는 3개의 데이터 라인에 각 데이터 라인이 대응하는 각 신호 라인(적색·녹색·청색)으로부터 한번에 신호가 공급된다. 즉, 1조를 선택하면, 1화소에 동시에 신호를 기입할 수 있고, 또한 2조를 동시에 선택하면, 2화소에 동시에 신호를 기입할 수 있다. 이로써, 1 수평 기간(모든 데이터 라인을 주사하는데 필요한 기간)의 주파수를 대폭적으로 감소시킬 수 있다. 또한, 복수의 데이터 라인에 (조단위로) 동시에 신호를 기입하기 때문에, 각 조를 선택하는 상기 구동 수단의 회로 구성(시프트 레지스터 등)을 간략화할 수 있다.
또한, 전위 변동이 발생하는, 각 조의 종단 데이터 라인(주사 방향 측의 끝에 위치하는 데이터 라인)을, 전위 변동에 의한 휘도의 변화가 가장 적은 청색에 대응시키는 것으로서, 예컨대 상기 데이터 라인을 표시 장치의 각 화소(화소 전극) 에 제공된 소스 라인에 사용한 경우에, 상기 전위 변동에 기인하여 발생하는 종단 데이터 라인(소스 라인)에 따른 표시 불균일 자체를 억제하는(감소하는) 것이 가능하다.
또한, 본 발명의 신호 회로에 있어서, 상기 데이터 라인은 표시 장치의 화소에 대응하여 설치된 소스 라인이고, 상기 제1 소정 기간은 홀수 프레임 기간이고, 제2 소정 기간은 짝수 프레임 기간인 것이 바람직하다.
먼저, 프레임 기간이란, 표시 장치의 화면 전체를 1회 개서하는데 필요한 시간이다. 즉, 제1·3·5…회째의 화면 개서 기간이 홀수 프레임 기간이고, 제2·4·6…회째의 화면 개서 기간이 짝수 프레임 기간이 된다.
상기 구성에 의하면, 홀수 프레임 기간 및 짝수 프레임 기간을 조합하여 하나의 기간(예컨대, 제1회∼2회째의 개서 기간)으로 보면, 그 기간에 있어서, 각 조의 종단 데이터 라인 각각이 균일하게 전위 변동을 하게 된다.
이 결과, 예컨대 상기 데이터 라인을 표시 장치의 각 화소에 제공된 소스 라인에 사용한 경우에, 특정 조의 종단 데이터 라인에서만 전위 변동이 발생하고, 수개의 데이터 라인(수개의 화소)마다 수직 스트라이프 형상의 표시 불균일이 강조되는 폐해를 회피할 수 있다. 즉, 상기 표시 불균일을 시인하기 어렵게 할 수 있다.
또한, 본 발명의 표시 장치는, 상기한 신호 회로가 사용되고 있는 것을 특징으로 한다.
또한, 본 발명의 데이터 라인의 구동 방법은, 상기 과제를 해결하기 위해, 복수의 데이터 라인에 신호원으로부터의 신호를 공급하기 위해, 상기 데이터 라인 을 복수의 조로 나누고, 각 조에 적어도 1개의 데이터 라인을 배치하는 동시에 서로 인접한 복수의 조를 하나의 블럭으로 하여, 임의로 선택한 조에 속하는 데이터 라인 각각에 동일 타이밍에 상기 신호원에서의 신호를 공급하는 데이터 라인의 구동 방법에 있어서, 제1 소정기간에서는 상기 임의의 블럭에 속하는 조를 동시에 선택하고, 뒤이어 인접한 블럭에 속하는 조를 동시에 선택하며, 계속되는 제2 소정기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 순서대로 선택하는 것을 특징으로 하고 있다.
본 발명의 산업상의 이용 가능성을 설명 하면 다음과 같다. 즉, 본 발명의 신호 회로 및 이것을 이용한 액정 표시 장치는, 복수의 소스 라인(데이터 라인) 각각에 신호 라인(신호원)으로부터의 신호를 기입할 때에 소스 라인 사이의 기생 용량에 기인하는 소스 라인의 전위 변동을, 2프레임의 평균으로 하여 화면 전체에서 균일화할 수 있다. 따라서, 예컨대 각 화소에 대응하게 설치된 복수의 소스 라인에 소스 드라이버로부터의 신호 전위를 기입하도록 된 표시 장치(예컨대, 액정 표시 장치)에 이용 가능하다. 특히, 외형 및 배선 피치에 제약이 있는 중소형의 고해상 도 표시 장치(표시 패널)로의 이용에 있어서, 한층 더 효과적이라고 할 수 있다.
또한, 발명의 상세한 설명에서의 구체적인 실시 양태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백히 하는 것으로서, 그와 같은 구체적인 사례에만 한정하여 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구의 범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.

Claims (11)

  1. 복수의 신호원, 신호원으로부터 신호가 공급되는 복수의 데이터 라인, 및 데이터 라인을 구동하는 구동 수단을 포함하고, 상기 데이터 라인은 복수의 조로 나뉘고, 각 조에는 적어도 1개의 데이터 라인이 포함되는 동시에, 서로 인접한 복수의 조가 하나의 블럭으로 되고, 상기 구동 수단에 의해 선택된 조에 속하는 데이터 라인 각각에 동일 타이밍에 상기 신호원으로부터 신호가 공급되는 신호 회로에 있어서,
    상기 구동 수단은, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 선택에 있어서, 제1 소정기간에서는, 상기 임의의 블럭에 속하는 조를 동시에 선택한 다음에, 인접한 블럭에 속하는 조를 동시에 선택하며, 계속되는 제2 소정기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 순서대로 선택하도록, 구성되어 있는 신호 회로.
  2. 제1항에 있어서, 상기 복수의 신호원으로서, 제1 신호 계통에 속하는 적색, 녹색, 청색의 3개의 신호 라인과 제2 신호 계통에 속하는 적색, 녹색, 청색의 3개의 신호 라인을 구비하고, 상기 블럭은 각각 3개의 데이터 라인을 포함하는 2개의 조를 가지며, 그중 하나의 조에 속하는 각 데이터 라인이 상기 제1 신호 계통의 각 신호 라인에 대응하고, 다른 하나의 조에 속하는 각 데이터 라인이 상기 제2 신호 계통의 각 신호 라인에 대응하는 동시에, 각 조에서 주사 방향 측의 끝에 위치하는 데이터 라인이 청색의 신호 라인에 대응하게 되는 신호 회로.
  3. 제1항에 있어서, 상기 데이터 라인은 표시 장치의 화소에 대응하여 설치된 소스 라인이고, 제1 소정 기간은 홀수 프레임 기간이고, 제2 소정 기간은 짝수 프레임 기간인 신호 회로.
  4. 청구항1의 신호 회로가 사용되는 것을 특징으로 하는 표시 장치.
  5. 제1 신호원 내지 제6 신호원까지의 6개의 신호원,
    3개 마다 그룹화되는 동시에, 인접하는 2그룹 마다 블럭화된 복수의 소스 라인, 및
    각 소스 라인을 선택하는 구동 수단을 포함하며,
    제1∼제3 소스 라인을 포함하는 제1 그룹 및 제4∼제6 소스 라인을 포함하는 제2 그룹 및 제7∼제9 소스 라인을 포함하는 제3 그룹 및 제10∼제12 소스 라인을 포함하는 제4 그룹에 있어서, 제1 및 제2 그룹을 제1블럭으로 하고, 제2 및 제3 그룹을 제2 블럭으로 한 경우, 제1∼제3 소스 라인은 각각 상기 제1∼제3 신호원에 접속되고, 상기 제4∼제6 소스 라인은 각각 제4∼제6 신호원에 접속되고, 제7∼제9 소스 라인은 각각 상기 제1∼제3 신호원에 접속되고, 상기 제10∼제12 소스 라인은 각각 제4∼제6 신호원에 접속되며, 상기 구동 수단이 선택한 소스 라인에, 그 소스 라인으로 이어지는 신호원에서 신호가 공급되도록 되어 있고,
    상기 구동 수단은, 제1 소정기간에서는, 상기 제1 블럭에 속하는 제1∼제6 소스 라인을 동시에 선택한 다음에, 제2 블럭에 속하는 제7 내지 제12 소스 라인을 동시에 선택하고, 계속되는 제2의 소정기간에서는, 상기 제1 그룹에 속하는 제1∼제3 소스 라인을 동시에 선택한 다음에, 상기 제2 및 제3 그룹에 속하는 제4∼제9 소스 라인을 동시에 선택하며, 그 다음에 상기 제4 그룹에 속하는 제10∼제12 소스 라인을 동시에 선택하는 신호 회로.
  6. 제5항에 있어서, 상기 소스 라인은 표시 장치의 화소에 대응하여 제공되어 있고, 상기 제1 및 제4 신호원은 적색의 신호원이고, 상기 제2 및 제5 신호원은 녹색의 신호원이며, 상기 제3 및 제6 신호원은 청색의 신호원인 신호 회로.
  7. 제5항에 있어서, 상기 소스 라인은 표시 장치의 화소에 대응하여 제공되어 있고, 상기 제1 및 제4 신호원은 녹색의 신호원이고, 상기 제2 및 제5 신호원은 적색의 신호원이며, 상기 제3 및 제6 신호원은 각각 청색의 신호원인 신호 회로.
  8. 제5항에 있어서, 상기 소스 라인은 표시 장치의 화소에 대응하여 제공되어 있고, 상기 제1 소정 기간은 홀수 프레임 기간이고, 제2 소정 기간은 짝수 프레임 기간인 신호 회로.
  9. 청구항5에 기재된 신호 회로를 구비하는 것을 특징으로 하는 표시 장치.
  10. 복수의 데이터 라인에 신호원으로부터의 신호를 공급하기 위해, 상기 데이터 라인을 복수의 조로 나누고, 각 조에 적어도 1개의 데이터 라인을 배치하는 동시에 서로 인접한 복수의 조를 하나의 블럭으로 하고, 임의로 선택한 조에 속하는 데이터 라인 각각에 동일 타이밍에 상기 신호원으로부터 신호를 공급하는 데이터 라인의 구동 방법에 있어서, 임의의 블럭 및 그의 인접한 블럭으로 이루어지는 블럭군에 속하는 각 조의 선택에 있어서, 제1 소정기간에서는 상기 임의의 블럭에 속하는 조를 동시에 선택한 다음에, 인접한 블럭에 속하는 조를 동시에 선택하고, 계속되는 제2 소정기간에서는, 상기 블럭군의 끝에 위치하는 조부터 순서대로 1조씩 선택하면서, 서로 다른 블럭에 속하면서 인접하는 조끼리는 동시에 선택하고, 계속 이어서 나머지의 조에 대해서는 다시 1조씩이 되도록 순서대로 선택하도록 된 데이터 라인의 구동 방법.
  11. 3개 마다 그룹화되는 동시에, 인접한 2그룹마다 블럭화된 복수의 데이터 라인에 신호를 공급하기 위해,
    제1∼제3 데이터 라인을 포함하는 제1 그룹 및 제4∼제6 데이터 라인을 포함하는 제2 그룹 및 제7∼제9 데이터 라인을 포함하는 제3 그룹 및 제10∼제12 데이터 라인을 포함하는 제4 그룹에 있어서, 상기 제1 및 제2 그룹을 제1 블럭으로 하 고, 상기 제2 및 제3 그룹을 제2블럭으로 하며,
    제1 소정기간에서는, 상기 제1 블럭에 속하는 제1∼제6 데이터 라인을 동시에 선택한 다음에, 제2 블럭에 속하는 제7 내지 제12 데이터 라인을 동시에 선택하며, 계속되는 제2 소정기간에서는, 상기 제1 그룹에 속하는 제1∼제3 데이터 라인을 동시에 선택한 다음에, 상기 제2 및 제3 그룹에 속하는 제4∼제9 데이터 라인을 동시에 선택하고, 그 다음에, 상기 제4 그룹에 속하는 제10∼제12 데이터 라인을 동시에 선택하는 데이터 라인의 구동 방법.
KR1020040098115A 2003-11-28 2004-11-26 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법 KR100569024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00400352 2003-11-28
JP2003400352A JP4071189B2 (ja) 2003-11-28 2003-11-28 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法

Publications (2)

Publication Number Publication Date
KR20050052396A KR20050052396A (ko) 2005-06-02
KR100569024B1 true KR100569024B1 (ko) 2006-04-07

Family

ID=34616653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098115A KR100569024B1 (ko) 2003-11-28 2004-11-26 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법

Country Status (5)

Country Link
US (1) US7538754B2 (ko)
JP (1) JP4071189B2 (ko)
KR (1) KR100569024B1 (ko)
CN (1) CN100565631C (ko)
TW (1) TWI242312B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630759B1 (ko) 2005-08-16 2006-10-02 삼성전자주식회사 멀티 채널 - 싱글 앰프 구조를 갖는 액정 표시 장치의 구동방법
KR101263932B1 (ko) 2005-11-30 2013-05-15 삼성디스플레이 주식회사 액정 표시 패널의 데이터 구동 방법 및 장치
JP2009168849A (ja) * 2008-01-10 2009-07-30 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
TWI480847B (zh) * 2008-05-22 2015-04-11 Au Optronics Corp 液晶顯示裝置及其驅動方法
CN101281739B (zh) * 2008-06-02 2011-12-14 友达光电股份有限公司 液晶显示装置及其驱动方法
CN103632638B (zh) * 2012-08-20 2016-08-24 群康科技(深圳)有限公司 数据驱动器的解多任务装置和驱动方法以及液晶显示***
WO2014132303A1 (ja) * 2013-02-27 2014-09-04 日本電気株式会社 通信システム、通信装置、通信制御方法および非一時的なコンピュータ可読媒体
JP2015079173A (ja) * 2013-10-18 2015-04-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
TWI550590B (zh) * 2015-05-22 2016-09-21 天鈺科技股份有限公司 資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法
JP6812760B2 (ja) * 2016-11-15 2021-01-13 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の駆動方法
CN107863062B (zh) * 2017-11-30 2021-08-03 武汉天马微电子有限公司 一种显示面板控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326932A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 液晶表示装置
JP2000122626A (ja) 1998-10-21 2000-04-28 Toshiba Corp 平面表示装置
JP3635972B2 (ja) 1999-02-23 2005-04-06 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置および電子機器
JP2000310963A (ja) 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000267616A (ja) 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
JP2003099012A (ja) 2001-09-25 2003-04-04 Sharp Corp 表示装置

Also Published As

Publication number Publication date
TWI242312B (en) 2005-10-21
JP4071189B2 (ja) 2008-04-02
KR20050052396A (ko) 2005-06-02
US7538754B2 (en) 2009-05-26
US20050117384A1 (en) 2005-06-02
TW200524214A (en) 2005-07-16
CN100565631C (zh) 2009-12-02
CN1622150A (zh) 2005-06-01
JP2005164705A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100319221B1 (ko) 액티브 매트릭스형 표시장치
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
KR101298438B1 (ko) 액정표시장치와 그 구동방법
US20060007094A1 (en) LCD panel including gate drivers
JP5332485B2 (ja) 電気光学装置
US4789899A (en) Liquid crystal matrix display device
KR20020039898A (ko) 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
EP2455932A1 (en) Display device and display device driving method
KR101026809B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR100569024B1 (ko) 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법
JPH08320674A (ja) 液晶駆動装置
JP4021274B2 (ja) 液晶表示装置のデータ駆動方法及び装置
TW408242B (en) Flat-panel display device and display method
EP0980060A1 (en) Method and apparatus for displaying image
JP6427863B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR100627866B1 (ko) 데이터 라인의 구동 방법과 이 방법을 이용한 표시장치 및 액정표시 장치
JPH06308454A (ja) 液晶表示装置
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
KR100627995B1 (ko) 상이한 비디오 표준들로부터의 비디오 신호들을 표시하도록 적용된 매트릭스 디스플레이 장치
KR100293983B1 (ko) 액정표시장치의 듀얼뱅크 구조에서 도트반전 구동장치 및 방법
KR20060125223A (ko) 표시 장치, 표시 장치의 구동 장치 및 집적 회로
JPH04269789A (ja) 電気光学的表示装置
JPH04140716A (ja) 液晶表示装置
KR100256974B1 (ko) 멀티 스캔 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee