TWI518878B - Laminated type electronic device and manufacturing method thereof - Google Patents

Laminated type electronic device and manufacturing method thereof Download PDF

Info

Publication number
TWI518878B
TWI518878B TW102130560A TW102130560A TWI518878B TW I518878 B TWI518878 B TW I518878B TW 102130560 A TW102130560 A TW 102130560A TW 102130560 A TW102130560 A TW 102130560A TW I518878 B TWI518878 B TW I518878B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
substrate layer
electronic device
component
Prior art date
Application number
TW102130560A
Other languages
English (en)
Other versions
TW201426970A (zh
Inventor
Yoshihito Otsubo
Nobuaki Ogawa
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201426970A publication Critical patent/TW201426970A/zh
Application granted granted Critical
Publication of TWI518878B publication Critical patent/TWI518878B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

積層型電子裝置及其製造方法
本發明係關於一種配置有基板之基板層與配置有零件之零件層交互積層之積層型電子裝置及其製造方法。
隨著近年來電子機器之小型化，要求搭載於此之電子裝置之小型化，因此在以往，如圖6所示，提出有在其表面及內部形成有配線圖案之配線基板與配置有零件之零件層交互積層之積層型電子裝置(參照專利文獻1)。
此積層型電子裝置100，具備由分別在表面及內部形成有構成電路之配線圖案之配線基板構成之複數個基板層101、與分別半導體元件103被熱硬化性樹脂組成物104被覆而成之複數個零件層102，以在其下面形成有外部連接用之連接端子105之基板層101為最下層，配線基板101與零件層102交互地在上下積層。
此情形，配置在各零件層102之各半導體元件103分別構裝在零件層102之上下側之兩配線基板之一主面。此外，在各零件層102分別形成將配置在上下側之兩配線基板彼此加以連接之層間連接導體106，藉由各基板層101之配線基板、各零件層102之半導體元件103及層間連接導體106形成具有三維配線構造之電路等。是以，與在單層配線基板配置導體元件等零件而二維地形成電路之習知積層型電子裝置比較，可縮小基板層101 之配線基板之主面之面積，因此可謀求積層型電子裝置100之小型化。
專利文獻1：日本特開2006-120935號公報(參照段落0023、段落0117、段落0118、圖16等)
然而，在搭載於近年之電子機器之電子裝置，不僅要求上述縮小基板層101之配線基板之主面之面積導致之小型化，亦要求抑制積層方向之高度之薄型化。然而，在上述專利文獻1記載之積層型電子裝置100，在零件層102之上下側一定有基板層101之配線基板，因此無法使上下側之兩配線基板101之間隔較配置在該零件層102之半導體元件103之高度小。
又，例如，在位於一零件層102之上側之配線基板101形成有接地電極之情形，若縮小位於該零件層102之上下側之兩基板層101之配線基板之間隔，則配置在零件層102之半導體元件103與接地電極之間之浮游電容增加、或形成在位於下側之基板層101之配線基板之配線圖案與接地電極之間之浮游電容增加，因此會有意圖地必須使上下側之兩基板層101之間隔變大之情形。如上述，習知積層型電子裝置100，在謀求薄型化上之設計上之限制較多。
再者，例如，即使是欲使形成在最上層之配線基板101之配線圖案與最下層之配線基板101之外部連接用之連接端子105連接之情形，無法以一個層間連接導體106直接連接，必須透過形成在此等最上下層間之基板層101之配線基板之配線圖案或通孔導體等連接，會產生寄生電感增加之問題。
本發明係有鑑於上述問題而構成，以謀求積層型電子裝置之 設計自由度之提升為第1目的。又，以謀求積層型電子裝置之薄型化為第2目的。
為了達成上述目的，本發明之積層型電子裝置，係配置有基 板之基板層與配置有至少一個零件之零件層交互地上下積層而成，其特徵在於：在位於該零件層上側之基板層即上側基板層之基板及/或位於該零件層下側之基板層即下側基板層之基板形成有俯視時彼此不重疊之非重疊區域。
藉由以上述方式構成，在上側基板層之基板及下側基板層之 基板之至少一方形成俯視時兩基板彼此不重疊之非重疊區域，例如，在下側基板層之基板形成非重疊區域之情形，在與該非重疊區域對應之上側基板層之區域未配置基板(上側基板層之基板)，因此在該非重疊區域上側可確保設計上必要之空間。亦即，不改變上下側基板層之間隔，即可在該零件層配置其高度較上下基板層之間隔大之零件、或使下側基板層之基板與上側基板層之上方一個基板層之基板不透過上側基板層之基板直接以層間連接導體連接，因此可謀求積層型電子裝置之設計自由度之提升，藉此可達成本發明之第1目的。
又，該上側基板層之基板及該下側基板層之基板中之任一方 之俯視時之面積較另一方小亦可。如上述，藉由使上側基板層之基板及下側基板層之基板中之一方之俯視時之面積較另一方小，在另一方之基板層之基板可形成用以確保設計上必要之空間之非重疊區域。
又，該零件層具有配置在該非重疊區域之位置之至少一個該零件；該零件在積層方向之高度較該上側基板層之基板及該下側基板層之 基板之對向主面彼此之間隔大亦可。藉由以上述方式構成，即使將其高度較上側基板層之基板與下側基板層之基板之對向主面彼此之間隔大之零件配置在零件層，亦無需使上側基板層與下側基板層之間隔配合零件變大，因此可謀求積層型電子裝置之低高度化，藉此可達成本發明之第2目的。
又，該零件層具有配置在該上側基板層之基板與該下側基板 層之基板俯視時彼此重疊之重疊區域之位置之至少一個該零件亦可。藉由以上述方式構成，亦可在零件層之重疊區域之位置配置零件，因此可謀求零件之高密度構裝化。
又，配置在該重疊區域之該零件為IC；該IC構裝在該上側 基板層之基板及該下側基板層之基板中之一方；該IC之與構裝面相反側之面與該上側基板層之基板及該下側基板層之基板中之另一方相接亦可。如此，即使IC之發熱性高之情形，其產生熱亦傳遞至形成在另一方基板層之基板之配線電極等而散熱，可提升IC之散熱特性。
又，進一步具備連接於該上側基板層之基板及該下側基板層 之基板中之一方之層間連接用之複數個柱狀導體；該各柱狀導體配置成包圍該零件層之該零件周圍亦可。如此，藉由配置各柱狀導體，可將各柱狀導體利用為對IC或晶片零件遮斷來自外部之不需要電磁波之屏蔽構件。
又，該上側基板層之基板、該下側基板層之基板、該零件及 該各柱狀導體被樹脂被覆；在該上側基板層及該下側基板層中之一基板層之基板形成有該非重疊區域；該各柱狀導體之至少一個配置在該一基板層之基板之該非重疊區域，其一端連接於該一基板層之基板，其另一端從該樹脂表面露出亦可。
如上述，藉由使柱狀導體之另一端從樹脂表面露出，可將此 柱狀導體利用為與外部之母基板等連接用之外部連接端子。又，此柱狀導體，在其一端連接於一基板層之基板之非重疊區域之狀態下，其另一端未連接於另一基板層之基板而露出樹脂表面，因此與透過形成在另一基板層之基板之配線圖案或通孔導體往樹脂表面引出之情形比較，能使在柱狀導體之另一端與另一基板層之基板之連接部位之連接電阻消失，可防止起因於引出路徑變長之寄生電感之增加。
又，該另一基板層之基板之和與該一基板層之基板之對向主 面相反側之主面從該樹脂表面露出；在該露出之主面設有外部連接用之連接端子亦可。藉由以上述方式構成，能使用其另一端露出樹脂表面之柱狀導體及設在另一基板層之基板之連接端子之兩者與外部連接。又，設在基板之連接端子不易受到樹脂之熱膨脹/收縮之影響，因此可謀求與外部之連接可靠性之提升。
又，本發明之積層型電子裝置之製造方法，具備：第1準備 步驟，準備第1構件，該第1構件具備第1基板、與一端分別連接於該第1基板之一主面且排列成包圍該一主面之既定區域之複數個第1柱狀導體；第2準備步驟，準備第2構件，該第2構件具備其主面之面積較該第1基板之主面之面積小之第2基板、與一端分別連接於該第2基板之一主面且排列成包圍構裝在該第2基板之一主面之零件之複數個第2柱狀導體；配置步驟，將該第2構件配置在該各第1柱狀導體形成之圍繞區域內；以及樹脂密封步驟，藉由樹脂將該第1構件及該第2構件加以密封。
藉由以上述方式構成，可在第1基板容易地形成俯視時與第 2基板彼此不重疊之非重疊區域，因此可容易製造在其內部能確保設計上必需之空間之積層型電子裝置。
又，各第1柱狀導體，一端分別連接於第1基板之一主面且 排列成包圍該一主面之既定區域，在此等各第1柱狀導體形成之圍繞區域內配置該第2構件，因此各第1柱狀導體分別之另一端未連接於第2構件之第2基板。是以，可製造能使第1基板與外部之母基板等不透過形成在第2基板之配線圖案或通孔導體而藉由各第1柱狀導體直接連接之積層型電子裝置。
又，構裝在第2基板之零件被各第2柱狀導體包圍，因此可 製造零件之屏蔽特性優異之積層型電子裝置。
又，在該配置步驟，以該第2基板之另一主面與該第1基板 之一主面對向之方式，配置該第2構件亦可。藉由以上述方式構成，藉由使各第1柱狀導體之另一端及各第2柱狀導體之另一端與外部連接，可製造能將各第1柱狀導體及各第2柱狀導體利用為外部連接用之連接導體之積層型電子裝置。
又，在該配置步驟，以該第1基板之一主面與該第2基板之 一主面對向之方式，配置該第2構件，使該各第2柱狀導體之各個之另一端連接於該第1基板之一主面亦可。藉由以上述方式構成，可製造能將各第1柱狀導體利用為外部連接用之連接導體且各第2柱狀導體作用為將第1基板與第2基板加以連接之連接導體之積層型電子裝置。
根據本發明，在上側基板層之基板及下側基板層之基板之至 少一方形成俯視時兩基板彼此不重疊之非重疊區域，例如，在下側基板層 之基板形成非重疊區域之情形，在與該非重疊區域對應之上側基板層之區域未配置基板(上側基板層之基板)，因此在該非重疊區域上側可確保設計上必要之空間，藉此可謀求積層型電子裝置之設計自由度之提升。
1,1a,1b‧‧‧積層型電子裝置
2a‧‧‧第1基板層(上側基板層)
2a1‧‧‧基板(上側基板層之基板、第1基板)
2b‧‧‧第2基板層(下側基板層)
2b1‧‧‧基板(下側基板層之基板、第2基板)
3a‧‧‧第1零件層(零件層)
3b‧‧‧第2零件層(零件層)
3c‧‧‧第3零件層(零件層)
4a~4f‧‧‧IC(零件)
5‧‧‧晶片零件(零件)
6a‧‧‧第1柱狀導體(柱狀導體)
6b‧‧‧第2柱狀導體(柱狀導體)
6c‧‧‧第3柱狀導體(柱狀導體)
7‧‧‧樹脂
8a‧‧‧第1構件
8b‧‧‧第2構件
8c‧‧‧第3構件
8d‧‧‧第4構件
10‧‧‧連接端子
圖1係本發明第1實施形態之積層型電子裝置之剖面圖。
圖2(a)~(f)係用以說明圖1之積層型電子裝置之製造方法之圖。
圖3係本發明第2實施形態之積層型電子裝置之剖面圖。
圖4(a)~(f)係用以說明圖3之積層型電子裝置之製造方法之圖。
圖5係本發明第3實施形態之積層型電子裝置之剖面圖。
圖6係習知積層型電子裝置之剖面圖。
(第1實施形態)
參照圖1說明本發明第1實施形態之積層型電子裝置之構成。此外，圖1係第1實施形態之積層型電子裝置之剖面圖。
本實施形態之積層型電子裝置1，係配置有基板之基板層與配置有至少一個零件之零件層交互地上下積層而成，構裝在電子機器之母基板等，構成形成在該電子機器之電路之一部分。
具體而言，積層型電子裝置1係以配置有基板2a1之第1基板層2a(相當於本發明之「上側基板層」)、作為零件配置有以Si或GaAs等形成之半導體元件即IC4a與由晶片電容器或晶片電感器等構成之晶片零件5之第1零件層3a(相當於本發明之「該零件層」)、配置有基板2b1之第2 基板層2b(相當於本發明之「下側基板層」)、作為零件配置有IC4b之第2零件層3b形成。此外，以下，有將第1基板層2a之基板2a1稱為「第1基板2a1」、將第2基板層2b之基板2b1稱為「第2基板2b1」之情形。
又，積層型電子裝置1，除了上述構成外，具備分別之一端 連接於第1基板層2a之基板2a1之下側主面(相當於本發明之「第1基板之一主面」)之複數個第1柱狀導體6a、分別之一端連接於配置在第2基板層2b之基板2b1之下側主面(相當於本發明之「第2基板之一主面」)之複數個第2柱狀導體6b、被覆位於第1基板層2a之基板2a1下側之兩個IC4a,4b、晶片零件5、第2基板層2b之基板2b1、各柱狀導體6a,6b之樹脂7。
第1基板層2a之基板2a1及第2基板層2b之基板2b1分別 能以玻璃環氧樹脂、玻璃、陶瓷等形成，在其兩主面形成配線圖案，且在其內部形成通孔導體等。又，第2基板2b之基板2b1之俯視時之面積較第1基板層2a之基板2a1之面積小，在積層有各層2a,2b,3a,3b之狀態下，在第1基板層2a之基板2a1形成俯視時與第2基板層2b之基板2b1彼此不重疊之非重疊區域。此外，第1基板層2a之基板2a1之俯視時之面積較第2基板2b之基板2b1之面積小、在第2基板層2b之基板2b1形成非重疊區域之構成亦可。又，例如，以俯視時之第1基板層2a之基板2a1之面積與第2基板2b之基板2b1之面積成為相同面積之方式形成兩基板2a1,2b1，在與積層方向垂直之方向錯開配置兩基板2a1,2b1，藉此在兩基板2a1,2b1分別形成非重疊區域之構成亦可。
配置在第1零件層3a之IC4a及晶片零件5分別構裝在第1 基板層2a之基板2a1之下側主面，配置在第2零件層3b之IC4b構裝在第2 基板層2b之基板2b1之下側主面。此等各零件4a,4b,5之構裝係藉由周知之表面構裝技術進行。此時，構裝在第1零件層3a之晶片零件5之高度較第1基板層2a之基板2a1之下側主面及第2基板層2b之基板2b1之上側主面之間隔、亦即兩基板2a1,2b1之對向主面彼此之間隔大，但藉由配置在第1基板層2a之基板2a1之非重疊區域之位置，可防止晶片零件5干涉第2基板層2b之基板2b1。
各第1柱狀導體6a分別為將由Cu等構成之線材加工而形成 之銷狀導體，分別之一端連接於第1基板層2a之基板2a1之下側主面之非重疊區域，且排列成包圍配置在第1零件層3a之IC4a及晶片零件5。又，分別之另一端從樹脂7表面露出。此外，各第1柱狀導體6a不一定要排列成包圍上述零件4a,5亦可，只要其一端連接於第1基板層2a之基板2a1之非重疊區域，則配置在何處皆可。
各第2柱狀導體6b分別為將由Cu等構成之線材加工而形成 之銷狀導體，分別之一端連接於第2基板層2b之基板2b1之下側主面，且排列成包圍配置在第2零件層3b之IC4b。又，分別之另一端從樹脂7表面露出。此外，各第2柱狀導體6b不一定要排列成包圍配置在第2零件層3b之IC4b亦可。又，作為各柱狀導體6a,6b，形成對柱狀電極或通孔填充導電性糊而成之通孔導體之構成亦可。
又，以構裝在第1基板層2a之基板2a1之IC4a之與構裝面 相反之面與第2基板層2b之基板2b1之另一主面(與連接IC4b及各第2柱狀導體6b分別之一端之一主面相反之面)相接之方式，調整各第1柱狀導體6a及各第2柱狀導體6b分別之長度亦可。藉由以上述方式構成，從構裝在 第1基板層2a之基板2a1之IC4a產生之熱在形成在第2基板層2b之基板2b1之配線圖案等傳遞而散熱，因此構裝在第1基板層2a之基板2a1之IC4a之散熱特性提升。
樹脂7被覆位於第1基板層2a之基板2a1下側之各IC4a, 4b、晶片零件5、第2基板層2b之基板2b1、各柱狀導體6a,6b，以例如環氧樹脂形成。
接著，參照圖2說明積層型電子裝置1之製造方法。此外， 圖2係用以說明積層型電子裝置1之製造方法之圖，(a)~(f)係顯示製造方法之各步驟。
首先，如圖2(a)所示，使用周知之表面構裝技術將IC4a及 晶片零件5構裝在其表面或內部形成有配線圖案或通孔導體之第1基板2a1之一主面。
接著，如圖2(b)所示，將複數個第1柱狀導體6a排列成包 圍第1基板2a1之一主面之既定區域、亦即包圍已構裝之IC4a及晶片零件5，藉由將分別之一端連接於第1基板2a1之一主面，準備具備第1基板2a1、IC4a、晶片零件5及各第1柱狀導體6a之第1構件8a(第1準備步驟)。此時，藉由各第1柱狀導體6a形成用以配置後述第2構件8b之圍繞區域。此外，IC4a及晶片零件5之構裝及各第1柱狀導體6a對基板2a1之連接順序相反亦可。亦即，在具備各第1柱狀導體6a之第1基板2a1構裝IC4a及晶片零件5以準備第1構件8a亦可。
接著，如圖2(c)所示，將IC4b構裝在其主面之面積較第1 基板2a1之主面之面積小之第2基板2b1之一主面後，將複數個第2柱狀導 體6b排列成包圍已構裝之IC4b，藉由將分別之一端連接於第2基板2b1之一主面，準備具備第2基板2b1、IC4b及各第2柱狀導體6b之第2構件8b(第2準備步驟)。此外，此情形，IC4b之構裝及各第2柱狀導體6b對第2基板2b1之連接順序相反亦可。
接著，如圖2(d)所示，將第2構件8b之各第2柱狀導體6b 分別之另一端接著於在一主面黏貼有接著片(未圖示)等之支承體9之一主面，且將第1構件8a配置成在第1構件8a之各第1柱狀導體6a形成之圍繞區域內配置第2構件8b，將各第1柱狀導體6a分別之另一端接著於支承體9之一主面(配置步驟)。此時，將第1構件8a及第2構件8b配置在其高度較第1基板2a1及第2基板2b1之對向主面彼此之間隔大之晶片零件5不會干涉第2基板2b1之位置。藉由如上述配置，在第1基板2a1形成俯視時不會重疊於第2基板2b1之非重疊區域，在該非重疊區域之位置配置第1構件8a之各第1柱狀導體6a及晶片零件5。
接著，如圖2(e)所示，將樹脂填充至第1基板2a1之一主面 與支承體9之一主面之間，例如，以180℃程度之溫度使樹脂硬化。藉此，構裝在第1構件8a之第1基板2a1之IC4a、晶片零件5及各第1柱狀導體6a以及第2構件8b被樹脂被覆。
最後，如圖2(f)所示，藉由將支承體9剝離以製造積層型電 子裝置1。此時，各第1柱狀導體6a及各第2柱狀導體6b分別之另一端從樹脂表面露出。此外，將支承體9與樹脂7之邊界面加以研磨或研削，調節各第1柱狀導體6a及各第2柱狀導體6b之長度、或使分別之另一端確實地露出亦可。
是以，根據上述實施形態，在第1基板層2a之基板2a1形 成俯視時不會與第2基板層2b之第2基板2b1彼此重疊之非重疊區域，因此在第1基板層2a之基板2a1之非重疊區域之下側之區域可確保不會妨礙第2基板層2b之基板2b1之空間。是以，不改變第1基板層2a之基板2a1與第2基板層2b之基板2b1之間隔，即可在該空間內配置高度較高之晶片零件5、或使各第1柱狀導體6a不透過第2基板層2b之基板2b1直接與外部連接，因此可謀求積層型電子裝置1之設計自由度之提升。
又，藉由使第2基板層2b之基板2b1之俯視時之面積較第 1基板層2a之基板2a1小，可在第1基板層2a之基板2a1容易地形成非重疊區域。
又，藉由將其高度較第1基板層2a之基板2a1及第2基板 層2b之基板2b1之對向主面彼此之間隔大之第1零件層3a之晶片零件5配置於在第1零件層3a之第1基板層2a之基板2a1之非重疊區域之位置，無需依據晶片零件5之高度使第1基板層2a之基板2a1及第2基板層2b之基板2b1之對向主面彼此之間隔變大，因此與配置在一零件層之上下側之兩基板層之基板彼此不具有俯視時不會重疊之非重疊區域之習知積層型電子裝置比較，可謀求積層型電子裝置1之低高度化。
又，即使使第1基板層2a之基板2a1與第2基板層2b之基 板2b1之間隔變小之情形，若在第1基板層2a之基板2a1之非重疊區域形成接地電極，則能使配置於在第1零件層3a之第1基板層2a之基板2a1及第2基板層2b之基板2b1之重疊區域之位置之IC4a與該接地電極之間產生之浮游電容、或形成在第2基板層2b之基板2b1之配線圖案與該接地電極 之間產生之浮游電容變小。是以，與為了避免此等浮游電容之影響而必須使零件層之上下側之兩基板層彼此離開既定距離之習知積層型電子裝置比較，可謀求積層型電子裝置1之低高度化。
又，在第1零件層3a之第1基板層2a之基板2a1及第2基 板層2b之基板2b1彼此俯視時彼此重疊之重疊區域之位置亦配置IC4a，且在第2零件層3b之該重疊區域之位置亦配置IC4b，因此可謀求零件4,5之高密度構裝化。
又，各第1柱狀導體6a排列成包圍配置在第1零件層3a之 IC4a及晶片零件5，且各第2柱狀導體排列成包圍配置在第2零件層3b之IC4b，因此可將各第1柱狀導體6a及各第2柱狀導體6b利用為對IC4a、IC4b或晶片零件5遮斷來自外部之不需要電磁波之屏蔽構件。
又，各第1柱狀導體6a及各第2柱狀導體6b分別之另一端 從樹脂7表面露出，因此可將各第1柱狀導體6a及各第2柱狀導體6b分別利用為外部連接用之連接導體。又，各第1柱狀導體6a分別以相同材質之一個導體不透過形成在第2基板層2b之基板2b1之配線圖案或通孔導體直接引出至樹脂7表面，因此可消除與第2基板層2b之基板2b1之連接電阻、或可防止引出路徑變長導致之寄生電感之增加。
又，根據參照圖2說明之積層型電子裝置1之製造方法，積 層型電子裝置1可藉由使用周知之表面構裝技術將構裝有IC4a、晶片零件5、各第1柱狀導體6a之第1構件8a及構裝有IC4b、各第2柱狀導體6b之第2構件8b配置在既定位置並接著於支承體9來製造。是以，在第1基板2a1(第1基板層2a之基板2a1)具有俯視時與第2基板2b1(第2基板層2b之 基板2b1)不重疊之非重疊區域，藉此可容易製造能確保設計上必需之空間之積層型電子裝置1。
又，藉由以其高度較第1基板2a1及第2基板2b1之對向主 面彼此之間隔大之晶片零件5與第2構件8b之第2基板2b1不干涉之方式配置第1構件8a及第2構件8b，不須依據晶片零件5之高度使第1構件8a之第1基板2a1及第2構件8b之第2基板2b1之對向主面彼此之間隔變大，因此可製造能謀求低高度化之積層型電子裝置1。
又，藉由將第2構件8b配置在各第1柱狀導體6a形成之圍 繞區域內，能使各第1柱狀導體6a分別以相同材質之一個導體不透過形成在第2基板2b1之配線圖案或通孔導體直接引出至樹脂7表面，因此可製造能消除與第2基板2b1之連接電阻、且可防止引出路徑變長導致之寄生電感之增加之積層型電子裝置1。
又，將各第1柱狀導體6a排列成包圍第1構件8a之IC4a， 且將各第2柱狀導體6b排列成包圍第2構件8b之IC4b，因此可製造IC4a、IC4b之屏蔽特性優異之積層型電子裝置1。
(第2實施形態)
參照圖3說明本發明第2實施形態之積層型電子裝置1a。此外，圖3係積層型電子裝置1a之剖面圖。
本實施形態之積層型電子裝置1a，與參照圖1說明之第1 實施形態之積層型電子裝置1不同之處，如圖3所示，為替代第2零件層3b在第1基板層2a上側積層有第3零件層3c之點與在第1零件層3a設有各第2柱狀導體6b之點與第2基板層2b之基板2b1之下側主面從樹脂7表 面露出之點。其他構成與第1實施形態相同，因此賦予相同符號以省略說明。
此情形，在第3零件層3c配置有IC4c與二個晶片零件5， 此等零件4c,5被樹脂7被覆。此外，IC4c及二個晶片零件5係使用周知之表面構裝技術構裝在第1基板層2a之基板2a1。
又，在第1零件層3a配置構裝在第2基板層2b之基板2b1 之IC4d。又，配置在第1零件層3a之各第2柱狀導體6b分別之一端連接於第2基板層2b之基板2b1，且其另一端連接於第1基板層2a之基板2a1。
第2基板層2b之基板2b1，與構裝第1零件層3a之IC4d之 主面相反側之主面從樹脂7表面露出，在該露出之主面設置複數個外部連接用之連接端子10。各連接端子10係藉由施加使用Ag等導電性糊之印刷技術或鍍敷處理而形成。
各第1柱狀導體6a，與第1實施形態之積層型電子裝置1 相同，分別之一端連接於第1基板層2a之基板2a1之非重疊區域，其另一端從樹脂7表面露出。
此外，藉由調整各第2柱狀導體6b之長度，使與配置在第 1零件層3a之IC4d之構裝面相反之面與第1基板層2a之基板2a1之下側主面相接亦可。藉由以上述方式構成，配置在第1零件層3a之IC4d之散熱特性提升。
接著，參照圖4說明本實施形態之積層型電子裝置1a之製 造方法。此外，圖4係用以說明積層型電子裝置1a之製造方法之圖，(a)~(f)係顯示製造方法之各步驟。
首先，如圖4(a)所示，使複數個第1柱狀導體6a分別之一 端連接於第1基板2a1之一主面，且在第1基板2a1之另一主面構裝IC4c及二個晶片零件5，藉此準備具備第1基板2a1、各第1柱狀導體6a、IC4c及二個晶片零件5之第3構件8c。此時，將各第1柱狀導體6a排列成包圍第1基板2a1之一主面之既定區域，形成用以收納後述第4構件8d之圍繞區域。
接著，如圖4(b)所示，將IC4d構裝在其主面之面積較第1 基板2a1之主面之面積小之第2基板2b1之一主面後，將複數個第2柱狀導體6b排列成包圍該IC4d，藉由將分別之一端連接於第2基板2b1之一主面，準備具備第2基板2b1、IC4d及各第2柱狀導體6b之第4構件8d。此外，在第2基板2b1之另一主面，預先藉由使用Ag等導電性糊之印刷技術或鍍敷處理等形成有外部連接用之連接端子10。
接著，如圖4(c)所示，將第4構件8b配置在第3構件8c之 各第1柱狀導體6a形成之圍繞區域內，將各第2柱狀導體6b分別之另一端連接於第3構件8c之第1基板2a1之一主面。如上述，藉由配置第3構件8c及第4構件8d，在第3構件8c之第1基板2a1形成俯視時不會與第4構件8d之第2基板2b1重疊之非重疊區域，在與該非重疊區域對應之位置配置各第1柱狀導體6a。
接著，如圖4(d)所示，將第3構件8c之各第1柱狀導體6a 分別之另一端及第4構件8d之第2基板2b1之形成有各連接端子10之另一主面接著於在一主面黏貼有接著片(未圖示)等之支承體9之該一主面，藉此將第3構件8c及第4構件8d固定在支承體9。
接著，如圖4(e)所示，以被覆第3構件8c及第4構件8d之方式填充樹脂7，例如，以180℃之溫度使樹脂7硬化。
最後，如圖4(f)所示，藉由將支承體9剝離以製造積層型電子裝置1a。此時，各第1柱狀導體6a分別之另一端及第4構件8d之第2基板2b1之另一主面從樹脂7表面露出。
根據本實施形態，由於各第1柱狀導體6a分別之另一端及第2基板層2b之基板2b1之形成有各連接端子10之另一主面從樹脂7表面露出，因此可使用各第1柱狀導體6a及各連接端子10之兩者與外部連接。又，形成在第2基板層2b之基板2b1之各連接端子10不易受到樹脂7之熱膨脹/收縮之影響(例如，連接端子10之位置偏移)，因此可謀求與外部之連接可靠性之提升。又，藉由將各第1柱狀導體6a配置在第1基板層2a之基板2a1之非重疊區域之位置，不透過第2基板層2b之基板2b1即可直接與外部連接，因此與第1實施形態相同，可消除與第2基板層2b之基板2b1之連接電阻、或可防止引出路徑變長導致之寄生電感之增加。
又，第2基板層2b之基板2b1之另一主面從樹脂7表面露出，因此從積層型電子裝置1a之零件4c,4d,5等產生之熱之散熱特性提升。
又，藉由使各第2柱狀導體6b之另一端接連於第1基板層2a之基板2a1，可將各第2柱狀導體6b利用為第1基板層2a及第2基板層2b之層間連接導體。
又，根據參照圖4說明之積層型電子裝置1a之製造方法，藉由使第4構件8d之各第2柱狀導體6b分別之另一端連接於第3構件8c之第1基板2a1之一主面，可在第3構件8c之第1基板2a1形成與第4構 件8d之第2基板2b1俯視時不重疊之非重疊區域，因此可製造在其內部具有設計上必需之空間之積層型電子裝置1a。
(第3實施形態)
參照圖5說明本發明第3實施形態之積層型電子裝置1b。此外，圖5係積層型電子裝置1b之剖面圖。
本實施形態之積層型電子裝置1b，與參照圖1說明之第1實施形態之積層型電子裝置1不同之處，如圖5所示，為第1基板層2a之基板2a1之俯視時之面積較第2基板層2b之基板2b1小且在第2基板層2b之基板2b1形成有與第1基板層2a之基板2a1俯視時不重疊之非重疊區域之點、與在第1基板層2a之基板2a1及第2基板層2b之基板2b1之各個和與第1零件層3a相接之主面相反側之主面從樹脂7表面露出之點。其他構成與第1實施形態相同或相當，因此賦予相同符號以省略說明。
此情形，在第1零件層3a之第1基板層2a之基板2a1及第2基板層2b之基板2b1俯視時彼此重疊之重疊區域之位置，構裝在第1基板層2a之基板2a1之下側主面之IC4e與構裝在第2基板層2b之基板2b1之上側主面之IC4f配置成對向，以包圍此等兩IC4e,4f之方式排列將第1基板層2a之基板2a1與第2基板層2b之基板2b1加以連接之複數個第3柱狀導體6c。
又，在第1基板層2a之基板2a1及第2基板層2b之基板2b1之各個和與第1零件層3a相接之主面相反側之主面從樹脂7表面露出，在第2基板層2b之基板2b1之露出之主面形成外部連接用之連接端子10。
如上述，在第1基板層2a之基板2a1及第2基板層2b之基 板2b1之重疊區域，在第1基板層2a之基板2a1及第2基板層2b之基板2b1分別構裝IC4e、IC4f，藉此可謀求零件4e,4f,5之高密度構裝化。又，各第3柱狀導體6c排列成包圍IC4e、IC4f，因此尤其在使容易受到來自外部之不需要電磁波之影響之IC4e、IC4f之屏蔽特性提升之點實用。又，亦可在第1基板層2a之基板2a1之露出之主面設置外部連接用之連接端子以與外部連接。
又，在第1零件層3a之第2基板層2b之基板2b1之非重疊 區域之位置設置其他柱狀導體，使其一端連接於第2基板層2b之基板2b1之上側主面，使其另一端從樹脂7表面露出亦可。藉由以上述方式構成，使連接於第2基板層2b之基板2b1之該另一柱狀導體不透過第1基板層2a之基板2a1即可直接與外部連接。
此外，本發明並不限於上述各實施形態，在不脫離其趣旨之 範圍內，可進行上述以外之各種變更。
例如，上述各實施形態中，形成積層型電子裝置1,1a,1b之 各基板層2a,2b及各零件層3a,3b,3c之層數並不限於上述，進一步積層更多層之構成亦可。
又，配置在各基板層2a,2b之基板2a1,2b1為多層基板亦可。
又，本發明可適用於配置有基板之基板層與配置有零件之零件層交互積層而成之各種積層型電子裝置。
1‧‧‧積層型電子裝置
2a‧‧‧第1基板層(上側基板層)
2a1‧‧‧基板(上側基板層之基板、第1基板)
2b‧‧‧第2基板層(下側基板層)
2b1‧‧‧基板(下側基板層之基板、第2基板)
3a‧‧‧第1零件層(零件層)
3b‧‧‧第2零件層(零件層)
4a,4b‧‧‧IC(零件)
5‧‧‧晶片零件(零件)
6a‧‧‧第1柱狀導體(柱狀導體)
6b‧‧‧第2柱狀導體(柱狀導體)
7‧‧‧樹脂

Claims (10)

  1. 一種積層型電子裝置，係配置有基板之基板層與配置有至少一個零件之零件層交互地上下積層而成，其特徵在於：在位於該零件層上側之基板層即上側基板層之基板及/或位於該零件層下側之基板層即下側基板層之基板形成有俯視時彼此不重疊之非重疊區域；該上側基板層之基板、該下側基板層之基板、該零件及該各柱狀導體被樹脂被覆；在該上側基板層及該下側基板層中之一基板層之基板形成有該非重疊區域；該各柱狀導體之至少一個配置在該一基板層之基板之該非重疊區域，其一端連接於該一基板層之基板，其另一端從該樹脂表面露出。
  2. 如申請專利範圍第1項之積層型電子裝置，其中，該上側基板層之基板及該下側基板層之基板中任一方俯視時之面積較另一方小。
  3. 如申請專利範圍第1或2項之積層型電子裝置，其中，該零件層具有配置在該非重疊區域之位置之至少一個該零件；該零件在積層方向之高度較該上側基板層之基板及該下側基板層之基板之對向主面彼此之間隔大。
  4. 如申請專利範圍第1或2項之積層型電子裝置，其中，該零件層具有配置在該上側基板層之基板與該下側基板層之基板俯視時彼此重疊之重疊區域之位置之至少一個該零件。
  5. 如申請專利範圍第4項之積層型電子裝置，其中，配置在該重疊區域 之該零件為IC；該IC構裝在該上側基板層之基板及該下側基板層之基板中之一方；該IC之與構裝面相反側之面與該上側基板層之基板及該下側基板層之基板中之另一方相接。
  6. 如申請專利範圍第1或2項之積層型電子裝置，其進一步具備連接於該上側基板層之基板及該下側基板層之基板中之一方之層間連接用之複數個柱狀導體；該各柱狀導體配置成包圍該零件層之該零件周圍。
  7. 如申請專利範圍第1項之積層型電子裝置，其中，該另一基板層之基板之和與該一基板層之基板之對向主面相反側之主面從該樹脂表面露出；在該露出之主面設有外部連接用之連接端子。
  8. 一種積層型電子裝置之製造方法，具備：第1準備步驟，準備第1構件，該第1構件具備第1基板、與一端分別連接於該第1基板之一主面且排列成包圍該一主面之既定區域之複數個第1柱狀導體；第2準備步驟，準備第2構件，該第2構件具備其主面之面積較該第1基板之主面之面積小之第2基板、與一端分別連接於該第2基板之一主面且排列成圍繞構裝在該第2基板之一主面之零件之複數個第2柱狀導體；配置步驟，將該第2構件配置在該各第1柱狀導體形成之圍繞區域內；以及樹脂密封步驟，以樹脂將該第1構件及該第2構件加以密封。
  9. 如申請專利範圍第8項之積層型電子裝置之製造方法，其中，在該配 置步驟，以該第2基板之另一主面與該第1基板之一主面對向之方式，配置該第2構件。
  10. 如申請專利範圍第8項之積層型電子裝置之製造方法，其中，在該配置步驟，以該第1基板之一主面與該第2基板之一主面對向之方式，配置該第2構件，使該各第2柱狀導體之各個之另一端連接於該第1基板之一主面。
TW102130560A 2012-12-18 2013-08-27 Laminated type electronic device and manufacturing method thereof TWI518878B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276076 2012-12-18

Publications (2)

Publication Number Publication Date
TW201426970A TW201426970A (zh) 2014-07-01
TWI518878B true TWI518878B (zh) 2016-01-21

Family

ID=50978075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130560A TWI518878B (zh) 2012-12-18 2013-08-27 Laminated type electronic device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US9907180B2 (zh)
JP (1) JP5884922B2 (zh)
TW (1) TWI518878B (zh)
WO (1) WO2014097725A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3376537A4 (en) * 2015-11-11 2019-04-17 KYOCERA Corporation BOX OF ELECTRONIC COMPONENTS
US10685911B2 (en) * 2016-06-30 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
JP6727111B2 (ja) * 2016-12-20 2020-07-22 新光電気工業株式会社 半導体装置及びその製造方法
CN113727519B (zh) * 2021-08-09 2023-02-03 维沃移动通信有限公司 电路板组件和电子设备
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法
WO2024034278A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 回路モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
JP3673417B2 (ja) * 1998-12-03 2005-07-20 ローム株式会社 多層状ハイブリッド集積回路装置の構造及びその製造方法
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2006120935A (ja) 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP5971263B2 (ja) * 2012-02-09 2016-08-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9907180B2 (en) 2018-02-27
US20150282327A1 (en) 2015-10-01
JP5884922B2 (ja) 2016-03-15
JPWO2014097725A1 (ja) 2017-01-12
TW201426970A (zh) 2014-07-01
WO2014097725A1 (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
TWI518878B (zh) Laminated type electronic device and manufacturing method thereof
US7889509B2 (en) Ceramic capacitor
US10916496B2 (en) Circuit module
JP6950757B2 (ja) 高周波モジュール
WO2016080333A1 (ja) モジュール
JP6911917B2 (ja) モジュール
WO2019098316A1 (ja) 高周波モジュール
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
TWI402954B (zh) Assembly board and semiconductor module
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2008227348A (ja) 半導体装置及びその製造方法
CN103247599A (zh) 半导体器件及其制造方法
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
TW201511624A (zh) 零件內建基板及其製造方法
US20130307145A1 (en) Semiconductor package and method of fabricating the same
US9538644B2 (en) Multilayer wiring substrate and module including same
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
US11322472B2 (en) Module
JP2015138925A (ja) 多層配線基板
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2008078164A (ja) 半導体装置とその製造方法
KR102518174B1 (ko) 전자 소자 모듈
WO2019111874A1 (ja) モジュール
JP2006339293A (ja) 回路モジュール