TWI518476B - 同步方法及其時脈產生裝置 - Google Patents
同步方法及其時脈產生裝置 Download PDFInfo
- Publication number
- TWI518476B TWI518476B TW103123222A TW103123222A TWI518476B TW I518476 B TWI518476 B TW I518476B TW 103123222 A TW103123222 A TW 103123222A TW 103123222 A TW103123222 A TW 103123222A TW I518476 B TWI518476 B TW I518476B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase difference
- synchronization
- pulse width
- width modulation
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Description
本發明係指一種同步方法及其時脈產生裝置,尤指一種可以硬體及軟體共同實現的同步方法及其時脈產生裝置。
在電子系統中,訊號發送端與訊號接收端間之時脈訊號往往存在著時脈偏差。因此,電子系統中各電路間傳遞訊號時,需同步各電路的時脈訊號,以使電子系統正常工作。
通常而言,習知電子系統經常使用由純硬體實現的鎖相迴路(phase-locked loop)來同步時脈訊號。然而,由純硬體實現的鎖相迴路進行同步程序需耗費大量時間,而無法即時同步訊號。此外,由純硬體實現的鎖相迴路亦無法根據不同的運作狀態,控制同步訊號所需的時間。由上述可知,習知技術實有改進之必要。
為了解決上述的問題,本發明提供一種可以硬體及軟體共同實現的同步方法及其時脈產生裝置。
本發明揭露一種同步方法,用於一包含有一時脈產生單元及一運算單元的時脈產生裝置,該同步方法包含有由該時脈產生單元計數一同步訊號的一同步週期;根據該同步訊號,由該時脈產生單元產生一第一中斷訊號予該運算單元,以使該運算單元取得該同步週期;根據一控制訊號,由該時
脈產生單元產生一脈衝寬度調變訊號,並計數該同步訊號與該脈衝寬度調變訊號間的一相位差;根據該脈衝寬度調變訊號,由該時脈產生單元產生一第二中斷訊號予該運算單元,以使該運算單元取得該相位差;根據該同步週期、該脈衝寬度調變訊號的一調變週期、該相位差及一預設值,由該運算單元調整該控制訊號。
本發明另揭露一種時脈產生裝置,包含有一時脈產生單元,用來計數該同步訊號的一同步週期,根據該同步訊號產生一第一中斷訊號,根據一控制訊號產生一脈衝寬度調變訊號,計數該同步訊號與該脈衝寬度調變訊號間的一相位差,及根據該脈衝寬度調變訊號產生一第二中斷訊號;以及一運算單元,用來根據該第一中斷訊號取得該同步週期,根據該第二中斷訊號取得該相位差,以及根據該同步週期、該脈衝寬度調變訊號的一調變週期與該相位差調整該控制訊號。
10‧‧‧時脈產生裝置
100‧‧‧時脈產生單元
102‧‧‧運算單元
40‧‧‧同步方法
400~414‧‧‧步驟
CON‧‧‧控制序號
INC‧‧‧總和
PER_DIFF‧‧‧週期差
PER_SYNC、PER_PWM‧‧‧週期
PHA_DIFF‧‧‧相位差
PWM‧‧‧脈衝寬度調變訊號
REF‧‧‧預設值
SYNC‧‧‧同步訊號
T1_1~T1_5、T2_1~T2_5、T3_1~T3_5‧‧‧時間點
W1、W2‧‧‧權重
第1圖為本發明實施例一時脈產生裝置的示意圖。
第2圖為第1圖所示的時脈產生裝置運作時相關訊號的時序圖。
第3圖為第1圖所示的時脈產生裝置運作時相關訊號的另一時序圖。
第4圖為本發明實施例一同步方法的流程圖。
請參考第1圖,第1圖為本發明實施例一時脈產生裝置10的示意圖。時脈產生裝置10用來根據前級電路(未繪示於第1圖)產生的同步訊號SYNC,產生與同步訊號SYNC同步的一脈衝寬度調變(pulse width modulation)訊號PWM。如第1圖所示,時脈產生裝置10包含有時脈產生單元100及運算單元102。時脈產生單元100用來接收同步訊號SYNC,並根據
一控制訊號CON產生脈衝寬度調變訊號PWM。時脈產生單元100另用來分別計算同步訊號SYN的一週期PER_SYNC及同步訊號SYN與脈衝寬度調變訊號PWM間的一相位差PHA_DIFF。此外,時脈產生單元100會根據同步訊號SYNC及脈衝寬度調變訊號PWM,分別產生中斷(interrupt)訊號INT1、INT2予運算單元102。運算單元102可為一微處理器或一特定應用積體電路(Application-Specific Integrated Circuit,ASIC),用來根據中斷訊號INT1、INT2取得週期PER_SYNC及相位差PHA_DIFF。根據所得的週期PER_SYNC及相位差PHA_DIFF,運算單元102可調整控制訊號CON,以使脈衝寬度調變訊號PWM與同步訊號SYNC同步。在此情況下,由於調整控制訊號CON的運算流程係以軟體方式實現於運算單元102,使用者可輕易地調整產生控制訊號CON的參數設定,從而根據不同應用及設計理念,控制同步訊號SYNC與脈衝寬度調變訊號PWM間的同步流程(如控制同步訊號SYNC與脈衝寬度調變訊號PWM間的同步流程的所需時間)。
詳細來說,時脈產生單元100由前級電路接收同步訊號SYNC時,亦同時計算同步訊號SYNC的週期PER_SYNC。透過中斷訊號INT1,時脈產生單元100指示運算單元102週期PER_SYNC已計算完畢,運算單元102從而讀取同步訊號SYNC的週期PER_SYNC。接下來,時脈產生單元100根據控制訊號CON,產生脈衝寬度調變訊號PWM,並同時計數同步訊號SYN與脈衝寬度調變訊號PWM間的相位差PHA_DIFF。透過中斷訊號INT2,時脈產生單元100指示運算單元102相位差PHA_DIFF已計算完畢,運算單元102從而讀取相位差PHA_DIFF。由於調整脈衝寬度調變訊號PWM的一週期PER_PWM及一起始時間TS是由運算單元102產生的控制訊號CON所設定,因此運算單元102可得知週期PER_PWM。根據週期PER_SYNC、PER_PWM及相位差PHA_DIFF,運算單元102可調整控制訊號CON,以同步同步訊號SYNC及脈衝寬度調變訊號PWM。
運算單元102根據週期PER_SYNC、PER_PWM及相位差PHA_DIFF調整控制訊號CON的運算過程敘述如下。當相位差PHA_DIFF的絕對值大於一預設值REF時(即|PHA_DIFF|>REF),運算單元102判斷同步訊號SYNC及脈衝寬度調變訊號PWM間頻率相位差距過大,運算單元102執行一粗調程序。在粗調程序中,運算單元102根據相位差PHA_DIFF,提前或延後脈衝寬度調變訊號PWM的起始時間TS。在此實施例中,當相位差PHA_DIFF大於預設值REF時(即PHA_DIFF>REF)時,運算單元102將起始時間TS提前一預設時間TP;而當相位差PHA_DIFF小於負的預設值REF時(即PHA_DIFF<-REF)時,運算單元102將起始時間TS延後預設時間TP。舉例來說,預設值REF可被設定為2毫秒(ms)且預設時間TP可被設定為0.1毫秒。
另一方面,當相位差PHA_DIFF的絕對值小於等於預設值REF時(即|PHA_DIFF| REF),運算單元102執行一細調程序。在細調程序中,運算單元102計算週期PER_SYNC、PER_PWM間的週期差PER_DIFF,並相加週期差PER_DIFF及相位差PHA_DIFF分別與權重W1、W2相乘後的乘積作為一總和INC(即INC=PER_DIFF×W1+PHA_DIFF×W2)。於取得總和INC後,運算單元102將起始時間TS減去總和INC。最後,根據上述流程所得的運算結果,運算單元102根據中斷訊號INT2,於同步訊號SYNC下一脈衝來臨之前調整控制訊號CON,以使時脈產生單元100可於同步訊號SYNC下一脈衝來臨時根據控制訊號CON產生脈衝寬度調變訊號PWM。如此一來,脈衝寬度調變訊號PWM即可快速地與同步訊號SYNC達成同步。此外,使用者可透過權重W1、W2的設計,調整同步訊號SYNC與脈衝寬度調變訊號PWM間的同步流程的所需時間。舉例來說,權重W1、W2可被設定為0.25。
請參考第2圖,第2圖為第1圖所示的時脈產生裝置10運作時相關訊號的時序圖。如第2圖所示,於時間T1_1,時脈產生單元100接收到同步訊號SYNC的上升緣(raising edge),時脈單元100從而透過中斷訊號INT1指示運算單元102取得同步訊號SYNC前一週期的週期PER_SYNC_1。此時,時脈產生單元100亦同時開始計數同步訊號SYNC與脈衝寬度調變訊號PWM間的相位差PHA_DIFF_1。於時間點T2_1,時脈產生單元100產生脈衝寬度調變訊號PWM的上升緣,時脈產生單元100完成相位差PHA_DIFF_1的計算,並透過中斷訊號INT2指示運算單元102取得相位差PHA_DIFF_1。根據所取得的週期PER_SYNC_1及相位差PHA_DIFF及本身設定的週期PER_PWM_1,運算單元102可據以調整控制訊號CON。由於相位差PHA_DIFF_1大於預設值REF,運算單元102透過調整控制訊號CON來使起始產生脈衝寬度調變訊號PWM的起始時間TS減少預設時間TP。需注意的是,運算單元102是根據中斷訊號INT2,於脈衝寬度調變訊號PWM的下降緣(falling edge)時(即時間點T3_1)進行控制訊號CON的調整。
相似地,時脈產生單元100於時間T1_2接收到同步訊號SYNC的上升緣(raising edge),並透過中斷訊號INT1指示運算單元102取得同步訊號SYNC前一週期的週期PER_SYNC_2。此時,時脈產生單元100亦同時開始計數同步訊號SYNC與脈衝寬度調變訊號PWM間的相位差PHA_DIFF_2。於時間點T2_2,時脈產生單元100產生脈衝寬度調變訊號PWM的上升緣,時脈產生單元100完成相位差PHA_DIFF_2的計算,並透過中斷訊號INT2指示運算單元102取得相位差PHA_DIFF_2。由於相位差PHA_DIFF_2依然大於預設值REF,運算單元102透過調整控制訊號CON來使起始產生脈衝寬度調變訊號PWM的起始時間TS再次減少預設時間TP,以此類推。
直至時間點T2_4,運算單元102判斷相位差PHA_DIFF_4小於預設值REF,運算單元102計算週期差PER_DIFF及相位差PHA_DIFF分別與權重W1、W2相乘後的總和INC,並將起始時間TS減去總和INC。如此一來,脈衝寬度調變訊號PWM即可於同步訊號SYNC的下一脈衝產生時(即時間T1_5),追上同步訊號SYNC。
透過合適的設定預設值REF及權重W1、W2,脈衝寬度調變訊號PWM可於同步訊號SYNC的兩個週期內與同步訊號SYNC同步。請參考第3圖,第3圖為第1圖所示的時脈產生裝置10運作時相關訊號的時序圖。類似於第2圖,時脈產生單元100於時間T1_1接收到同步訊號SYNC的上升緣,從而透過中斷訊號INT1指示運算單元102取得同步訊號SYNC前一週期的週期PER_SYNC_1。此時,時脈產生單元100亦同時開始計數同步訊號SYNC與脈衝寬度調變訊號PWM間的相位差PHA_DIFF_1。於時間點T2_1,時脈產生單元100產生脈衝寬度調變訊號PWM的上升緣,時脈產生單元100完成相位差PHA_DIFF_1的計算,並透過中斷訊號INT2指示運算單元102取得相位差PHA_DIFF_1。在此實施例中,由於相位差PHA_DIFF_1小於預設值REF,運算單元102計算週期差PER_DIFF及相位差PHA_DIFF分別與權重W1、W2相乘後的總和INC,並將起始時間TS減去總和INC。透過於時間T3_1調整控制訊號CON,脈衝寬度調變訊號PWM的上升緣可於時間T1_2對齊同步訊號SYNC的上升緣。如此一來,於時間T1_3,運算單元102即可得知相位差PHA_DIFF為0,脈衝寬度調變訊號PWM與同步訊號SYNC已完成同步。
時脈產生裝置10同步脈衝寬度調變訊號PWM與同步訊號SYNC的流程可被歸納為一同步方法40,如第4圖所示。同步方法40可用於包含有一時脈產生單元及一運算單元的一時脈產生裝置(如第1圖之時脈產生裝
置10),且包含有以下步驟:步驟400:開始。
步驟402:由該時脈產生單元計數一同步訊號的一同步週期。
步驟404:根據該同步訊號,由該時脈產生單元產生一第一中斷訊號予該運算單元,以使該運算單元取得該同步訊號的一同步週期。
步驟406:根據一控制訊號,由該時脈產生單元產生一脈衝寬度調變訊號,並計數該同步訊號與該脈衝寬度調變訊號間的一相位差異。
步驟408:根據該脈衝寬度調變訊號,由該時脈產生單元產生一第二中斷訊號予該運算單元,以使該運算單元取得該相位差異。
步驟410:判斷該相位差異之大小,若該相位差異大於該預設值,執行步驟412;若該相位差異小於等於該預設值,執行步驟414;若該相位差異為0,執行步驟402。
步驟412:執行一粗調程序。
步驟414:執行一細調程序。
根據同步方法40,時脈產生裝置最快可於同步訊號的2個週期內使脈衝寬度調變訊號追上同步訊號。也就是說,時脈產生裝置最快可於同步訊號的2個週期內完成脈衝寬度調變訊號與同步訊號間的同步。透過合適的設計預設值及細調程序中分別對應於相位差異及週期差異的權重,使用者可彈性地設定時脈產生裝置執行同步所需的時間。同步方法40的詳細運作過程可參照上述,為求簡潔,在此不贅述。
綜上所述,上述實施例的時脈產生裝置利用中斷訊號的傳遞,控制時脈產生裝置中運算單元透過軟體的方式進行參數的計算,以使時脈產生裝置產生的脈衝寬度調變訊號同步於由前級電路所產生的同步訊號。據此,上述實施例的時脈產生裝置執行同步的所需時間可被最佳化,且使用者可根
據不同應用及設計理念彈性地控制執行同步的所需時間。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
40‧‧‧同步方法
400~414‧‧‧步驟
Claims (16)
- 一種同步方法,用於一包含有一時脈產生單元及一運算單元的時脈產生裝置,該同步方法包含有:由該時脈產生單元計數一同步訊號的一同步週期;根據該同步訊號,由該時脈產生單元產生一第一中斷訊號予該運算單元,以使該運算單元取得該同步週期;根據一控制訊號,由該時脈產生單元產生一脈衝寬度調變訊號,並計數該同步訊號與該脈衝寬度調變訊號間的一相位差;根據該脈衝寬度調變訊號,由該時脈產生單元產生一第二中斷訊號予該運算單元,以使該運算單元取得該相位差;根據該同步週期、該脈衝寬度調變訊號的一調變週期、該相位差及一預設值,由該運算單元調整該控制訊號。
- 如請求項1所述的同步方法,其中該同步訊號是由一前級電路傳遞至該時脈產生單元。
- 如請求項1所述的同步方法,其中該相位差為該同步訊號的一上升緣與隨後的該脈衝寬度調變訊號的一上升緣間的時間差。
- 如請求項1所述的同步方法,其中根據該同步週期、該脈衝寬度調變訊號的該調變週期、該相位差及該預設值,由該運算單元調整該控制訊號的步驟包含有:當該相位差的絕對值大於該預設值時,執行一粗調程序。
- 如請求項4所述的同步方法,其中當該相位差的絕對值大於該預設值時,執行該粗調程序的步驟包含有: 當該相位差大於該預設值時,調整該控制訊號,以減少該脈衝寬度調變訊號的一起始時間。
- 如請求項4所述的同步方法,其中當該相位差的絕對值大於該預設值時,執行該粗調程序的步驟包含有:當該相位差小於負的該預設值時,調整該控制訊號,以增加該脈衝寬度調變訊號的一起始時間。
- 如請求項1所述的同步方法,其中根據該同步週期、該脈衝寬度調變訊號的該調變週期、該相位差及該預設值,由該運算單元調整該控制訊號的步驟包含有:當該相位差的絕對值小於等於該預設值時,執行一細調程序。
- 如請求項7所述的同步方法,其中當該相位差的絕對值小於等於該預設值時,執行該細調程序的步驟包含有:計算該同步週期與該調變週期間的一週期差;計算該週期差與一第一權重的一第一乘積;計算該相位差與一第二權重的一第二乘積;相加該第一乘積與該第二乘積,以取得一總和;以及調整該控制訊號,以使該脈衝寬度調變訊號的一起始時間減少該總和。
- 一種時脈產生裝置,包含有:一時脈產生單元,用來計數該同步訊號的一同步週期,根據該同步訊號產生一第一中斷訊號,根據一控制訊號產生一脈衝寬度調變訊號,計數該同步訊號與該脈衝寬度調變訊號間的一相位差,及根據該脈衝寬度調變訊號產生一第二中斷訊號;以及 一運算單元,用來根據該第一中斷訊號取得該同步週期,根據該第二中斷訊號取得該相位差,以及根據該同步週期、該脈衝寬度調變訊號的一調變週期與該相位差調整該控制訊號。
- 如請求項9所述的時脈產生裝置,其中該同步訊號是由一前級電路傳遞至該時脈產生單元。
- 如請求項9所述的時脈產生裝置,其中該時脈產生單元取得該同步訊號的一上升緣與隨後的該脈衝寬度調變訊號的一上升緣間的時間差作為該相位差。
- 如請求項9所述的時脈產生裝置,其中當該相位差的絕對值大於該預設值時,該運算單元執行一粗調程序。
- 如請求項12所述的時脈產生裝置,其中當該相位差大於該預設值時,該運算單元調整該控制訊號,以減少該脈衝寬度調變訊號的一起始時間。
- 如請求項12所述的時脈產生裝置,其中當該相位差小於負的該預設值時,該運算單元調整該控制訊號,以增加該脈衝寬度調變訊號的一起始時間。
- 如請求項9所述的時脈產生裝置,其中當該相位差的絕對值小於等於該預設值時,該運算單元執行一細調程序。
- 如請求項15所述的時脈產生裝置,其中該運算單元計算該同步週期與該調變週期間的一週期差;計算該週期差與一第一權重的一第一乘積;計算該相位差與一第二權重的一第二乘積;相加該第一乘積與該第二乘積,以取得一總和;並調整該控制訊號,以使該脈衝寬度調變訊號的一起始時間減少該總和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/697,642 US9363069B2 (en) | 2014-05-14 | 2015-04-28 | Clock generating device and related synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461992914P | 2014-05-14 | 2014-05-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201543195A TW201543195A (zh) | 2015-11-16 |
TWI518476B true TWI518476B (zh) | 2016-01-21 |
Family
ID=55220917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103123222A TWI518476B (zh) | 2014-05-14 | 2014-07-04 | 同步方法及其時脈產生裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI518476B (zh) |
-
2014
- 2014-07-04 TW TW103123222A patent/TWI518476B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201543195A (zh) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9124415B2 (en) | PLL glitchless phase adjustment system | |
JP2016021628A5 (zh) | ||
EP2312756A2 (en) | A dual reference oscillator phase-lock loop | |
WO2001048922A1 (en) | Duty cycle adapter | |
US10243572B2 (en) | Hybrid phase locked loop having wide locking range | |
US11689350B2 (en) | Synchronization between devices for PWM waveforms | |
US10404247B2 (en) | High-frequency delay-locked loop and clock processing method for same | |
CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
US20120051479A1 (en) | Clock frequency adjusting circuit and clock frequency adjusting method thereof | |
TWI518476B (zh) | 同步方法及其時脈產生裝置 | |
US9363069B2 (en) | Clock generating device and related synchronization method | |
TWI675280B (zh) | 時脈產生電路及其時脈調整方法 | |
JP2011083841A (ja) | ロボット制御装置、ロボット制御システム及びロボット制御方法 | |
CN109787620B (zh) | 一种基于数字分频器的校准频率的方法及装置 | |
US9654117B1 (en) | Digital phase-locked loop having de-coupled phase and frequency compensation | |
KR102103183B1 (ko) | Led를 구동하기 위한 회로 및 그 방법 | |
TWI416876B (zh) | 頻率相位調整裝置及其相關方法 | |
US20130241598A1 (en) | Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method | |
JP6653964B2 (ja) | 発振回路 | |
KR100335457B1 (ko) | 위상동기루프회로, 편향보정회로 및 디스플레이 장치 | |
KR101589808B1 (ko) | 초기 위상 조정 기반 주파수 합성기 및 그를 위한 위상 동기 제어 장치 | |
JP2018160754A (ja) | 出力信号状態変更装置 | |
KR101754237B1 (ko) | 트리거 신호 보다 지연된 클럭을 생성하는 레이더 장비 및 그 구동방법 | |
JP5986172B2 (ja) | 上昇エッジ動作システム用クロック生成方法 | |
KR101697309B1 (ko) | 광대역 하모닉 락 발생을 방지하는 지연 고정 루프 회로 그 지연 고정 방법 |