JP5986172B2 - 上昇エッジ動作システム用クロック生成方法 - Google Patents
上昇エッジ動作システム用クロック生成方法 Download PDFInfo
- Publication number
- JP5986172B2 JP5986172B2 JP2014231377A JP2014231377A JP5986172B2 JP 5986172 B2 JP5986172 B2 JP 5986172B2 JP 2014231377 A JP2014231377 A JP 2014231377A JP 2014231377 A JP2014231377 A JP 2014231377A JP 5986172 B2 JP5986172 B2 JP 5986172B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- rising edge
- input clock
- value
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000026676 system process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
Claims (5)
- 入力クロックを変換して出力クロックを生成し、所定システムに前記出力クロックを提供する上昇エッジ動作システム用のクロック生成方法であって、
入力クロック周波数より小さい出力クロック周波数及び変数周波数を設定し、前記入力クロックが上昇エッジであるか否かを判断するステップと、
前記入力クロックが上昇エッジである場合、前記出力クロック周波数と前記変数周波数とを加算して算出周波数を演算するステップと、
前記算出周波数と前記入力クロック周波数とを比較するステップと、
前記比較の結果、前記算出周波数が前記入力クロック周波数以上である場合、前記出力クロックを論理状態「1」として出力し、前記算出周波数から前記入力クロック周波数を減算した値を前記変数周波数として設定するステップと、
を含み、
前記比較の結果、前記算出周波数が前記入力クロック周波数より小さい場合、前記変数周波数を前記算出周波数として設定した後、前記入力クロックが上昇エッジであるか否かを確認する、方法。 - 前記入力クロックが上昇エッジであるか否かを判断するステップは、前記入力クロックが上昇エッジではない場合、前記入力クロックに関して上昇エッジの有無を確認し続ける、請求項1に記載の方法。
- 前記算出周波数が前記入力クロック周波数以上である場合、前記出力クロックは論理状態「1」が出力され、次に前記入力クロックの下降エッジで論理状態「0」が出力される、請求項1に記載の方法。
- 前記変数周波数は最初に0として設定され、この場合、前記出力クロックは論理状態「0」に設定される、請求項1に記載の方法。
- 前記変数周波数として設定するステップの後、前記入力クロックが上昇エッジであるか否かを判断するステップが更に行われる、請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140009486A KR101682272B1 (ko) | 2014-01-27 | 2014-01-27 | 상승 에지 동작 시스템용 클럭 생성방법 |
KR10-2014-0009486 | 2014-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015142377A JP2015142377A (ja) | 2015-08-03 |
JP5986172B2 true JP5986172B2 (ja) | 2016-09-06 |
Family
ID=51951609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231377A Active JP5986172B2 (ja) | 2014-01-27 | 2014-11-14 | 上昇エッジ動作システム用クロック生成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9203388B2 (ja) |
EP (1) | EP2899884A3 (ja) |
JP (1) | JP5986172B2 (ja) |
KR (1) | KR101682272B1 (ja) |
CN (1) | CN104811187A (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2541595C2 (de) | 1975-09-18 | 1982-05-06 | Robert Bosch Gmbh, 7000 Stuttgart | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung |
US5040197A (en) | 1990-03-09 | 1991-08-13 | Codex Corp. | Fractional frequency divider for providing a symmetrical output signal |
KR0137564B1 (ko) * | 1994-12-16 | 1998-07-01 | 양승택 | 가변율 클럭 발생 장치 및 그 방법 |
JPH09223959A (ja) * | 1996-02-15 | 1997-08-26 | Sony Corp | 分周回路 |
JPH1079650A (ja) * | 1996-09-04 | 1998-03-24 | Fujitsu Ltd | クロック発生回路 |
JP2000307419A (ja) * | 1999-04-19 | 2000-11-02 | Tanaka Seisakusho:Kk | 分周回路 |
JP3938395B2 (ja) * | 2002-07-01 | 2007-06-27 | 富士通株式会社 | クロック逓倍回路 |
JP2005045507A (ja) * | 2003-07-28 | 2005-02-17 | Yamaha Corp | 非整数分周器 |
US7545898B2 (en) * | 2004-02-13 | 2009-06-09 | Broadcom Corporation | System and method for clock rate determination |
JP4371046B2 (ja) | 2004-11-24 | 2009-11-25 | ソニー株式会社 | クロック分周回路 |
JP2007124191A (ja) * | 2005-10-27 | 2007-05-17 | Victor Co Of Japan Ltd | 周波数信号変換回路及び周波数信号変換方法 |
US7652517B2 (en) * | 2007-04-13 | 2010-01-26 | Atmel Corporation | Method and apparatus for generating synchronous clock signals from a common clock signal |
JP4996424B2 (ja) * | 2007-11-08 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 信号処理装置 |
CN101483439B (zh) * | 2009-01-21 | 2011-03-16 | 深圳市同洲电子股份有限公司 | 一种实现可变符号率的方法和装置 |
KR101028212B1 (ko) * | 2009-03-16 | 2011-04-11 | 엘에스산전 주식회사 | 위치결정 모듈의 펄스 발생기 |
CN101989848A (zh) * | 2009-08-03 | 2011-03-23 | 杭州国芯科技股份有限公司 | 一种时钟产生电路 |
CN101807913B (zh) * | 2010-03-26 | 2012-04-04 | 华为技术有限公司 | 低速时钟使能信号产生方法、装置和设备 |
-
2014
- 2014-01-27 KR KR1020140009486A patent/KR101682272B1/ko active IP Right Grant
- 2014-10-27 US US14/524,508 patent/US9203388B2/en active Active
- 2014-11-14 JP JP2014231377A patent/JP5986172B2/ja active Active
- 2014-11-17 EP EP14193374.7A patent/EP2899884A3/en not_active Withdrawn
-
2015
- 2015-01-08 CN CN201510009541.5A patent/CN104811187A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR101682272B1 (ko) | 2016-12-05 |
EP2899884A2 (en) | 2015-07-29 |
EP2899884A3 (en) | 2015-10-21 |
US20150214941A1 (en) | 2015-07-30 |
JP2015142377A (ja) | 2015-08-03 |
CN104811187A (zh) | 2015-07-29 |
US9203388B2 (en) | 2015-12-01 |
KR20150089185A (ko) | 2015-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
US11387813B2 (en) | Frequency multiplier and delay-reused duty cycle calibration method thereof | |
JP5783098B2 (ja) | Pll回路、pll回路の制御方法、及びデジタル回路 | |
US20110169579A1 (en) | Method and apparatus for increasing distribution of jitter within a random number generator | |
JP2020510253A5 (ja) | ||
JPWO2012117531A1 (ja) | クロックジェネレータ及びそれを含むシステム | |
JP2008263508A (ja) | クロックアンドデータリカバリ回路 | |
JP5986172B2 (ja) | 上昇エッジ動作システム用クロック生成方法 | |
JP2018506101A (ja) | クロック発生器及びプロセッサシステム | |
KR20190102401A (ko) | 반도체 장치의 클럭 생성 회로 | |
JP2005337980A (ja) | 交流信号測定装置 | |
JP2007243601A (ja) | 半導体集積回路 | |
US8531221B2 (en) | Delay lock loop circuit and method | |
JP2009272766A (ja) | 位相比較器、位相同期回路及び位相比較制御方法 | |
JP2021117156A (ja) | 試験システム、試験方法、及びプログラム | |
JP2015222918A (ja) | フラクショナルpll回路 | |
JP2008028830A (ja) | 位相比較信号処理回路 | |
US9484932B2 (en) | Signal generation circuit and electronic apparatus | |
US10944386B1 (en) | Frequency doubler based on phase frequency detectors using rising edge delay | |
JP2017169189A (ja) | スペクトラム拡散クロック発生回路 | |
JP2008118338A (ja) | ジッタ発生装置 | |
JP2013009365A (ja) | 周波数シンセサイザ | |
JP2011044996A (ja) | クロック分周回路および方法 | |
JP6025370B2 (ja) | 位相制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5986172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |