TWI517134B - 掃描電路與移位暫存器 - Google Patents

Description

掃描電路與移位暫存器

本發明是有關於一種電子電路。特別是一種掃描電路與移位暫存器。

隨著電子科技的快速進展，顯示面板已被廣泛地應用在人們的生活當中，諸如行動電話或電腦等。

一般而言，顯示面板可包括掃描電路、資料電路與複數個以矩陣排列的畫素。掃描電路可包括複數級彼此電性串聯連接的移位暫存器。掃描電路可透過其移位暫存器依序產生複數個掃描訊號，並提供此些掃描訊號給畫素陣列中的掃描線，逐列開啟畫素。資料電路可同時產生複數個資料訊號，並提供此些資料訊號給開啟的畫素，以令開啟的畫素更新其顯示狀態(例如灰階)。如此一來，影像即可在顯示面板上更新及顯示。

典型的掃描電路可提供其中的最後一級移位暫存器一筆重置訊號，以令最後一級移位暫存器進行重置。然而，此一重置訊號的傳輸路徑通常較短，故容易產生靜電釋放現象，而造成顯示面板的損害。

是以，如何解決此一問題為本領域之重要研究方向。

本發明的一態樣為提供一種掃描電路。根據本發明一實施例，掃描電路包括複數個移位暫存器。移位暫存器彼此電性串聯連接。移位暫存器中的至少一者包括輸入電路、輸出電路、去能電路、第一重置電路以及第二重置電路。輸入電路用以接收輸入端的輸入電壓，並提供輸入電壓至第一節點。輸出電路用以接收第一時脈訊號，並用以根據第一時脈訊號以及第一節點之電位，提供輸出電壓至輸出端。去能電路用以根據第二時脈訊號，提供供應電壓至輸出端。第一重置電路用以根據第二節點的重置電壓，提供供應電壓至第一節點。第二重置電路用以根據輸出端的輸出電壓、第二時脈訊號以及第一節點之電位，選擇性地提供重置電壓及供應電壓至第二節點。

本發明的一態樣為提供一種移位暫存器。根據本發明一實施例，移位暫存器包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體、第十一電晶體以及電容。第一電晶體包括第一端、第二端以及控制端。第一電晶體的第一端以及第一電晶體的控制端電性連接輸入端，且第一電晶體的第二端電性連接第一節點。第二電晶體包括第一端、第二端以及控制端，其中第 二電晶體的第一端用以接收第一時脈訊號，第二電晶體的第二端電性連接輸出端，且第二電晶體的控制端電性連接第一節點。第三電晶體包括第一端、第二端以及控制端，其中第三電晶體的第一端電性連接第一節點，第三電晶體的第二端用以接收供應電壓，且第三電晶體的控制端電性連接第二節點。第四電晶體包括第一端、第二端以及控制端，其中第四電晶體的第一端以及第四電晶體的控制端電性連接輸出端，且第四電晶體的第二端電性連接第三節點。第五電晶體包括第一端、第二端以及控制端，其中第五電晶體的第一端用以接收第二時脈訊號，第五電晶體的第二端電性連接第二節點，且第五電晶體的控制端電性連接第三節點。第六電晶體包括第一端、第二端以及控制端，其中第六電晶體的第一端電性連接第三節點，第六電晶體的第二端用以接收供應電壓，且第六電晶體的控制端電性連接第四節點。第七電晶體包括第一端、第二端以及控制端，其中第七電晶體的第一端電性連接第二節點，第七電晶體的第二端用以接收供應電壓，且第七電晶體的控制端電性連接第一節點。第八電晶體，包括第一端、第二端以及控制端，其中第八電晶體的第一端電性連接第四節點，第八電晶體的第二端用以接收供應電壓，且第八電晶體的控制端電性連接第一節點。第九電晶體，包括第一端、第二端以及控制端，其中第九電晶體的第一端電性連接第一節點，第九電晶體的第二端用以接收供應電壓，且第九電晶體的控制端電性連接第四節點。第十電晶體，包括第一 端、第二端以及控制端，其中第十電晶體的第一端電性連接輸出端，第十電晶體的第二端用以接收供應電壓，且第十電晶體的控制端電性連接第四節點。第十一電晶體，包括第一端、第二端以及控制端，其中第十一電晶體的第一端電性連接輸出端，第十一電晶體的第二端用以接收供應電壓，且第十一電晶體的控制端用以接收第二時脈訊號。電容包括第一端以及第二端。電容的第一端用以接收第二時脈訊號，且電容的第二端電性連接第四節點。

藉由應用上述一實施例，可實現一種具有自動重置功能的移位暫存器。藉由應用此一移位暫存器，掃描電路中最後一級移位暫存器即可在沒有接收外來重置訊號的情況下自動重置。如此一來，掃描電路即無需提供額外的重置訊號至其中的最後一級移位暫存器，而可避免造成靜電釋放現象。

100‧‧‧顯示面板

102‧‧‧資料電路

104‧‧‧畫素陣列

106‧‧‧畫素

110‧‧‧掃描電路

110a‧‧‧掃描電路

SR1-SRN‧‧‧移位暫存器

SR1a-SRNa‧‧‧移位暫存器

A‧‧‧節點

B‧‧‧節點

BT‧‧‧節點

RST‧‧‧節點

G(1)-G(N)‧‧‧掃描訊號

D(1)-D(M)‧‧‧資料訊號

IN‧‧‧輸入端

OUT‧‧‧輸出端

112‧‧‧輸入電路

114‧‧‧輸出電路

116‧‧‧去能電路

118‧‧‧第一重置電路

120‧‧‧第二重置電路

T1-T11‧‧‧電晶體

C1‧‧‧電容

Cgs‧‧‧電容

CK‧‧‧時脈訊號

XCK‧‧‧時脈訊號

CK1‧‧‧時脈訊號

CK2‧‧‧時脈訊號

VSS‧‧‧供應電壓

D1-D6‧‧‧期間

STP‧‧‧訊號

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本發明一實施例所繪示的顯示面板的示意圖；第2圖為根據本發明一實施例所繪示的掃描電路的示意圖；第3A圖為根據本發明一實施例所繪示的移位暫存器的示意圖； 第3B圖為根據本發明一實施例所繪示的移位暫存器的示意圖；第4圖為根據本發明一實施例所繪示的移位暫存器的示意圖；第5圖為根據本發明一實施例所繪示的移位暫存器的訊號圖；以及第6圖為根據本發明另一實施例所繪示的掃描電路的示意圖。

以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。

關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。

關於本文中所使用之『電性連接』，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『電性連接』還可指二或多個元件元件相互操作或動作。

關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞 將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

第1圖為根據本發明實施例所繪示的顯示面板100的示意圖。顯示面板100可包括掃描電路110、資料電路102，以及畫素陣列104。畫素陣列104可包括複數個以矩陣排列的畫素106。掃描電路110可依序產生並提供複數個掃描訊號G(1)、…、G(N)給畫素陣列104中的畫素106，以依序逐列開啟畫素106，其中N為自然數。資料電路102可同時產生複數個資料訊號D(1)、…、D(M)，並提供此些資料訊號D(1)、…、D(M)給開啟的畫素106，以令開啟的畫素106更新其顯示狀態(例如色彩與灰階)，其中M為自然數。如此一來，影像即可在顯示面板100上更新及顯示。

第2圖為根據本發明實施例所繪示的掃描電路110的示意圖。在本實施例中，掃描電路110可包括複數級彼此電性串聯連接的移位暫存器SR1、…、SRN，例如移位暫存器SR1電性連接移位暫存器SR2，移位暫存器SR2電性連接移位暫存器SR3，並以此類推。移位暫存器SR1、…、SRN分別用以根據起始訊號以及時脈訊號CK、XCK，產生輸出電壓(例如具有高電壓準位的掃描訊號)作為掃描訊號G(1)、…、G(N)。舉例而言，在本實施例中，移位暫存器SR1可接收訊號STP作為起始訊號，並根據訊號STP以及時脈訊號CK、XCK產生掃描訊號G(1)。移位暫存器SRn可接收前一級移位暫存器(即移位暫存器SR(n-1))輸出的掃描訊號G(n-1)做為起始訊號，並根據掃描訊號G(n-1)以及 時脈訊號CK、XCK產生掃描訊號G(n)。

此外，在本實施例中，移位暫存器SR1、…、SR(N-1)分別接收下一級移位暫存器輸出的掃描訊號做為重置訊號，並根據重置訊號進行重置。舉例而言，移位暫存器SR1接收掃描訊號G(2)作為重置訊號，並據以進行重置，移位暫存器SR(N-1)接收移位暫存器SRN產生的掃描訊號G(N)作為重置訊號，並據以進行重置。

在本實施例中，移位暫存器SRN為最後一級移位暫存器，故其自動進行重置，而無需接收下一級移位暫存器輸出的掃描訊號。關於移位暫存器SR1、…、SRN的具體細節將在以下段落詳述。

在本實施例中，掃描電路110例如可提供時脈訊號CK1至奇數級移位暫存器SR1、SR3、…，以作為奇數級移位暫存器SR1、SR3、…的時脈訊號CK，並且提供時脈訊號CK2至奇數級移位暫存器SR1、SR3、…，以作為奇數級移位暫存器SR1、SR3、…的時脈訊號XCK。同時，掃描電路110可提供時脈訊號CK1至偶數級移位暫存器SR2、SR4、…，以作為偶數級移位暫存器SR2、SR4、…的時脈訊號XCK，並且提供時脈訊號CK2至偶數級移位暫存器SR2、SR4、…，以作為偶數級移位暫存器SR2、SR4、…的時脈訊號CK。

在一實施例中，時脈訊號CK1、CK2的週期彼此相同且相位彼此相反。

當注意到，第2圖中所示的移位暫存器SRn例如 為一個奇數級移位暫存器，而移位暫存器SRN例如為一個偶數級移位暫存器，然而本發明並不以此示例性範例為限。

另外，亦當注意到，上述時脈訊號CK1亦可做為奇數級移位暫存器SR1、SR3、…的時脈訊號XCK及偶數級移位暫存器SR2、SR4、…的時脈訊號CK，且上述時脈訊號CK2亦可做為奇數級移位暫存器SR1、SR3、…的時脈訊號CK及偶數級移位暫存器SR2、SR4、…的時脈訊號XCK。本發明不以上述實施例為限。

第3A圖為根據本發明一實施例所繪示的具有自動重置功能的移位暫存器SRN之示意圖。在本實施例中，移位暫存器SRN包括輸入電路112、輸出電路114、去能電路116、第一重置電路118以及第二重置電路120。

在本實施例中，輸入電路112電性連接於輸入端IN以及節點BT之間。輸出電路114電性連接於節點BT以及輸出端OUT之間。去能電路116電性連接於節點BT、輸出端OUT與供應電壓VSS之電壓源之間。第一重置電路118電性連接於節點BT、節點RST與供應電壓VSS之電壓源之間。第二重置電路120電性連接輸出端OUT、節點RST以及供應電壓VSS之電壓源之間。

在本實施例中，輸入電路112用以接收來自輸入端IN的輸入電壓(即掃描訊號G(N-1))，並提供此一輸入電壓至節點BT，以使節點BT充電至一特定的致能電位(例如是掃描訊號G(N-1)的電壓準位)。輸出電路114用以接收時脈訊號CK，並用以根據時脈訊號CK以及節點BT之電位， 提供輸出電壓至輸出端OUT，以輸出具有高電壓準位之掃描訊號G(N)。去能電路116用以根據時脈訊號XCK，提供供應電壓VSS(例如具有低電壓準位)至輸出端OUT，以清除(停止輸出)掃描訊號G(N)的電荷。第二重置電路120用以根據輸出端OUT的輸出電壓、時脈訊號XCK、節點BT及節點B之電位，以選擇性地提供重置電壓及供應電壓VSS至節點RST。第一重置電路118用以接收來自節點RST的重置電壓與供應電壓VSS，並根據節點RST上的重置電壓提供供應電壓VSS至節點BT，以令節點BT放電至一特定的去能電位，而完成移位暫存器SRN之重置操作。

如此一來，即可完成具有自動重置功能之移位暫存器SRN。

另一方面，第3B圖為根據本發明一實施例所繪示的移位暫存器SRn之示意圖。應注意到，由於每一移位暫存器SR1、…、SR(N-1)皆與移位暫存器SRn具有相同或相似之結構與操作，故此處僅以移位暫存器SRn作為例示。此外，在本實施例中，每一移位暫存器SR1、…、SR(N-1)之結構與操作大致與上述移位暫存器SRN相同或相似，差異僅在於所有移位暫存器SR1、…、SR(N-1)中皆不具有第二重置電路120，且每一移位暫存器SR1、…、SR(N-1)之節點RST是連接至次一級移位暫存器之輸出端OUT(亦即，節點RST上的重置電壓為前一級移位暫存器輸出的掃描訊號)，而非連接至第二重置電路120。是以，關於移位暫存器SR1、…、SR(N-1)之細節可參照移位暫存器SRN， 在此不贅述。

第4圖為根據本發明一實施例所繪示的移位暫存器SRN中輸入電路112、輸出電路114、去能電路116、第一重置電路118以及第二重置電路120具體電路圖，分述如下。

在本實施例中，輸入電路112包括電晶體T6。電晶體T6的第一端及控制端電性連接輸入端IN，且電晶體T6的第二端電性連接節點BT。如此一來，在輸入端IN接收輸入電壓(例如具有高電壓準位的掃描訊號G(N-1))的期間中，電晶體T6即可導通並提供此一輸入電壓至節點BT，以使節點BT充電至一特定的致能電位(例如等於掃描訊號G(N-1)的高電壓準位)。

在本實施例中，輸出電路114包括電晶體T7以及電容Cgs。電晶體T7的第一端用以接收時脈訊號CK，電晶體T7的第二端電性連接輸出端OUT，且電晶體T7的控制端電性連接節點BT。電容Cgs的一端電性連接電晶體T7的控制端，另一端電性連接電晶體T7的第二端。在一實施例中，電容Cgs亦可為電晶體T7的寄生電容。如此一來，在節點BT具有致能電位(例如等於掃描訊號G(N-1)的高電壓準位)的期間中，當時脈訊號CK由低電壓準位切換為高電壓位準時，節點BT之電位可被耦合至一更高的操作電位，以令電晶體T7持續導通，以提供具有高電壓準位的時脈訊號CK至輸出端OUT，做為輸出電壓(即掃描訊號G(N))。

在本實施例中，去能電路116包括電晶體T8、T9、T10、T11以及電容C1。

電晶體T8的第一端電性連接節點B，電晶體T8的第二端用以接收供應電壓VSS，且電晶體T8的控制端電性連接節點BT。其中，電晶體T8用以根據節點BT之電位，提供供應電壓VSS至節點B。

電晶體T9的第一端電性連接節點BT，電晶體T9的第二端用以接收供應電壓VSS，且電晶體T9的控制端電性連接節點B。其中，電晶體T9用以根據節點B的電位，提供供應電壓VSS至節點BT。

電晶體T10的第一端電性連接輸出端OUT，電晶體T10的第二端用以接收供應電壓VSS電晶體T10的控制端電性連接節點B。其中，電晶體T10用以根據節點B的電位，提供供應電壓VSS至輸出端OUT。

電晶體T11的第一端電性連接輸出端OUT，電晶體T11的第二端用以接收供應電壓VSS，電晶體T11的控制端用以接收時脈訊號XCK。其中，電晶體T11用以根據時脈訊號XCK，提供供應電壓VSS至輸出端OUT。

電容C1的一端用以接收時脈訊號CK，另一端電性連接節點B。電容C1用以傳遞時脈訊號CK至節點B。

透過上述的設置，在節點BT具有致能電位(如具有掃描訊號G(N-1)的高電壓準位)的期間中，電晶體T8導通，以提供供應電壓VSS至節點B。如此一來，可避免電晶體T10提供供應電壓VSS至輸出端OUT。

另外，在時脈訊號XCK具有高電壓位準的情況下，電晶體T11可導通，以提供供應電壓VSS至輸出端OUT，以清除輸出端OUT上具有高電壓準位輸出電壓(即掃描訊號G(N))。

再者，在節點BT放電至一特定的去能電位後，電晶體T8不再提供供應電壓VSS至節點B，且節點B之電位隨時脈訊號CK變化，以使得電晶體T9根據時脈訊號CK提供供應電壓VSS至節點BT，以穩定節點BT之電位，並使得電晶體T10根據時脈訊號CK提供供應電壓VSS至輸出端OUT以穩定輸出端OUT之電位。

在本實施例中，第二重置電路120包括電晶體T2、T3、T4、T5。

電晶體T2的第一端以及控制端電性連接輸出端OUT，且電晶體T2的第二端電性連接節點A。其中，電晶體T2用以提供輸出電壓(即具有高電壓準位的掃描訊號G(N))至節點A。

電晶體T3的第一端用以接收時脈訊號XCK，電晶體T3的第二端電性連接節點RST，且電晶體T3的控制端電性連接節點A。其中，電晶體T3用以根據節點A之電位以及時脈訊號XCK，提供重置電壓至節點RST。

電晶體T4的第一端電性連接節點A，電晶體T4的第二端用以接收供應電壓VSS，且電晶體T4的控制端電性連接節點B。其中，電晶體T4用以根據節點B之電位，提供供應電壓VSS至節點A。

電晶體T5的第一端電性連接節點RST，電晶體T5的第二端用以接收供應電壓VSS，且電晶體T5的控制端電性連接節點BT。其中，電晶體T5用以根據節點BT之電位，提供供應電壓VSS至節點RST。

透過上述的設置，在節點BT具有致能電位(如具有掃描訊號G(N-1)的高電壓準位)的期間中，電晶體T5導通，以提供供應電壓VSS至節點RST。

此外，在輸出端OUT接收輸出電壓(即高電壓準位的掃描訊號G(N))的期間中，電晶體T2導通，以提供輸出電壓至節點A。而在節點A具有輸出電壓的期間中，當時脈訊號XCK由低電壓準位切換為高電壓位準時，節點A之電位可被耦合至一更高的操作電位，以令電晶體T3持續導通，以提供具有高電壓準位的時脈訊號XCK至節點RST，做為重置電壓。

再者，在節點B接收到高電壓準位的時脈訊號CK的期間中，電晶體T4導通，以提供供應電壓VSS至節點A，以清除節點A上的輸出電壓。

在本實施例中，第一重置電路包括電晶體T1。電晶體T1的第一端電性連接節點BT，電晶體T1的第二端接收供應電壓VSS，電晶體T1的控制端電性連接節點RST。其中，電晶體T1用以根據節點RST上的重置電壓提供供應電壓VSS至節點BT。透過如此的設置，在節點RST接收到重置電壓(如具有高電壓準位的時脈訊號XCK)的情況下，電晶體T1導通，以提供供應電壓VSS至節點BT，以 令節點BT放電至去能電位，而完成移位暫存器SRN之重置操作。

透過上述的設置，即可完成具有自動重置功能的移位暫存器SRN。

以下段落將更進一步地搭配第5圖，提供本發明操作上的具體細節。

同時參照第4圖及第5圖，在期間D1中，輸入端IN接收輸入電壓(即具有高電壓準位的掃描訊號G(N-1))。此時，電晶體T6導通，並提供輸入電壓至節點BT，以令節點BT充電至一特定的致能電位(例如等於掃描訊號G(N-1)的高電壓準位)。

此時，電晶體T5根據節點BT的致能電位導通，以提供供應電壓VSS至節點RST，以令電晶體T1截止。電晶體T7根據節點BT的致能電位導通，以提供低電壓準位的時脈訊號CK至輸出端OUT，以使電晶體T2截止。電晶體T8根據節點BT的致能電位導通，以提供供應電壓VSS至節點B，以令電晶體T4、T9、T10截止。電晶體T3根據節點A的低電壓準位截止。電晶體T11根據具有高電壓準位的時脈訊號XCK導通。

在期間D2中，當時脈訊號CK由低電壓準位切換至高電壓準位時，節點BT之電位可被耦合至一更高的操作電位，以令電晶體T7持續導通，以提供具有高電壓準位的時脈訊號CK至輸出端OUT，做為輸出電壓(即掃描訊號G(N))。

此時，電晶體T2接收輸出端OUT的輸出電壓(即掃描訊號G(N)的高電壓準位)而導通，以提供輸出電壓至節點A，以令電晶體T3導通，並令電晶體T3提供具有低電壓準位的時脈訊號XCK至節點RST。電晶體T5根據節點BT的致能電位導通，以提供供應電壓VSS至節點RST，以令電晶體T1截止。電晶體T6因輸入端IN未接收到輸入電壓(亦即接收低電壓準位)而截止。電晶體T8根據節點BT上的操作電位導通，以提供供應電壓VSS至節點B，以令電晶體T4、T9、T10截止。電晶體T11根據具有低電壓準位的時脈訊號XCK截止。

在期間D3中，時脈訊號XCK由低電壓準位切換至高電壓準位，以令電晶體T11導通，以提供供應電壓VSS至輸出端OUT，而清除輸出端OUT上具有高電壓準位的輸出電壓(即掃描訊號G(N))。

此時，電晶體T2根據輸出端OUT的供應電壓VSS截止。

此外，當時脈訊號XCK由低電壓準位切換至高電壓準位時，節點A之電位可被耦合至一更高的操作電位，以令電晶體T3持續導通，以提供具有高電壓準位的時脈訊號XCK至節點RST，做為重置電壓。電晶體T1根據節點RST上的重置電壓導通，以提供供應電壓至節點BT，以令電晶體T5、T7、T8截止。電晶體T4、T9、T10根據B點上具有低電壓準位的時脈訊號CK截止。電晶體T6因輸入端IN未接收到輸入電壓(即接收低電壓準位的訊號)而截 止。

在期間D4中，時脈訊號XCK由高電壓準位切換至低電壓準位，以將節點RST的電位拉降至一去能電位(例如等於時脈訊號XCK的低電壓準位)，以令電晶體T1截止。

此時，電晶體T4根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至節點A，以令電晶體T3截止。電晶體T9根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至節點BT，以穩定節點BT之電位於供應電壓VSS。電晶體T10根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至輸出端OUT，以穩定輸出端OUT的電位於供應電壓VSS。電晶體T5、T7、T8根據節點BT上的供應電壓VSS截止。電晶體T2根據輸出端OUT的供應電壓VSS截止。電晶體T11根據具有低電壓準位的時脈訊號XCK截止。電晶體T6因輸入端IN未接收到輸入電壓(即接收低電壓準位的訊號)而截止。

在期間D5中，時脈訊號XCK由低電壓準位切換至高電壓準位，以耦合節點RST之電位至一較高之操作電位，以導通電晶體T1，以令電晶體T1提供供應電壓VSS至節點BT，以穩定節點BT之電位於供應電壓VSS。

此時，電晶體T5、T7、T8根據節點BT上的供應電壓VSS截止。電晶體T4、T9、T10根據B點上具有低電壓準位的時脈訊號CK截止。電晶體T11根據具有低電壓準位的時脈訊號XCK導通，以提供供應電壓VSS至輸出端 OUT，以穩定輸出端OUT的電位於供應電壓VSS。電晶體T2根據輸出端OUT的供應電壓VSS截止。電晶體T6因輸入端IN未接收到輸入電壓(即接收低電壓準位的訊號)而截止。電晶體T3根據節點A上的供應電壓VSS截止。

在期間D6中，電晶體T4根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至節點A，以穩定電晶體T3之電位於供應電壓VSS。電晶體T9根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至節點BT，以穩定節點BT之電位於供應電壓VSS。電晶體T10根據B點上具有高電壓準位的時脈訊號CK導通，以提供供應電壓VSS至輸出端OUT，以穩定輸出端OUT的電位於供應電壓VSS。電晶體T5、T7、T8根據節點BT上的供應電壓VSS截止。電晶體T2根據輸出端OUT的供應電壓VSS截止。電晶體T11根據具有低電壓準位的時脈訊號XCK截止。電晶體T6因輸入端IN未接收到輸入電壓(即接收低電壓準位的訊號)而截止。

當注意到，透過上述的設置，時脈訊號XCK可間歇性地將節點RST之電位耦合至一較高的操作電位，以令第一重置電路中的電晶體T1可根據時脈訊號XCK以間歇性地提供供應電壓VSS至節點BT，以穩定節點BT之電位。例如，在期間D3、D5中，電晶體T1間續地提供供應電壓VSS至節點BT。

此外，亦當注意到，透過上述的設置，第一重置電路118中的電晶體T1及去能電路116中的電晶體T9可 分別根據時脈訊號CK、XCK以交替地提供供應電壓VSS至節點BT，以穩定節點BT之電位。例如，在期間D3、D5中，電晶體T1根據時脈訊號XCK提供供應電壓VSS至節點BT，且在期間D4、D6中，電晶體T9根據時脈訊號CK提供供應電壓VSS至節點BT。

再者，第二重置電路120中的電晶體T4可根據時脈訊號CK以間歇性地提供供應電壓VSS至節點A，以穩定節點A之電位(請參照期間D4、D6)。去能電路116中的電晶體T10、T11可根據時脈訊號CK、XCK以交替地提供供應電壓VSS至輸出端OUT，以穩定輸出端OUT之電位(請參照期間D3-D6)。

藉由應用上述的一實施例，穩定且具有自動重置功能的移位暫存器SRN即可實現。藉由應用移位暫存器SRN做為掃描電路110中最後一級移位暫存器，掃描電路110即無需提供額外的重置訊號至其中的最後一級移位暫存器，而可避免產生靜電釋放現象。

第6圖為根據本發明另一實施例所繪示的掃描電路110a的示意圖。掃描電路110a包括複數級彼此電性串聯連接的移位暫存器SR1a、…、SRNa，其中每一移位暫存器SR1a、…、SRNa皆與第3A圖或第4圖中所示之移位暫存器SRN具有相同的結構與操作。亦即，每一移位暫存器SR1a、…、SRNa皆可在沒有接收外來重置訊號的情況下自動重置。因此每一移位暫存器SR1a、…、SRNa並不接收來自下一級移位暫存器的掃描訊號G(1)、…、G(N)。

此外，由於本實施例之每一移位暫存器SR1a、…、SRNa中的第一重置電路118及去能電路116皆分別根據時脈訊號CK、XCK以交替地提供供應電壓VSS至節點BT，以穩定節點BT之電位(請參照第5圖中期間D3-D6)。是以，相較於第2圖中所示的掃描電路110，本實施例之掃描電路110a更加穩定。

應注意到，在不同實施例中，具有自動重置功能的移位暫存器可依實際需要，設置於掃描電路的任一個或多個位置，不以上述實施例為限。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

SRN‧‧‧移位暫存器

112‧‧‧輸入電路

114‧‧‧輸出電路

116‧‧‧去能電路

118‧‧‧第一重置電路

120‧‧‧第二重置電路

B‧‧‧節點

BT‧‧‧節點

RST‧‧‧節點

G(N-1)、G(N)‧‧‧掃描訊號

IN‧‧‧輸入端

OUT‧‧‧輸出端

CK‧‧‧時脈訊號

XCK‧‧‧時脈訊號

VSS‧‧‧供應電壓

Claims (9)

1. 一種掃描電路，包括複數個移位暫存器，該些移位暫存器彼此電性串聯連接，該些移位暫存器中的至少一者包括：一輸入電路，用以接收一輸入端的一輸入電壓，並提供該輸入電壓至一第一節點；一輸出電路，用以接收一第一時脈訊號，並用以根據該第一時脈訊號以及該第一節點之電位，提供一輸出電壓至一輸出端；一去能電路，用以根據一第二時脈訊號，提供一供應電壓至該輸出端；一第一重置電路，用以根據一第二節點的一重置電壓，提供該供應電壓至該第一節點；以及一第二重置電路，用以根據該輸出端的該輸出電壓、該第二時脈訊號以及該第一節點之電位，選擇性地提供該重置電壓及該供應電壓至該第二節點。
2. 如請求項1所述之掃描電路，其中當該第二時脈訊號為一第一電壓準位，並使該第二節點具有該重置電壓時，該第一重置電路提供該供應電壓至該第一節點，且當該第二時脈訊號為一第二電壓準位時，該第一重置電路隔離該供應電壓的一電壓源與該第一節點。
3. 如請求項1所述之掃描電路，其中該第一重置電路 及該去能電路交替地提供該供應電壓至該第一節點。
4. 如請求項1所述之掃描電路，其中該第二重置電路包括：一第一電晶體，用以提供該輸出電壓至一第三節點；以及一第二電晶體，用以根據該第三節點之電位以及該第二時脈訊號，提供該重置電壓至該第二節點。
5. 如請求項4所述之掃描電路，其中該第二重置電路更用以根據該第二時脈訊號，將該第三節點之電位耦合至一操作電位，以使該第二電晶體根據該操作電位導通。
6. 如請求項4所述之掃描電路，其中該第二重置電路更包括：一第三電晶體，用以根據該第一節點之電位，提供該供應電壓至該第二節點。
7. 如請求項4所述之掃描電路，其中該第二重置電路更包括：一第四電晶體，用以根據一第四節點之電位，提供該供應電壓至該第三節點。
8. 如請求項7所述之掃描電路，其中該去能電路包括： 一第五電晶體，用以根據該第一節點之電位，提供該供應電壓至該第四節點；一第六電晶體，用以根據該第四節點之電位，提供該供應電壓至該第一節點；一第七電晶體，用以根據該第四節點之電位，提供該供應電壓至該輸出端；一第八電晶體，用以根據該第二時脈訊號，提供該供應電壓至該輸出端；以及一電容，用以傳遞該第二時脈訊號至該第四節點。
9. 一種移位暫存器，包括：一第一電晶體，包括一第一端、一第二端以及一控制端，其中該第一電晶體的該第一端以及第一電晶體的該控制端電性連接一輸入端，且該第一電晶體的該第二端電性連接一第一節點；一第二電晶體，包括一第一端、一第二端以及一控制端，其中該第二電晶體的該第一端用以接收一第一時脈訊號，該第二電晶體的該第二端電性連接一輸出端，且該第二電晶體的該控制端電性連接該第一節點；一第三電晶體，包括一第一端、一第二端以及一控制端，其中該第三電晶體的該第一端電性連接該第一節點，該第三電晶體的該第二端用以接收一供應電壓，且該第三電晶體的該控制端電性連接一第二節點；一第四電晶體，包括一第一端、一第二端以及一控制 端，其中該第四電晶體的該第一端以及該第四電晶體的該控制端電性連接該輸出端，且該第四電晶體的該第二端電性連接一第三節點；一第五電晶體，包括一第一端、一第二端以及一控制端，其中該第五電晶體的該第一端用以接收一第二時脈訊號，該第五電晶體的該第二端電性連接該第二節點，且該第五電晶體的該控制端電性連接該第三節點；一第六電晶體，包括一第一端、一第二端以及一控制端，其中該第六電晶體的該第一端電性連接該第三節點，該第六電晶體的該第二端用以接收該供應電壓，且該第六電晶體的該控制端電性連接一第四節點；一第七電晶體，包括一第一端、一第二端以及一控制端，其中該第七電晶體的該第一端電性連接該第二節點，該第七電晶體的該第二端用以接收該供應電壓，且該第七電晶體的該控制端電性連接該第一節點；一第八電晶體，包括一第一端、一第二端以及一控制端，其中該第八電晶體的該第一端電性連接該第四節點，該第八電晶體的該第二端用以接收該供應電壓，且該第八電晶體的該控制端電性連接該第一節點；一第九電晶體，包括一第一端、一第二端以及一控制端，其中該第九電晶體的該第一端電性連接該第一節點，該第九電晶體的該第二端用以接收該供應電壓，且該第九電晶體的該控制端電性連接該第四節點；一第十電晶體，包括一第一端、一第二端以及一控制 端，其中該第十電晶體的該第一端電性連接該輸出端，該第十電晶體的該第二端用以接收該供應電壓，且該第十電晶體的該控制端電性連接該第四節點；及一第十一電晶體，包括一第一端、一第二端以及一控制端，其中該第十一電晶體的該第一端電性連接該輸出端，該第十一電晶體的該第二端用以接收該供應電壓，且該第十一電晶體的該控制端用以接收該第二時脈訊號；以及一電容，包括一第一端以及一第二端，其中該電容的該第一端用以接收該第二時脈訊號，且該電容的該第二端電性連接該第四節點。