TWI515738B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI515738B
TWI515738B TW099137469A TW99137469A TWI515738B TW I515738 B TWI515738 B TW I515738B TW 099137469 A TW099137469 A TW 099137469A TW 99137469 A TW99137469 A TW 99137469A TW I515738 B TWI515738 B TW I515738B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
gate electrode
source
electrode
Prior art date
Application number
TW099137469A
Other languages
English (en)
Other versions
TW201140599A (en
Inventor
齋藤利彥
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201140599A publication Critical patent/TW201140599A/zh
Application granted granted Critical
Publication of TWI515738B publication Critical patent/TWI515738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Physical Vapour Deposition (AREA)

Description

記憶體裝置
本發明有關於包括電晶體之記憶體裝置，尤其包括使氧化物半導體薄膜作為通道之電晶體的記憶體裝置。
記憶體裝置包括複數記憶胞。在一些情況中，必須防止諸如消費者的第三方存取記憶胞之部分。在專利文獻1中，揭露一種記憶體，其中不輸入預定關鍵字是無法讀取資料。第三方無法讀取資料，因為需要輸入關鍵字。
[參考]
[專利文獻1]
公開未審查之實用新型申請案號H2-14150
根據專利文獻1，第三方無法讀取資料；然而，需要額外設置一邏輯電路以要求關鍵字之類。
本發明之一實施例提供一種記憶體裝置，無額外邏輯電路，包括無法由第三方輕易存取且其當需要時總可存取的一記憶胞。
本案發明人發現在紫外(UV)線照射之前、在紫外線照射之時、及在紫外線照射之後，使用氧化物半導體薄膜作為通道的電晶體之臨限電壓會改變的現象。接著，本案發明人思考，藉由利用該現象，可使用包括以這種電晶體所提供之記憶胞的記憶體裝置，可解決上述問題。
根據本發明之第一實施例，記憶體裝置包括一第一記憶胞及一第二記憶胞。該第一記憶胞包括一第一電晶體及一第一記憶體元件；該第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件。該第二記憶胞包括一第二電晶體及一第二記憶體元件；該第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；該第二閘極電極為一第二字線的一部分或電連接至該第二字線；該第二通道以一氧化物半導體薄膜形成；以及該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件。在紫外線照射前該第二電晶體的一臨限電壓(V21)高於該第一電晶體的一臨限電壓(V1)；在紫外線照射時該第二電晶體的一臨限電壓(V22)低於該電壓V21；以及在紫外線照射後該第二電晶體的一臨限電壓(V23)低於該電壓V21且高於該電壓V22及該電壓V1。當供應一電壓(VG)至正被紫外線照射之該第二電晶體的該第二閘極電極而使該第二電晶體啟通時，讀取該第二記憶體元件中所儲存之資料。注意到V1≦VG(該電壓VG等於或高於該電壓V1)，且滿足V22≦VG<V23<V21(該電壓VG等於或高於該電壓V22)。
在上述實施例中，藉由供應該電壓VG至該第一閘極電極以啟通該第一電晶體來讀取該第一記憶體元件中所儲存的資料。
在上述實施例中，該記憶體裝置進一步包括一寫入電路、一類比開關、及一第三電晶體。該第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極，以及該第三通道以一氧化物半導體薄膜所形成。該寫入電路之一輸出輸入至該類比開關；該類比開關之輸出輸入至該第二電晶體的該些第二源極及汲極電極之一；一寫入致能信號輸入至該些第三源極和汲極電極之一，且第三源極和汲極電極之另一者連接至該類比開關的一第一控制端子；以及該寫入致能信號之一反向信號輸入至該類比開關的一第二控制端子。在紫外線照射前該第三電晶體的一臨限電壓為V31；在紫外線照射時該第三電晶體的一臨限電壓為V32；以及在紫外線照射後該第三電晶體的一臨限電壓為V33。以下列方式將資料寫至該第二記憶體元件：供應一電壓(VA)至正被紫外線照射的該第三閘極電極以啟通該第三電晶體，輸入該寫入致能信號至該第一控制端子，輸入該寫入電路的該輸出至該些第二源極及汲極電極之一，且供應一電壓(VW)至該第二閘極電極以啟通該第二電晶體。注意到V32≦VA<V33<V31(該電壓VA等於或高於該電壓V32)，且滿足V23<V21<VW。
根據本發明之第二實施例，一種記憶體裝置，包括：包括一第一電晶體及一第一記憶體元件之一第一記憶胞、包括一第二電晶體及一第二記憶體元件之一第二記憶胞、及一第三電晶體。該第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件。該第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；該第二閘極電極為一第二字線的一部分或電連接至該第二字線；以及該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件。該第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極；該第三通道以一氧化物半導體薄膜形成；以及該些第三源極和汲極電極之一電連接至該第二字線且啟通該第二電晶體之一選擇信號輸入至該些第三源極和汲極電極之另一者。在紫外線照射前該第三電晶體的一臨限電壓為V31；在紫外線照射時該第三電晶體的一臨限電壓為V32；以及在紫外線照射後該第三電晶體的一臨限電壓為V33。以下列方式將資料寫至該第二記憶體元件並從該第二記憶體元件讀取資料：供應一電壓(VG)至正被紫外線照射的該第三閘極電極以啟通該第三電晶體，並輸入該選擇信號至該第二閘極電極以啟通該第二電晶體。注意到滿足V32≦VG<V33<V31(該電壓VG等於或高於該電壓V32)。
根據本發明之第三實施例，一種記憶體裝置，包括：包括一第一電晶體及一第一記憶體元件之一第一記憶胞、包括一第二電晶體及一第二記憶體元件之一第二記憶胞、一第三電晶體、以及一第四電晶體。該第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件。該第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；該第二閘極電極為一第二字線的一部分或電連接至該第二字線；以及該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件。該第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極；以及該些第三源極和汲極電極之一電連接至該第二字線且啟通該第二電晶體之一選擇信號輸入至該些第三源極和汲極電極之另一者。該第四電晶體包括一第四通道、一第四閘極電極、及第四源極和汲極電極；該第四通道以一氧化物半導體薄膜形成；以及該些第四源極和汲極電極之一電連接至該第三閘極電極且啟通該第三電晶體之一選擇信號輸入至該些第四源極和汲極電極之另一者。在紫外線照射前該第四電晶體的一臨限電壓為V31；在紫外線照射時該第四電晶體的一臨限電壓為V32；以及在紫外線照射後該第四電晶體的一臨限電壓為V33。以下列方式將資料寫至該第二記憶體元件並從該第二記憶體元件讀取資料：供應一電壓(VG)至正被紫外線照射的該第四閘極電極以啟通該第四電晶體並因而啟通該第三電晶體，並輸入啟通該第二電晶體的一選擇信號至該第二閘極電極以啟通該第二電晶體。注意到滿足V32≦VG<V33<V31(該電壓VG等於或高於該電壓V32)。
根據第二實施例或第三電施例的上述記憶體裝置可包括一解碼器、一位準移位器、及一緩衝器，使該些第三源極和汲極電極之一經由該位準移位器及該緩衝器電連接至該第二字線，以及從該解碼器輸入該選擇信號至該些第三源極和汲極電極之另一者。
根據第二實施例或第三電施例的上述記憶體裝置可包括一解碼器、一位準移位器、一緩衝器、及一位址線，使該些第三源極和汲極電極之一經由該解碼器、該位準移位器、及該緩衝器電連接至該第二字線，以及從該位址線輸入該選擇信號至該些第三源極和汲極電極之另一者。
本發明之第一至第三實施例提供一種包括記憶胞的記憶體裝置，無額外邏輯電路，其無法被第三方存取且當需要時總可存取。
將於下說明本發明之實施例。注意到可以許多不同模式實行本發明，且對熟悉此技藝人士而言明顯地可以各種方式修改模式及細節而不背離本發明之精神與範疇。因此，本發明不應解釋成限制於實施例的敘述。注意到在下列敘述中，在不同圖中以類似參考符號標示類似部件或具有類似功能的部件，且在一些情況中省略其之敘述。
(實施例1)
此實施例顯示一記憶體裝置，其包括第一記憶胞及第二記憶胞，並使用氧化物半導體薄膜作為設置在第二記憶胞中之第二電晶體的第二通道。詳言之，記憶體裝置包括第一記憶胞及第二記憶胞，且第一記憶胞包括一第一電晶體及一第一記憶體元件；第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；第一閘極電極為一第一字線的一部分或電連接至第一字線；以及第一源極和汲極電極之一為一第一位元線的一部分或電連接至第一位元線且另一者電連接至第一記憶體元件。第二記憶胞包括一第二電晶體及一第二記憶體元件；第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；第二閘極電極為一第二字線的一部分或電連接至第二字線；第二通道以一氧化物半導體薄膜形成；以及第二源極和汲極電極之一為一第二位元線的一部分或電連接至第二位元線且另一者電連接至第二記憶體元件。在紫外線照射前第二電晶體的一臨限電壓(V21)高於第一電晶體的一臨限電壓(V1)；在紫外線照射時第二電晶體的一臨限電壓(V22)低於電壓V21；以及在紫外線照射後第二電晶體的一臨限電壓(V23)低於電壓V21且高於電壓V22及電壓V1。當供應一電壓(VG)至正被紫外線照射之第二電晶體的第二閘極電極而使第二電晶體啟通時，讀取第二記憶體元件中所儲存之資料。注意到V1≦VG(電壓VG等於或高於電壓V1)，且滿足V22≦VG<V23<V21(電壓VG等於或高於電壓V22)。
記憶體裝置1包括第一記憶胞2及第二記憶胞3(第1圖)。
第一記憶胞2包括第一電晶體4及第一記憶體元件5。第一電晶體4包括第一通道17、第一閘極電極22、一電極25(第一源極和汲極電極之一)、及一電極26(第一源極和汲極電極之另一者)。第一閘極電極22電連接至第一字線6，以及電極25電連接至第一位元線7且電極26電連接至第一記憶體元件5。使用以矽製成之半導體薄膜作為第一通道17。替代地，使用以鍺、矽-鍺、砷化鎵、碳化矽、或之類製成之半導體薄膜。第一電晶體4之臨限電壓為V1。注意到第一閘極電極22可為第一字線6的一部分，且電極25可為第一位元線7的一部分。
第二記憶胞3包括第二電晶體8及第二記憶體元件9。第二電晶體8包括第二通道301、第二閘極電極30、一電極33(第二源極和汲極電極之一)、及一電極34(第二源極和汲極電極之另一者)。第二閘極電極30電連接至第二字線10、電極33電連接至第二位元線11、且電極34電連接至第二記憶體元件9。第二通道301以氧化物半導體薄膜所形成。注意到第二閘極電極30可為第二字線10的一部分，且電極33可為第二位元線11的一部分。
第二電晶體8之臨限電壓在當以紫外(UV)線照射第二通道301時會改變(第2圖)。第2圖示意性顯示第二電晶體8之閘極電壓(Vg)及汲極電流(Id)之間的關係。線41、線42、及線43分別代表在紫外線照射之前、在紫外線照射之時、在紫外線照射之後的第二電晶體8之Vg-Id關係。第二電晶體8之臨限電壓在無紫外線照射時(在紫外線照射之前)為V21、在紫外線照射之時為V22、且在紫外線照射之後為V23。亦即。滿足V22<V23<V21。依此方式，使用氧化物半導體作為通道之電晶體與使用非氧化物半導體(如矽)的材料之電晶體相異操作。藉由利用此現象來控制記憶體裝置1。
當實際執行資料讀取時，將滿足V22≦VG<V23<V21之電壓VG(電壓VG等於或高於V22)供應至第二電晶體8的第二閘極電極30。因此，可在正以紫外線照射時啟通第二電晶體8，同時在無紫外線照射時保持第二電晶體8關閉。注意到第二電晶體8之關閉電流在紫外線照射之時因為光漏的緣故而會增加。
照射的紫外線具有10 nm至400 nm的波長。當紫外線的波長變較短時，V22的值降低。作為光源，可使用可購得之紫外線燈、準分子雷射、或之類。照射強度取決於波長與光源，且可設定至約0.01至1.00 mW/cm2。
接下來，將說明記憶體裝置1之操作。第一記憶體元件5儲存可被第三方存取的資料，並且第二記憶體元件9儲存不應被第三方存取的資料。第一電晶體4之臨限電壓為V1，且滿足V1<V23<V21。注意到在其中以矽製成第一通道17的情況中，若有需要，以n型或p型雜質摻雜第一通道17，藉此位移第一電晶體4的臨限電壓V1。
1.從第一記憶體元件5讀取資料
首先敘述的是讀取儲存在第一記憶體元件5中之資料(電荷)的操作。供應電壓VG至第一字線6，以供應VG至第一電晶體4之第一閘極電極22；故啟通第一電晶體4。當啟通第一電晶體4時，經由第一電晶體4從第一記憶體元件5讀取資料至第一位元線7。注意到滿足V1<VG<V23<V21。
另一方面，當供應VG至第二字線10時，供應VG至第二電晶體8的第二閘極電極30。由於VG低於未被紫外線照射之第二電晶體8的臨限電壓(V21)，第二電晶體8為關閉。因此，不從第二記憶體元件9讀取資料。
2.從第一記憶體元件5及第二記憶體元件9讀取資料
接著敘述的是讀取儲存在第一記憶體元件5的資料及儲存在第二記憶體元件9中的資料之操作。供應電壓VG至第一字線6，以供應VG至第一電晶體4之第一閘極電極22；故啟通第一電晶體4。當啟通第一電晶體4時，經由第一電晶體4從第一記憶體元件5讀取資料至第一位元線7。
另一方面，當供應VG至第二字線10時，供應VG至第二電晶體8的第二閘極電極30。此時，以紫外線照射第二電晶體8，詳言之，第二通道301。第二電晶體8的臨限電壓從V21改變至V22。由於VG高於被紫外線照射之第二電晶體8的臨限電壓(V22)，第二電晶體8為啟通。當啟通第二電晶體8時，經由第二電晶體8從第二記憶體元件9讀取資料至第二位元線11。
在從第二記憶體元件9讀取資料之後，停止對第二電晶體8的紫外線照射。第二電晶體8的臨限電壓從V22改變至V23。
3.在第二電晶體8的臨限電壓改變至V23之後從第一記憶體元件5讀取資料
接著敘述的是在第二電晶體8的臨限電壓改變至V23之後讀取儲存在第一記憶體元件5中的資料之操作。供應電壓VG至第一字線6，以供應VG至第一電晶體4之第一閘極電極22；故啟通第一電晶體4。當啟通第一電晶體4時，經由第一電晶體4從第一記憶體元件5讀取資料至第一位元線7。
另一方面，當供應VG至第二字線10時，供應VG至第二電晶體8的第二閘極電極30。由於VG低於第二電晶體8的臨限電壓(V23)，第二電晶體8為關閉。因此，不從第二記憶體元件9讀取資料。
4.在第二電晶體8的臨限電壓改變至V23之後從第一記憶體元件5及第二記憶體元件9讀取資料
接著敘述的是在讀取儲存在第一記憶體元件5中的資料及儲存在第二記憶體元件9中的資料之操作。供應電壓VG至第一字線6，以供應VG至第一電晶體4之第一閘極電極22；故啟通第一電晶體4。當啟通第一電晶體4時，經由第一電晶體4從第一記憶體元件5讀取資料至第一位元線7。
另一方面，當供應VG至第二字線10時，供應VG至第二電晶體8的第二閘極電極30。此時，以紫外線照射第二電晶體8。第二電晶體8的臨限電壓從V23改變至V22。由於VG高於被紫外線照射之第二電晶體8的臨限電壓(V22)，第二電晶體8為啟通。當啟通第二電晶體8時，經由第二電晶體8從第二記憶體元件9讀取資料至第二位元線11。在從第二記憶體元件9讀取資料之後，停止對第二電晶體8的紫外線照射。
5.寫入資料至第一記憶體元件5及第二記憶體元件9
接著敘述的是寫入資料至第一記憶體元件5及第二記憶體元件9之操作。供應電壓VW至第一字線6，以供應VW至第一電晶體4之第一閘極電極22；故啟通第一電晶體4。當啟通第一電晶體4時，經由第一電晶體4從第一位元線7寫入資料至第一記憶體元件5。注意到滿足V1<V23<V21<VW。
另一方面，當供應VW至第二字線10時，供應VW至第二電晶體8的第二閘極電極30以啟通第二電晶體8。當啟通第二電晶體8時，經由第二電晶體8從第二位元線11寫入資料至第二記憶體元件9。
接著敘述包括在記憶體裝置1中之第一電晶體4、第二電晶體8、第一記憶體元件5、及第二記憶體元件9(第3圖)。第3圖為第一電晶體4、第二電晶體8、第一記憶體元件5、及第二記憶體元件9之剖面圖。
(第一電晶體4)
第一電晶體4包括具有第一通道17、第一閘極絕緣薄膜21、第一閘極電極22、電極25(第一源極及汲極電極之一)、及電極26(第一源極及汲極電極之另一者)的矽薄膜20。區域18為第一源極及汲極區域之一，且區域19為第一源極及汲極區域之另一者。
第一電晶體4設置在絕緣薄膜16上方，其為在基板15上方之基礎薄膜。絕緣薄膜16防止包含在基板15中之雜質(諸如金屬離子)進入第一電晶體4、第一記憶體元件5、第二電晶體8、及第二記憶體元件9。矽薄膜20設置在絕緣薄膜16上方。第一閘極絕緣薄膜21設置在矽薄膜20上方。第一閘極電極22設置在第一閘極絕緣薄膜21上方。電極25設置在矽薄膜20上方以與區域18接觸，且電極26設置在矽薄膜20上方以與區域19接觸。注意到頂閘極薄膜電晶體(TFT)顯示為第一電晶體4，第一電晶體4可為底閘極TFT。
第一閘極電極22電連接至第一字線6(未圖示)。替代地，第一閘極電極22可為第一字線6之一部分。
電極25電連接至第一位元線7(未圖示)。替代地，電極25可為第一位元線7之一部分。
光屏蔽薄膜可設置在第一電晶體4上方(亦即在絕緣薄膜29上方)，使得當以紫外線照射第二電晶體8時不以紫外線照射第一電晶體4。
(第一記憶體元件5)
第一記憶體元件5包括電極27、第一閘極絕緣薄膜21、及電極28。
第一記憶體元件5設置在絕緣薄膜16上方，其為在基板15上方之基礎薄膜。電極27設置在絕緣薄膜16上方。第一閘極絕緣薄膜21設置在電極27上方。電極28設置在第一閘極絕緣薄膜21上方。電極26設置成與電極28接觸。電極27可接地。第一記憶體元件5之結構不限於上述，且可為其他結構。
此外，絕緣薄膜23設置為在第一閘極電極22及電極28上方之鈍化薄膜。絕緣薄膜24設置為在絕緣薄膜23上方之鈍化薄膜及平面化薄膜。電極25及電極26亦設置在絕緣薄膜24上方，並經由設置在絕緣薄膜24、絕緣薄膜23、及第一閘極絕緣薄膜21中之接觸孔與區域18及區域19接觸。電極26亦經由設置在絕緣薄膜24及絕緣薄膜23中之接觸孔與電極28接觸。絕緣薄膜29設置為在電極25、電極26、及絕緣薄膜24上方之鈍化薄膜及平面化薄膜。
(第二電晶體8)
第二電晶體8包括第二閘極電極30、第二閘極絕緣薄膜31、氧化物半導體薄膜32、電極33(第二源極及汲極電極之一)、及電極34(第二源極及汲極電極之另一者)。
第二電晶體8設置在絕緣薄膜29上方。第二閘極電極30設置在絕緣薄膜29上方。氧化物半導體薄膜32設置在第二閘極電極30上方。電極33及電極34設置在氧化物半導體薄膜32之上並與其接觸。絕緣薄膜36設置為在電極33、電極34、氧化物半導體薄膜32、及第二閘極絕緣薄膜31上方之鈍化薄膜。注意到雖底閘極薄膜電晶體顯示成第二電晶體8，第二電晶體8可為頂閘極薄膜電晶體。
第二閘極電極30電連接至第二字線10。替代地，第二閘極電極30可為第二字線10之一部分(未圖示)。
電極33電連接至第二位元線11。替代地，電極33可為第二位元線11之一部分(未圖示)。
注意到如第3圖中所示以紫外線照射包括第二通道301之氧化物半導體薄膜32。
(第二記憶體元件9)
第二記憶體元件9包括電極35、第二閘極絕緣薄膜31、及電極34。
第二記憶體元件9設置在絕緣薄膜29上方。電極35設置在絕緣薄膜29上方。第二閘極絕緣薄膜31設置在電極35上方。電極34設置在第二閘極絕緣薄膜31上方。電極35可接地(未圖示)。
此外，絕緣薄膜38設置為在絕緣薄膜36上方之鈍化薄膜及平面化薄膜。
接下來，將說明各構件之材料或之類。
基板15具有夠高的耐熱性以承受後續熱處理。作為基板15，使用諸如鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽(aluminoborosilicate)玻璃基板之玻璃基板。替代地，基板15可為以絕緣體製成之基板，如陶瓷基板、石英基板、藍寶石基板、或結晶玻璃基板。又替代地，可使用以聚對苯二甲酸乙二醇酯、聚醯亞胺、丙烯酸樹脂、聚碳酸酯、聚丙烯、聚酯、聚氯乙烯、或之類製成之塑膠薄膜，只要其具有夠高的耐熱性以承受後續熱處理。
作為絕緣薄膜16，使用氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、或之類。絕緣薄膜16的厚度可設定至10 nm至200 nm。
矽薄膜20為單晶矽薄膜或結晶矽薄膜。矽薄膜20的厚度可設定至2 nm至200 nm。矽薄膜20含有n型或p型雜質元素，且含有雜質元素之區域充當區域18及區域19。在區域18及區域19之間的區域充當第一通道17。若有需要，矽薄膜20可包括LDD區域。取代矽薄膜20，可使用以鍺、矽-鍺、砷化鎵、碳化矽、或之類製成之薄膜。
可使用與矽薄膜20相同的矽薄膜來形成電極27。電極27的厚度可設定至2 nm至200 nm。注意到電極27含有n型或p型雜質以具有傳導性。取代矽薄膜，針對電極27可使用諸如金屬薄膜之導電薄膜。
第一閘極絕緣薄膜21形成為氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、Y2O3薄膜、及HfO2薄膜之任何的單一層或堆疊層。第一閘極絕緣薄膜21的厚度可設定至10 nm至500 nm。
第一閘極電極22形成為諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料或含有這些材料之任何做為主成分的合金材料的單一層或堆疊層。第一閘極電極22的厚度可設定至10 nm至200 nm。
使用與第一閘極電極22相同的薄膜來形成電極28。替代地，針對電極28可使用與第一閘極電極22不同的導電薄膜。
電極25及電極26形成為諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料或含有這些材料之任何做為主成分的合金材料的單一層或堆疊層。電極25及電極26的厚度可設定至100 nm至500 nm。
絕緣薄膜23形成為氧氮化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、Y2O3薄膜、及HfO2薄膜之任何的單一層或堆疊層。絕緣薄膜23的厚度可設定至10 nm至200 nm。
作為絕緣薄膜24及29，使用氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、或之類。較佳絕緣薄膜24及29不含有氫、羥基、或濕氣。絕緣薄膜24及29之每一者可設定至10 nm至1 μm。
第二閘極電極30及電極35形成為諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料或含有這些材料之任何做為主成分的合金材料的單一層或堆疊層。較佳第二閘極電極30及電極35不含有氫、羥基、或濕氣。第二閘極電極30及電極35之每一者可設定至10 nm至200 nm。
第二閘極絕緣薄膜31形成為氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、矽酸鉿(HfSiOx)薄膜、添加N至其之HfSixOy薄膜、鉿鋁(HfAlOx)薄膜、氧化鉿薄膜、及氧化釔薄膜之任何的單一層或堆疊層。可藉由使用諸如矽酸鉿(HfSiOx)薄膜、添加N至其之HfSixOy薄膜、鉿鋁(HfAlOx)薄膜、氧化鉿薄膜、或氧化釔薄膜之高k材料來減少閘極漏電。較佳第二閘極絕緣薄膜31不含有氫、羥基、或濕氣。第二閘極絕緣薄膜31的厚度可設定至10 nm至500 nm。
第二閘極絕緣薄膜31含有在約5×1018atoms/cm3至1×1020atoms/cm3的濃度之鹵元素(如氟或氯)。鹵元素貢獻於諸如氫、濕氣、羥基、或氫化物的雜質之排除，這些雜質可存在於氧化物半導體薄膜32中、或在第二閘極絕緣薄膜31與氧化物半導體薄膜32的界面。例如，在其中使用氮化矽薄膜及氧化矽薄膜作為第二閘極絕緣薄膜31的堆疊薄膜之情況中，含有在上述濃度之鹵元素的氧化矽薄膜可設置成與氧化物半導體薄膜32接觸的薄膜。氮化矽薄膜防止諸如氫、濕氣、羥基、或氫化物(亦稱為氫化合物)的雜質進入氧化矽薄膜。
氧化物半導體薄膜32為非晶氧化物半導體薄膜或結晶氧化物半導體，且例如，In-Ga-Zn-O為基的氧化物半導體薄膜、In-Sn-Zn-O為基的氧化物半導體薄膜、In-Al-Zn-O為基的氧化物半導體薄膜、Sn-Ga-Zn-O為基的氧化物半導體薄膜、Al-Ga-Zn-O為基的氧化物半導體薄膜、Sn-Al-Zn-O為基的氧化物半導體薄膜、In-Zn-O為基的氧化物半導體薄膜、Sn-Zn-O為基的氧化物半導體薄膜、Al-Zn-O為基的氧化物半導體薄膜、In-O為基的氧化物半導體薄膜、Sn-O為基的氧化物半導體薄膜、或Zn-O為基的氧化物半導體薄膜。氧化物半導體薄膜32的厚度可設定至2 nm至200 nm。由氧化物半導體薄膜32的種類及成分控制臨限電壓。
較佳氧化物半導體薄膜32不含有氫、羥基、或濕氣。詳言之，在5×1019 atoms/cm3或更少；較佳5×1018 atoms/cm3或更少；且更佳少於5×1016 atoms/cm3的濃度包含氫。在300 K的氧化物半導體薄膜32之載子濃度為5×1014 atoms/cm3或更少；較佳1×1014 atoms/cm3或更少；更佳5×1012 atoms/cm3或更少；且又更佳1×1012 atoms/cm3或更少。亦即，氧化物半導體薄膜之載子濃度接近零。此外，能隙為2 eV或更多；較佳2.5 eV或更多；且更佳3 eV或更多。注意到可由二次離子質譜法(SIMS)來測量氧化物半導體薄膜之氫濃度。可由霍爾效應測量法來測量載子密度。
已知氫為氧化物半導體中之施體且為導致氧化物半導體成為n型氧化物半導體的一因素。依此，可藉由從氧化物半導體移除氫並純化氧化物半導體使得非氧化物半導體之主成分的雜質盡可能少地包含在其中來獲得本質(i型)氧化物半導體。較佳不藉由添加雜質而藉由盡可能多地移除諸如氫或濕氣的雜質來獲得純化i型(本質)半導體，或接近其之半導體。可使從其移除雜質之氧化物半導體的費米能階(Ef)與本質費米能階(Ei)在相同能階。
即使當施加負電位(反向偏壓)至第二閘極電極30時，包括氧化物半導體薄膜32之第二電晶體8具有低關閉電流。這是因為影響關閉電流的少數(電洞濃度)載子的濃度因低載子濃度的緣故為低。
例如，即使當第二電晶體8具有1×104μm的通道寬度W及3μm的通道長度，可獲得10-13 A或更少的關閉電流及0.1 V/dec之次臨界值(S值)(第二閘極絕緣薄膜31的厚度：100 nm)。
當純化氧化物半導體而盡可能少地包含非氧化物半導體的主成分之雜質，第二電晶體8可以良好的方式操作，可減少第二電晶體8之關閉電流。
在其中氧化物半導體之帶隙(Eg)為3.15 eV的情況中，據稱電子親和力(χ)為4.3 eV。例如，當針對電極33及電極34使用鈦(Ti)時，Ti的工作函數實質上等於氧化物半導體的電子親和力(χ)。在那個情況中，不會在金屬(Ti)與氧化物半導體之間的界面形成電子之肖特基阻障。亦即，即使未添加n型雜質至氧化物半導體薄膜32，可從Ti注入電子到氧化物半導體薄膜32。
電極33及電極34形成為為諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料或含有這些材料之任何做為主成分的合金材料的單一層或堆疊層。較佳電極33及電極34不含有氫、羥基、或濕氣。電極33及電極34之每一者的厚度可設定至10 nm至500 nm。
絕緣薄膜36為例如氧化矽薄膜之氧化物絕緣薄膜。較佳絕緣薄膜36不含有氫、羥基、或濕氣。絕緣薄膜36的厚度可設定至10 nm至200 nm。注意到取代氧化矽薄膜，可使用氧氮化矽薄膜、氧化鋁、氮氧化鋁薄膜、或之類。
絕緣薄膜36可含有在約5×1018 atoms/cm3至1×1020 atoms/cm3的濃度之鹵元素(如氟或氯)。鹵元素貢獻於諸如氫、濕氣、羥基、或氫化物的雜質之排除，這些雜質可存在於氧化物半導體薄膜32中、或在絕緣薄膜36與氧化物半導體薄膜32的界面。
注意到可藉由在第二閘極電極30上方提供與絕緣薄膜36直接接觸的所謂背閘極來控制臨限電壓。
絕緣薄膜38例如為氧化矽薄膜或氮化矽薄膜。較佳絕緣薄膜38不含有氫、羥基、或濕氣。絕緣薄膜38的厚度可設定至100 nm至1μm。
第一字線6、第二字線10、第一位元線7、及第二位元線11可典型以導電材料製成，諸如選自鋁、銅、鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素，或含有這些元素的任何之合金，或含有這些元素的任何之化合物(如氧化物或氮化物)。替代地，第一字線6、第二字線10、第一位元線7、及第二位元線11可以透光導電材料製成，諸如氧化銦錫(此後稱為ITO)、含有氧化鎢之氧化銦、含有氧化鎢之氧化銦鋅、含有氧化鈦之氧化銦、含有氧化鈦之氧化銦錫、氧化銦鋅、或添加氧化矽至其之氧化銦錫。亦可使用含有這些材料之任何的堆疊結構。
接下來，將說明如第3圖中所示之記憶體裝置1的製造方法。藉由CVD或濺鍍在基板15上方形成絕緣薄膜16。
藉由CVD或濺鍍在絕緣薄膜16上方形成矽薄膜，並接著使用由光微影程序所形成之阻劑遮罩來加以蝕刻，藉此形成矽薄膜20。可在形成矽薄膜20的同時形成用為電極27之矽薄膜。
在其中矽薄膜20為單晶矽薄膜的情況中，形成非晶矽薄膜並接著以連續波雷射束或具有1 MHz至10 MHz的重複率的雷射束加以照射以單晶化。替代地，可從單晶矽基板轉移單晶矽薄膜至絕緣薄膜16之上。
在其中矽薄膜20為結晶矽薄膜的情況中，形成非晶矽薄膜並接著以準分子雷射束加以照射以結晶化。替代地，在非晶薄膜上方形成諸如Ni薄膜的金屬薄膜之後，可熱結晶化非晶矽薄膜。又替代地，可藉由CVD形成結晶矽薄膜。可以n型或p型雜質離子摻雜矽薄膜20，藉此位移第一電晶體4的臨限電壓V1。
在其中針對電極27不使用矽薄膜的情況中，在絕緣薄膜16上方形成諸如金屬薄膜的導電薄膜並使用由光微影程序所形成之阻劑遮罩來加以蝕刻，藉此形成電極27。
接下來，藉由CVD或濺鍍在矽薄膜20上方形成第一閘極絕緣薄膜21。
藉由濺鍍在第一閘極絕緣薄膜21上方形成導電薄膜，並接著使用由光微影程序所形成之阻劑遮罩來加以蝕刻，藉此形成第一閘極電極22及電極28。注意到在其中使用與矽薄膜20相同之薄膜來形成電極27的情況中，添加n型或p型雜質離子至矽薄膜20以在形成電極28之前給予傳導性。
以第一閘極電極22作為遮罩來添加n型或p型雜質元素至矽薄膜20，藉此在矽薄膜20中形成區域18及區域19。未以n型或p型雜質元素摻雜的區域充當第一通道17。
藉由CVD或濺鍍在第一閘極電極22上方形成絕緣薄膜23。藉由CVD、濺鍍、或塗覆在絕緣薄膜23上方形成絕緣薄膜24。
接著，使用由光微影程序所形成之阻劑遮罩來執行蝕刻，藉此在絕緣薄膜24、絕緣薄膜23、及第一閘極絕緣薄膜21之中形成開口。開口到達區域18、區域19、及電極28。
在絕緣薄膜24上方形成導電薄膜並接著使用由光微影程序所形成之阻劑遮罩來加以蝕刻，藉此形成電極25及電極26。
藉由CVD、濺鍍、或塗覆在電極25及電極26上方形成絕緣薄膜29。注意到較佳藉由噴濺來形成絕緣薄膜29使得大量氫不會包含在絕緣薄膜29之中。
以例如其中形成氧化矽薄膜作為絕緣薄膜29的情況來做說明。使用矽半導體靶材同時引進含有高純度氧並從其移除氫、水、羥基、氫化物(亦稱為氫化合物)、或之類的濺鍍氣體來形成氧化矽薄膜。可在室溫執行或在加熱基板15的同時執行沉積。
替代地，藉由在下列條件下之RF濺鍍來形成氧化矽薄膜：使用石英(較佳，合成石英)；基板溫度為108℃；靶材與基板之間的距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻功率為1.5 kW；且周圍環境為氧及氬(氧對氬的流速比為25sccm：25sccm=1:1)。注意到可取代石英(較佳，合成石英)而使用矽靶材。注意到使用氧或氧及氬的混合氣體來做為濺鍍氣體。
注意到較佳在移除殘留在沉積室中之濕氣的同時移除絕緣薄膜29。這是為了防止氫、水、羥基、氫化物、或之類包含在絕緣薄膜29之中。
為了移除殘留在沉積室中之濕氣，較佳使用吸收型真空泵。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。作為抽空單元，可使用設有冷阱的渦輪泵。從以例如低溫泵抽空之沉積室，移除氫、水、羥基、或氫化物，造成形成在沉積室中之絕緣薄膜29中所含的雜質濃度減少。
作為濺鍍氣體，較佳使用高純度氣體，從其移除諸如氫、水、羥基、或氫化物的雜質至數ppm或數ppb的濃度。
濺鍍的實例包括其中使用高頻電源作為濺鍍電源之RF濺鍍、DC濺鍍、及其中以脈衝方式供應偏壓的脈衝DC濺鍍。針對形成絕緣薄膜主要使用RF濺鍍，且針對形成金屬薄膜主要使用DC濺鍍。
此外，亦有多來源濺鍍設備，其中可設立不同材料的複數靶材。藉由多來源濺鍍設備，可形成在相同室中堆疊的不同材料薄膜，或可藉由電放電在相同沉積室中同時沉積複數種材料。
亦有一種濺鍍設備，其中在室中設有磁性系統並用於磁控濺鍍，及用於ECR濺鍍的一種濺鍍設備，其中使用微波而不使用輝光放電產生電漿。
作為使用濺鍍的沉積方法，亦有反應性濺鍍，其中在沉積期間靶材物質與濺鍍氣體構件互相化學反應以形成其之薄化合物薄膜，以及偏壓濺鍍，其中於沉積期間亦供應電壓至基板。
針對在此說明書中之濺鍍，可適當地採用上述濺鍍設備及濺鍍方法。
在其中堆疊氮化矽薄膜與氧化矽薄膜作為絕緣薄膜29的情況中，在相同沉積室中使用共同矽靶材來形成氮化矽薄膜與氧化矽薄膜。首先，使用安裝在沉積室上的矽靶材同時引進含氮的濺鍍氣體來形成氮化矽薄膜。接著，將氣體改變成含氧之濺鍍氣體並使用相同矽靶材來形成氧化矽薄膜。可接續形成氮化矽薄膜與氧化矽薄膜而不暴露至空氣，這因而可防止在氮化矽薄膜之表面上的雜質(如氫、水、羥基、或氫化物)吸收。
在絕緣薄膜29上方形成導電薄膜並接著使用由光微影程序所形成之阻劑遮罩來加以蝕刻，藉此形成第二閘極電極30及電極35。較佳藉由濺鍍形成導電薄膜，使得氫、羥基、或濕氣不包含在導電薄膜中。第二閘極電極30之一端部較佳具有錐型，以改善與堆疊在其上方之第二閘極絕緣薄膜31的覆蓋。
在第二閘極電極30及電極35上方形成第二閘極絕緣薄膜31。較佳藉由濺鍍形成第二閘極絕緣薄膜31使得氫、羥基、或濕氣不包含在第二閘極絕緣薄膜31中。為了達成此，作為沉積之預熱，較佳在濺鍍設備之預熱室中預熱基板15，以排除並移除吸收在基板15上之諸如氫、水、羥基、或氫化物的雜質。注意到預熱溫度為100℃或更多及400℃或更少，較佳150℃或更多及300℃或更少。注意到作為抽空單元，較佳在預熱室中設置低溫泵。亦注意到不一定要執行此預熱處理。
例如，在其中形成氧化矽薄膜作為第二閘極絕緣薄膜31的情況中，使用矽靶材或石英靶材作為靶材且使用氧或氧及氬的混合氣體作為濺鍍氣體。
在第二閘極絕緣薄膜31上藉由濺鍍形成氧化物半導體薄膜。在藉由濺鍍形成氧化物半導體薄膜之前，較佳執行反向濺鍍，其中引進氬氣體並產生電漿，以移除第二閘極絕緣薄膜31之表面上的塵埃。反向濺鍍是指一種方法，其中無施加電壓至靶材測，使用高頻電源來在氬周圍環境中施加電壓至基板側並在基板的附近產生電漿以修改表面。注意到取代氬周圍環境，可使用氮周圍環境、氦周圍環境、氧周圍環境、或之類。
使用包括氧化物半導體的靶材。例如，可使用含有氧化鋅的金屬氧化物的靶材做為主成分。金屬氧化物靶材之另一實例為含有In、Ga、及Zn的金屬氧化物靶材(具有In2O3:Ga2O3:ZnO的成份比=1:1:1[mol%]或In:Ga:Zn的成份比=1:1:0.5[atom%])。作為包括In、Ga、及Zn的金屬氧化物靶材，亦可使用具有In:Ga:Zn的成份比=1:1:1[atom%]或In:Ga:Zn的成份比=1:1:2[atom%]的靶材。金屬氧化物靶材的填充率為90%至100%，較佳95%至99.9%。藉由使用具有高填充率的金屬氧化物靶材，沉積的氧化物半導體薄膜具有高密度。亦可使用包括在2 wt%至10 wt%的SiO2之靶材。
在稀有氣體(典型為氬)周圍環境、氧周圍環境、或稀有氣體(典型為氬)及氧的環境中形成氧化物半導體薄膜。
作為濺鍍氣體，較佳使用從其移除氫、水、羥基、或氫化物的雜質至數ppm或數ppb的濃度之高純度氣體。
如下般形成氧化物半導體薄膜：將基板15保持在減壓之沉積室中，在移除室中殘留的濕氣的同時引進從其移除氫、水、羥基、或氫化物的雜質之濺鍍氣體，並使用上述的靶材。為了移除沉積室中殘留的濕氣，使用吸收型真空泵。例如，可使用低溫泵、離子泵、或鈦昇華泵。作為抽空單元，可使用設有冷阱的渦輪泵。從以例如低溫泵抽空之沉積室，移除氫原子或諸如水(H2O)的含有氫原子之化合物(較佳地，還有含碳原子之化合物)，以減少形成在沉積室中之氧化物半導體薄膜中所含的雜質濃度。當形成氧化物半導體薄膜時，可將基板15加熱至例如少於400℃。
沉積條件的一實例如下：基板15溫度在室溫；靶材與基板之間的距離為110 mm；壓力為0.4 Pa；直流(DC)電源為0.5 kW；且周圍環境為含氧及氬的周圍環境(氧對氬的流速比為15 sccm：30 sccm)。較佳使用脈衝直流(DC)電源，因為可減少在薄膜沉積中形成的粉末物質(亦稱為粒子或塵埃)並且薄膜厚度可均勻。氧化物半導體薄膜較佳具有2 nm至200 nm的厚度。由於適當的厚度取決於所使用之氧化物半導體材料，可適當根據材料來決定厚度。
接著，使用由光微影程序所形成之阻劑遮罩來蝕刻氧化物半導體薄膜，藉此形成氧化物半導體薄膜32。注意到可藉由乾蝕刻或濕蝕刻或乾蝕刻及濕蝕刻兩者來蝕刻氧化物半導體薄膜。
作為乾蝕刻的蝕刻氣體，較佳使用含有氯(氯為基之氣體，如氯(Cl2)、氯化硼(BCl3)、氯化矽(siCl4)、或四氯化碳(CCl4))之氣體。
替代地，可使用含氟之氣體(氟為基之氣體，如四氟化碳(CF4)、氟化硫(SF4)、氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、或諸如(He)或(Ar)的稀有氣體可添加至其之任何這些氣體、或之類。
作為乾蝕刻，可使用平行板RIE(反應性離子蝕刻)方法或ICP(電感耦合式電漿)蝕刻。
作為濕蝕刻的蝕刻劑，可使用藉由混合磷酸、醋酸、及硝酸而得的溶液、過氧化氨(在31%的過氧化氫水：在28%的氨水：水=5:2:2)、或之類。替代地，可使用ITO07N(由KANTO CHEMICAL CO.,INC所生產)。
氧化物半導體薄膜32可受到熱處理。熱處理的溫度為400℃至750℃，較佳400℃或更多且小於基板之應變點。經由熱處理，可使氧化物半導體薄膜32脫氫或脫氧。例如，使氧化物半導體薄膜32在450℃於氮周圍環境中在電爐中受到熱處理一小時，並接著氧化物半導體薄膜不暴露至空氣。依此，可防止氫、水、羥基、氫化物、或之類再次進入氧化物半導體薄膜。
注意到熱處理設備不限於電爐，且可包括為藉由熱傳導或熱輻射從諸如電阻式加熱元件的加熱院件加熱物體之裝置。例如，可使用諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不藉由熱處理而與物體起反應之例如氮的惰性氣體或諸如氬之稀有氣體。
可使用GRTA來執行熱處理。藉由使用GRTA，在加熱至650℃至700℃的高溫之惰性氣體中執行熱處理數分鐘。藉由GRTA，可在短時間在高溫執行加熱處理。
在熱處理中，較佳氫、水、羥基、氫化物、或之類不包含在氮或諸如氦、氖、或氬的稀有氣體中。引進熱處理設備中之氮或諸如氦、氖、或氬之稀有氣體的純度較佳設定至6N(99.9999%)或更多，較佳7N(99.99999%)或更多(亦即，雜質濃度為1 ppm或更少，較佳0.1 ppm或更少)。
根據熱處理之條件或氧化物半導體薄膜32之材料，氧化物半導體薄膜可結晶成微晶薄膜或多晶薄膜。例如，氧化物半導體薄膜可結晶成具有90%或更多，或80%或更多的結晶程度之微晶氧化物半導體薄膜。另外，根據熱處理之條件或氧化物半導體薄膜之材料，氧化物半導體薄膜可變成不含結晶成分的非晶氧化物半導體薄膜。此外，氧化物半導體薄膜可變成其中微晶部分(具有1 nm至20 nm，典型為2 nm至4 nm之粒度)混合在非晶氧化物半導體中的氧化物半導體薄膜。
注意到較佳在一後續步驟中的導電薄膜形成之前執行反向濺鍍，以移除附接至氧化物半導體薄膜32及第二閘極絕緣薄膜31的表面的阻劑殘留物或之類。
藉由濺鍍在氧化物半導體薄膜32及第二閘極絕緣薄膜31上方形成導電薄膜。在形成導電薄膜之前，較佳執行上述預處理，使氫、羥基、或濕氣盡可能少地包含在導電薄膜中。使用由光微影程序所形成之阻劑遮罩來蝕刻導電薄膜，藉此形成電極33及電極34。
接著，執行使用諸如N2、N2O、Ar的氣體之電漿處理以移除在氧化物半導體薄膜32之暴露表面上所吸收的水或之類。替代地，使用氧及氬之混合氣體來執行電漿處理。
在電漿處理之後，不暴露至空氣地形成充當鈍化薄膜並與氧化物半導體薄膜32接觸之絕緣薄膜36。絕緣薄膜36與氧化物半導體薄膜32在氧化物半導體薄膜32不與電極33及電極34接觸的區域中接觸。
在使用氧化矽薄膜作為絕緣薄膜36的情況中，將基板15加熱至室溫或少於100℃的溫度，並且在引進從其移除氫及濕氣的含有高純度氧之濺鍍氣體的同時使用矽半導體靶材來形成包括缺陷的氧化矽薄膜。
例如，在下列條件下藉由脈衝DC濺鍍來形成氧化矽薄膜：使用具有6N(電阻率為0.01 Ωcm)的硼摻雜之矽靶材；靶材與基板之間的距離(T-S距離)為89 mm；壓力為0.4 Pa；直流(DC)功率為6 kW；且周圍環境為氧(氧流速比為100%)。注意到可取代矽靶而使用石英(較佳，合成石英)。注意到使用氧或氧及氬的混合氣體來做為濺鍍氣體。
在那情況中，較佳在移除殘留在處理室中之濕氣的同時形成絕緣薄膜36。這是為了防止氫、羥基、或濕氣被包含在氧化物半導體薄膜32及絕緣薄膜36之中。為了移除殘留在處理室中之濕氣，較佳使用吸收型真空泵。
此外，可在其中絕緣薄膜36與氧化物半導體薄膜32接觸的狀態中在100℃至400℃執行熱處理。由於絕緣薄膜36包括許多缺陷，包含在氧化物半導體薄膜32中的諸如氫、濕氣、羥基、或氫化物的雜質會藉由熱處理而擴散到絕緣薄膜36之中，造成包含在氧化物半導體薄膜32中之雜質的進一步減少。
如上述，當在移除殘留在反應周圍環境中之濕氣的同時形成氧化物半導體薄膜32，可減少在氧化物半導體薄膜32中之氫及氫化物的濃度。因此，可穩定氧化物半導體薄膜32。
在絕緣薄膜36上形成作為平面化薄膜的絕緣薄膜38。作為絕緣薄膜38，例如，以下列方式形成氮化矽薄膜：將基板15加熱至100℃至400℃的溫度；使用矽半導體靶材；且引進含有高純度氮且自其移除氫與濕氣的濺鍍氣體。同樣在那情況中，如同絕緣薄膜36，較佳在移除殘留在處理室中之濕氣的同時形成絕緣薄膜38。
針對第一字線6可使用第一閘極電極22，或可使用導電薄膜在絕緣薄膜38上方形成第一字線6。此外，針對第二字線10可使用第二閘極電極30，或可使用導電薄膜在絕緣薄膜38上方形成第二字線10。
針對第一位元線7可使用電極25，或可使用導電薄膜在絕緣薄膜38上方形成第一位元線。此外，針對第二位元線11可使用電極33，或可使用導電薄膜在絕緣薄膜38上方形成第二位元線11。
(實施例2)
此實施例顯示包括第一記憶胞及第二記憶胞的第一記憶體裝置，且進一步包括與包括在第一記憶胞及第二記憶胞中之電晶體不同的第三電晶體，並使用氧化物半導體薄膜作為第三通道。詳言之，該記憶體裝置包括一第一電晶體及一第一記憶體元件之一第一記憶胞、包括一第二電晶體及一第二記憶體元件之一第二記憶胞、以及一第三電晶體。第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；第一閘極電極為一第一字線的一部分或電連接至第一字線；以及第一源極和汲極電極之一為一第一位元線的一部分或電連接至第一位元線且另一者電連接至第一記憶體元件。第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；第二閘極電極為一第二字線的一部分或電連接至第二字線；以及第二源極和汲極電極之一為一第二位元線的一部分或電連接至第二位元線且另一者電連接至第二記憶體元件。第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極；第三通道以一氧化物半導體薄膜形成；以及第三源極和汲極電極之一電連接至第二字線且啟通第二電晶體之一選擇信號輸入至第三源極和汲極電極之另一者。在紫外線照射前第三電晶體的一臨限電壓為V31；在紫外線照射時第三電晶體的一臨限電壓為V32；以及在紫外線照射後第三電晶體的一臨限電壓為V33。以下列方式將資料寫至第二記憶體元件並從第二記憶體元件讀取資料：供應一電壓(VG)至正被紫外線照射的第三閘極電極以啟通第三電晶體，並輸入選擇信號至第二閘極電極以啟通第二電晶體。注意到滿足V32≦VG<V33<V31(電壓VG等於或高於電壓V32)。
記憶體裝置51包括第一記憶胞52、第二記憶胞53、及第三電晶體62(第4圖)。
第一記憶胞52包括第一電晶體54及第一記憶體元件55。第一電晶體54的第一閘極電極304電連接至第一字線56、電極303(第一源極和汲極電極之一)電連接至第一位元線57且電極305(第一源極和汲極電極之另一者)電連接至第一記憶體元件55。注意到第一閘極電極304可為第一字線56的一部分，且電極303可為第一位元線57的一部分。
第二記憶胞53包括第二電晶體58及第二記憶體元件59。第二電晶體58的第二閘極電極308電連接至第二字線60、電極307(第二源極和汲極電極之一)電連接至第二位元線61、且電極309(第二源極和汲極電極之另一者)電連接至第二記憶體元件59。注意到第二閘極電極308可為第二字線60的一部分，且電極307可為第二位元線61的一部分。
使用以矽製成之半導體薄膜作為第一電晶體54的第一通道302及第二電晶體58的第二通道306。替代地，可使用以鍺、矽-鍺、砷化鎵、碳化矽、或之類製成之半導體薄膜。較佳供應相同電壓(VW)至第一閘極電極304及第二閘極電極308以啟通第一電晶體54及第二電晶體58。注意到第一電晶體54之臨限電壓為V1，第二電晶體58之臨限電壓為V2，且滿足V1<VW及V2<VW。因此，第一電晶體54及第二電晶體58較佳具有相同結構。
第三電晶體62的第三通道310以氧化物半導體薄膜形成。將啟通或關閉第三電晶體62的信號輸入到第三電晶體62之第三閘極電極312。電極313(第三源極和汲極電極之一)電連接至第二字線60。在此，「電連接」一詞包括間接電連接的情況及直接電連接的情況。因此，電極313可直接電連接至第二字線60，或可經由位準移位器及緩衝器或經由解碼器、位準移位器、及緩衝器電連接至第二字線60。
另一方面，第三電晶體62之電極311(第三源極和汲極電極之另一者)電連接至啟通或關閉第二電晶體58之選擇信號係輸入至其之輸入端子63。
第三電晶體62之臨限電壓在當以紫外(UV)線照射第三通道時會改變(第5圖)。第5圖示意性顯示第三電晶體62之閘極電壓(Vg)及汲極電流(Id)之間的關係。線71、線72、及線73分別代表在紫外線照射之前、在紫外線照射之時、在紫外線照射之後的第三電晶體62之Vg-Id關係。第三電晶體62之臨限電壓在無紫外線照射時(在紫外線照射之前)為V31、在紫外線照射之時為V32、且在紫外線照射之後為V33。藉由利用此現象來控制記憶體裝置51。
當實際執行資料寫入及讀取時，將滿足V32≦VG<V33<V31之電壓VG(電壓VG等於或高於V32)供應至第三電晶體62之第三閘極電極312。因此，可在正以紫外線照射時啟通第三電晶體62，同時在無紫外線照射時保持第三電晶體62關閉。注意到第三電晶體62之關閉電流在紫外線照射之時因為光漏的緣故而會增加。
接下來，將說明記憶體裝置51之操作。由第三方可存取之資料係寫入至第一記憶體元件55及自第一記憶體元件55讀取。不應由第三方可存取之資料係寫入至第二記憶體元件59及自第二記憶體元件59讀取。
1.寫入資料至第一記憶體元件55及從第一記憶體元件55讀取資料
首先敘述的是寫入資料(電荷)至第一記憶體元件55及自第一記憶體元件55讀取資料的操作。供應電壓VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一位元線57寫入資料至第一記憶體元件55。資料會被儲存在第一記憶體元件55中，因為在第一記憶體元件55包括電容器或之類。當從第一記憶體元件55讀取資料時，供應電壓VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一記憶體元件55讀取資料至第一位元線57。
另一方面，亦供應啟通第二電晶體58之電壓VW至輸入端子63，並供應VG至第三電晶體62的第三閘極電極312。注意到不以紫外線照射第三電晶體。由於VG低於第三電晶體62的臨限電壓(V31)，第三電晶體62保持關閉。因此，第二電晶體58保持關閉且無法寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料。
2.寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料
敘述的是寫入資料(電荷)至第二記憶體元件59及自第二記憶體元件59讀取資料的操作。供應電壓VG至第三電晶體62的第三閘極電極312。此時，以紫外線照射第三電晶體62，詳言之，第三通道310。第三電晶體62的臨限電壓從V31改變至V32。由於VG高於被紫外線照射之第三電晶體62的臨限電壓(V32)，第三電晶體62為啟通。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二位元線61寫入資料至第二記憶體元件59。資料會被儲存在第二記憶體元件59中，因為在第二記憶體元件59包括電容器或之類。
接下來，當從第二記憶體元件59讀取資料時，供應電壓VG至第三電晶體62的第三閘極電極312。此時，以紫外線照射第三電晶體62。第三電晶體62的臨限電壓改變至V32。由於VG高於被紫外線照射之第三電晶體62的臨限電壓(V32)，第三電晶體62為啟通。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二記憶體元件59讀取資料至第二位元線61。
在寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料之後，停止對第三電晶體62的紫外線照射。第三電晶體62的臨限電壓改變至V33。
3.在第三電晶體62的臨限電壓改變至V33之後寫入資料至第一記憶體元件55及從第一記憶體元件55讀取資料
敘述的是在第三電晶體62的臨限電壓改變至V33之後寫入資料至第一記憶體元件55及自第一記憶體元件55讀取資料的操作。供應電壓VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一位元線57寫入資料至第一記憶體元件55。資料會被儲存在第一記憶體元件55中，因為在第一記憶體元件55包括電容器或之類。當從第一記憶體元件55讀取資料時，供應VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一記憶體元件55讀取資料至第一位元線57。
另一方面，亦供應啟通第二電晶體58之電壓VW至輸入端子63，並供應VG至第三電晶體62的第三閘極電極312。注意到不以紫外線照射第三電晶體。由於VG低於第三電晶體62的臨限電壓(V33)，第三電晶體62保持關閉。因此，第二電晶體58保持關閉且無法寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料。
4.在第三電晶體62的臨限電壓改變至V33之後寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料
供應電壓VG至第三電晶體62的第三閘極電極312。此時，以紫外線照射第三電晶體62。第三電晶體62的臨限電壓從V33改變至V32。由於VG高於被紫外線照射之第三電晶體62的臨限電壓(V32)，第三電晶體62為啟通。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二位元線61寫入資料至第二記憶體元件59。資料會被儲存在第二記憶體元件59中，因為在第二記憶體元件59包括電容器或之類。
接下來，當從第二記憶體元件59讀取資料時，供應電壓VG至第三電晶體62的第三閘極電極312。此時，以紫外線照射第三電晶體62。由於VG高於被紫外線照射之第三電晶體62的臨限電壓(V32)，第三電晶體62為啟通。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二記憶體元件59讀取資料至第二位元線61。
在寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料之後，停止對第三電晶體62的紫外線照射。
於下顯示之一實例如下：將第三電晶體62設置在解碼器及位準移位器之間並經由該位準移位器及緩衝器連接至字線(第6圖)。
設置複數第一記憶胞52及複數第二記憶胞53。設置字線101至106、緩衝器107至112、位準移位器114至119、及解碼器120至125。
將拿解碼器120、位準移位器114、緩衝器107、及字線101作為一實例來說明第一記憶胞52。字線101電連接至緩衝器107的輸出部，且緩衝器107之輸入部電連接至位準移位器114的輸出部。位準移位器114的輸入部電連接至解碼器120的輸出部。選擇信號係從位址線A1及位址線A2輸入至解碼器120的輸入部。
第二記憶胞53電連接至字線105或字線106。作為一實例，將說明解碼器124、位準移位器118、及字線105。字線105電連接至緩衝器111的輸出部，且緩衝器111之輸入部電連接至位準移位器118的輸出部。位準移位器118的輸入部電連接至第三電晶體62的電極313(第三源極及汲極電極之一)，且電極311(第三源極及汲極電極之另一者)電連接至解碼器124之輸出部。選擇信號係從位址線AX及位址線A2輸入至解碼器124的輸入部。
根據來自位址線AX及位址線A2之選擇信號，解碼器124輸出用於寫入資料至第二記憶胞53及從第二記憶胞53讀取資料的選擇信號。選擇信號係輸入至第三電晶體62的電極311。電壓VG係從控制線CTRL輸入至第三電晶體62的第三閘極電極312。若此時以紫外線照射第三電晶體62，則啟通第三電晶體62且經由位準移位器118及緩衝器111輸入選擇信號至字線105，藉此啟通第二記憶胞53。當啟通第二記憶胞53時，可寫入資料至第二記憶胞53及從第二記憶胞53讀取資料。
解碼器125、第三電晶體62、位準移位器119、緩衝器112、字線106、及第二記憶胞53亦以上述方式操作。無法由第三方存取第二記憶胞53，因為設置有第三電晶體。
接下來，將拿解碼器120、位準移位器114、緩衝器107、及字線101作為實例來說明第一記憶胞52。根據來自位址線A1及位址線A2之選擇信號，解碼器120輸出用於寫入資料至第一記憶胞52及從第一記憶胞52讀取資料的選擇信號。選擇信號係經由位準移位器114及緩衝器107輸入至字線101，藉此啟通第一記憶胞52。當啟通第一記憶胞52時，可寫入資料至第一記憶胞52及從第一記憶胞52讀取資料。可由第三方存取第一記憶胞52，因為沒有設置第三電晶體。
於下顯示之一實例如下：將第三電晶體62的電極313(第三源極及汲極之一)連接至解碼器的輸入部(第7圖)。
設置複數第一記憶胞52及複數第二記憶胞53。設置字線101至106、緩衝器107至112、位準移位器114至119、及解碼器120至125。
將拿解碼器120、位準移位器114、緩衝器107、及字線101作為一實例來說明第一記憶胞52。字線101電連接至緩衝器107的輸出部，且緩衝器107之輸入部電連接至位準移位器114的輸出部。位準移位器114的輸入部電連接至解碼器120的輸出部。選擇信號係從位址線A1及位址線A2輸入至解碼器120的輸入部。
第二記憶胞53電連接至字線105或字線106。作為一實例，將說明解碼器124、位準移位器118、及字線105。字線105電連接至緩衝器111的輸出部，且緩衝器111之輸入部電連接至位準移位器118的輸出部。位準移位器118的輸入部電連接至解碼器124的輸出部。解碼器124之輸入部之一電連接器第三電晶體62的電極313，且另一者連接至位址線A2。第三電晶體62的電極311電連接至位址線AX。
根據來自位址線AX及位址線A2之選擇信號，解碼器124輸出用於寫入資料至第二記憶胞53及從第二記憶胞53讀取資料的選擇信號。來自位址線AX之選擇信號係首先輸入至第三電晶體62的電極311。電壓VG係從控制線CTRL輸入至第三電晶體62的第三閘極電極312。若此時以紫外線照射第三電晶體62，則啟通第三電晶體62且來自位址線AX之選擇信號係輸入至解碼器124。之後，選擇信號係經由位準移位器118及緩衝器111輸入至字線105，藉此啟通第二記憶胞53。當啟通第二記憶胞53時，可寫入資料至第二記憶胞53及從第二記憶胞53讀取資料。
解碼器125、第三電晶體62、位準移位器119、緩衝器112、字線106、及第二記憶胞53亦以上述方式操作。無法由第三方存取第二記憶胞53，因為設置有第三電晶體。
接下來，將拿解碼器120、位準移位器114、緩衝器107、及字線101作為一實例來說明第一記憶胞52。根據來自位址線A1及位址線A2之選擇信號，解碼器120輸出用於寫入資料至第一記憶胞52及從第一記憶胞52讀取資料的選擇信號。選擇信號係經由位準移位器114及緩衝器107輸入至字線101，藉此啟通第一記憶胞52。當啟通第一記憶胞52時，可寫入資料至第一記憶胞52及從第一記憶胞52讀取資料。可由第三方存取第一記憶胞52，因為沒有設置第三電晶體62。
第一電晶體54之結構與材料與實施例1中之第一電晶體4的類似。第二電晶體58之結構與材料與實施例1中之第一電晶體4的類似。
第一記憶體元件55之結構與材料與實施例1中之第一記憶體元件5的類似。第二記憶體元件59之結構與材料與實施例1中之第一記憶體元件5的類似。
第三電晶體62之結構與材料與實施例1中之第二電晶體8的類似。
可使用實施例1中所示之方法來製造記憶體裝置51。
(實施例3)
此實施例為實施例2的修改實例。將說明除了第三電晶體外還包括第四電晶體之記憶體裝置。第三電晶體之第三通道包括，如同第一電晶體之第一通道及第二電晶體之第二通道，如矽薄膜之半導體薄膜。第四電晶體之第四通道係以氧化物半導體薄膜所形成。第四電晶體之第四源極及汲極電極之一電連接至第三電晶體的第三閘極電極。
詳言之，記憶體裝置包括具有一第一電晶體及一第一記憶體元件之一第一記憶胞、一具有一第二電晶體及一第二記憶體元件之一第二記憶胞、一第三電晶體、以及一第四電晶體。第一電晶體包括一第一通道、一第一閘極電極、及第一源極和汲極電極；第一閘極電極為一第一字線的一部分或電連接至第一字線；以及第一源極和汲極電極之一為一第一位元線的一部分或電連接至第一位元線且另一者電連接至第一記憶體元件。第二電晶體包括一第二通道、一第二閘極電極、及第二源極和汲極電極；第二閘極電極為一第二字線的一部分或電連接至第二字線；以及第二源極和汲極電極之一為一第二位元線的一部分或電連接至第二位元線且另一者電連接至第二記憶體元件。第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極，且第三源極和汲極電極之一電連接至第二字線且啟通第二電晶體之一選擇信號輸入至第三源極和汲極電極之另一者。第四電晶體包括一第四通道、一第四閘極電極、及第四源極和汲極電極；第四通道以一氧化物半導體薄膜形成；以及第四源極和汲極電極之一電連接至第三閘極電極且啟通第三電晶體之一選擇信號係輸入至第三源極和汲極電極之另一者。在紫外線照射前第四電晶體的一臨限電壓為V31；在紫外線照射時第四電晶體的一臨限電壓為V32；以及在紫外線照射後第四電晶體的一臨限電壓為V33。以下列方式將資料寫至第二記憶體元件並從第二記憶體元件讀取資料：供應一電壓(VG)至正被紫外線照射的第四閘極電極以啟通第四電晶體並因而啟通第三電晶體，並輸入啟通第二電晶體的一選擇信號至第二閘極電極以啟通第二電晶體。注意到滿足V32≦VG<V33<V31(電壓VG等於或高於電壓V32)。
記憶體裝置51包括第一記憶胞52、第二記憶胞53、第三電晶體62、及第四電晶體200(第16圖)。
第一記憶胞52及第二記憶胞53與實施例2中之第一記憶胞52及第二記憶胞53相同。
使用以矽或之類製成之半導體薄膜作為第一電晶體54的第一通道302及第二電晶體58之第二通道306。較佳供應相同電壓(VW)至第一閘極電極304及第二閘極電極308以啟通第一電晶體54及第二電晶體58。注意到第一電晶體54之臨限電壓為V1，第二電晶體58之臨限電壓為V2，且滿足V1<VW及V2<VW。因此，第一電晶體54及第二電晶體58較佳具有相同結構。
如同第一電晶體54的第一通道302及第二電晶體58之第二通道306般，以矽或之類製成第三電晶體62之第三通道310。替代地，可使用以鍺、矽-鍺、砷化鎵、碳化矽、或之類來製成之第三通道310。第四電晶體200之第四通道314以氧化物半導體薄膜形成。
較佳供應相同電壓(VW)至第一閘極電極304、第二閘極電極308、及第三閘極電極312以啟通第一電晶體54、第二電晶體58、及第三電晶體62。注意到第一電晶體54之臨限電壓為V1，第二電晶體58之臨限電壓為V2，第三電晶體62之臨限電壓為V3，且滿足V1<VW、V2<VW、V3<VW。因此，第一電晶體54、第二電晶體58、及第三電晶體62較佳具有相同結構。
將啟通或關閉第三電晶體62的信號輸入到第三電晶體62之第三閘極電極312。電極313(第三源極和汲極電極之一)電連接至第二字線60。在此，「電連接」一詞包括間接電連接的情況及直接電連接的情況。因此，電極313可直接電連接至第二字線60，或可經由位準移位器及緩衝器或經由解碼器、位準移位器、及緩衝器電連接至第二字線60。
另一方面，第三電晶體62之電極311(第三源極和汲極電極之另一者)電連接至啟通或關閉第二電晶體58之選擇信號係輸入至其之輸入端子63。
將啟通或關閉第四電晶體200的信號輸入到第四電晶體200之第四閘極電極316。電極315(第四源極和汲極電極之一)電連接至第三電晶體62之第三閘極電極312。將啟通或關閉第三電晶體62的信號輸入到電極317(第四源極和汲極電極之另一者)。若有需要，可設置電容器201。電容器201儲存即使當第四電晶體200為關閉時用於啟通第三電晶體之電荷。電容器201之電極318電連接至電極315及第三電晶體62之閘極電極312。參考電壓供應至另一電極319。
第四電晶體200之臨限電壓在當以紫外(UV)線照射第四通道314時會改變(第5圖)。線71、線72、及線73分別代表在紫外線照射之前、在紫外線照射之時、在紫外線照射之後的第四電晶體200之Vg-Id關係。第四電晶體200之臨限電壓在無紫外線照射時(在紫外線照射之前)為V31、在紫外線照射之時為V32、且在紫外線照射之後為V33。藉由利用此現象來控制記憶體裝置51。
當實際執行資料寫入及讀取時，將滿足V32≦VG<V33<V31之電壓VG(電壓VG等於或高於V32)供應至第四電晶體200之第四閘極電極。因此，可在正以紫外線照射時啟通第四電晶體200，同時在無紫外線照射時保持第四電晶體200關閉。在其中紫外線照射之前及紫外線照射之後的第四電晶體為通常關閉的電晶體之情況中，VG可等於0V。
當以紫外線照射第四通道314而啟通第四電晶體200時，將啟通或關閉第三電晶體62之信號從電極317輸入至第三閘極電極312。
接下來，將說明記憶體裝置51之操作。由第三方可存取之資料係寫入至第一記憶體元件55及自第一記憶體元件55讀取。不應由第三方可存取之資料係寫入至第二記憶體元件59及自第二記憶體元件59讀取。
1.寫入資料至第一記憶體元件55及從第一記憶體元件55讀取資料
首先敘述的是寫入資料(電荷)至第一記憶體元件55及自第一記憶體元件55讀取資料的操作。供應電壓VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一位元線57寫入資料至第一記憶體元件55。資料會被儲存在第一記憶體元件55中，因為在第一記憶體元件55包括電容器或之類。當從第一記憶體元件55讀取資料時，供應VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一記憶體元件55讀取資料至第一位元線57。
另一方面，亦供應啟通第二電晶體58之電壓VW至輸入端子63，並供應VG至第四電晶體200的第四閘極電極316。注意到不以紫外線照射第四電晶體。由於VG低於第四電晶體200的臨限電壓(V31)，第四電晶體200保持關閉。因此，第三電晶體62及第二電晶體58保持關閉且無法寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料。
2.寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料
敘述的是寫入資料(電荷)至第二記憶體元件59及自第二記憶體元件59讀取資料的操作。供應電壓VG至第四電晶體200的第四閘極電極316。此時，以紫外線照射第四通道314。第四電晶體200的臨限電壓從V31改變至V32。由於VG高於被紫外線照射之第四電晶體200的臨限電壓(V32)，第四電晶體200為啟通。當啟通第四電晶體200時，啟通第三電晶體62的選擇信號(電壓VW)會從電極317輸入至第三閘極電極312。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二位元線61寫入資料至第二記憶體元件59。資料會被儲存在第二記憶體元件59中，因為在第二記憶體元件59包括電容器或之類。
接下來，當從第二記憶體元件59讀取資料時，供應電壓VG至第四電晶體200的第四閘極電極316。此時，以紫外線照射第四電晶體200而加以啟通。當啟通第四電晶體200時，啟通第三電晶體62。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二記憶體元件59讀取資料至第二位元線61。
在寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料之後，停止對第四電晶體200的紫外線照射。第四電晶體200的臨限電壓改變至V33，且關閉第四電晶體200。由於以氧化物半導體形成第四通道314，第四電晶體具有低關閉電流。依此，可保持第三電晶體62之第三閘極電極312的電位。另外，若設置電容器201，保持在電容器201中之電荷使得保持第三閘極電極312之電位變得可能。由於保持第三閘極電極312之電位，即使當不以紫外線照射時仍可啟通第三電晶體62。
3.在第四電晶體200的臨限電壓改變至V33之後寫入資料至第一記憶體元件55及從第一記憶體元件55讀取資料
敘述的是在第四電晶體200的臨限電壓改變至V33之後寫入資料至第一記憶體元件55及自第一記憶體元件55讀取資料的操作。供應電壓VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一位元線57寫入資料至第一記憶體元件55。資料會被儲存在第一記憶體元件55中，因為在第一記憶體元件55包括電容器或之類。當從第一記憶體元件55讀取資料時，供應VW至第一字線56，以供應VW至第一電晶體54之第一閘極電極304；故啟通第一電晶體54。當啟通第一電晶體54時，從第一記憶體元件55讀取資料至第一位元線57。
另一方面，亦供應啟通第二電晶體58之電壓VW至輸入端子63，並供應VG至第四電晶體200的第四閘極電極316。注意到不以紫外線照射第四電晶體200。由於VG低於第四電晶體200的臨限電壓(V33)，第四電晶體200保持關閉。因此，第三電晶體62及第二電晶體58保持關閉且無法寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料。
4.在第四電晶體200的臨限電壓改變至V33之後寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料
供應電壓VG至第四電晶體200的第四閘極電極316。此時，以紫外線照射第四電晶體200。由於VG高於被紫外線照射之第四電晶體200的臨限電壓(V32)，第四電晶體200為啟通。當啟通第四電晶體200時，啟通第三電晶體62。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二位元線61寫入資料至第二記憶體元件59。資料會被儲存在第二記憶體元件59中，因為在第二記憶體元件59包括電容器或之類。
接下來，當從第二記憶體元件59讀取資料時，供應電壓VG至第第四電晶體200的第四閘極電極316。此時，以紫外線照射第四電晶體200。當啟通第四電晶體200時，啟通第三電晶體62。當啟通第三電晶體62時，供應至輸入端子63的電壓VW會供應至第二字線60並接著至第二電晶體58的第二閘極電極308，藉此啟通第二電晶體58。當啟通第二電晶體58時，從第二記憶體元件59讀取資料至第二位元線61。
在寫入資料至第二記憶體元件59及從第二記憶體元件59讀取資料之後，停止對第四電晶體200的紫外線照射。注意到由於第四電晶體200具有低關閉電流，可保持第三電晶體62之第三閘極電極312的電位。另外，若設置電容器201，保持在電容器201中之電荷使得保持第三閘極電極312之電位變得可能。
第一電晶體54之結構與材料與實施例1中之第一電晶體4的類似。第二電晶體58及第三電晶體62之結構與材料與實施例1中之第一電晶體4的類似。
第一記憶體元件55之結構與材料與實施例1中之第一記憶體元件5的類似。第二記憶體元件59之結構與材料與實施例1中之第一記憶體元件5的類似。
第四電晶體200之結構與材料與實施例1中之第二電晶體8的類似。
可使用實施例1中所示之方法來製造記憶體裝置51。
(實施例4)
此實施例顯示實施例1之結構的另一實例，其中資料無法被第三方寫入第二記憶體元件9。詳言之，記憶體裝置包括一寫入電路、一類比開關、及一第三電晶體。第三電晶體包括一第三通道、一第三閘極電極、及第三源極和汲極電極，且第三通道以一氧化物半導體薄膜形成。寫入電路之一輸出輸入至類比開關；類比開關之輸出輸入至第二電晶體的第二源極及汲極電極之一；一寫入致能信號輸入至第三源極和汲極電極之一；第三源極和汲極電極之另一者連接至類比開關的一第一控制端子；以及寫入致能信號之一反向信號輸入至類比開關的一第二控制端子。在紫外線照射前第三電晶體的一臨限電壓為V31；在紫外線照射時第三電晶體的一臨限電壓為V32；以及在紫外線照射後第三電晶體的一臨限電壓為V33。以下列方式將資料寫至第二記憶體元件：供應一電壓(VA)至正被紫外線照射的第三閘極電極以啟通第三電晶體，輸入寫入致能信號至第一控制端子，輸入寫入電路的輸出至第二源極及汲極電極之一，且供應一電壓(VW)至第二閘極電極以啟通第二電晶體。注意到滿足V32≦VA<V33<V31(電壓VA等於或高於電壓V32)，且滿足V23<V21<VW。
此實施例中所示之記憶體裝置1除了第1圖中所示之結構外包括寫入電路83、類比開關82、及第三電晶體81(第8圖)。第三電晶體81包括第三通道320、第三閘極電極322、電極321(第三源極及汲極電極之一)、及電極323(第三源極及汲極電極之另一者)。以氧化物半導體薄膜形成第三電晶體81之第三通道320。
寫入電路83之輸出係輸入至類比開關82。寫入電路83為用於輸出寫入電壓的電路，且可使用已知電路作為寫入電路83。類比開關82的輸出係輸入至第二電晶體8的電極33。寫入(EN)致能信號係輸入至第三電晶體81的電極321，且電極323連接至類比開關82的第一控制端子324。寫入致能信號的反向信號(EN’)係輸入至類比開關82的第二控制端子325。
第三電晶體81之臨限電壓在當以紫外(UV)線照射第三通道320時會改變(第9圖)。第9圖示意性顯示第三電晶體81之閘極電壓(Vg)及汲極電流(Id)之間的關係。線71、線72、及線73分別代表在紫外線照射之前、在紫外線照射之時、在紫外線照射之後的第三電晶體81之Vg-Id關係。第三電晶體81之臨限電壓在無紫外線照射時(在紫外線照射之前)為V31、在紫外線照射之時為V32、且在紫外線照射之後為V33。藉由利用此現象來執行資料寫入。
當實際執行資料寫入時，將滿足V32≦VA<V33<V31之電壓VA(電壓VA等於或高於V32)供應至第三電晶體81的第三閘極電極322。因此，可在正以紫外線照射時啟通第三電晶體81，同時在無紫外線照射時保持第三電晶體81關閉。注意到第三電晶體81之關閉電流在紫外線照射之時因為光漏的緣故而會增加。
從寫入電路83輸出將儲存在第二記憶體元件9中之資料並接著將資料輸入至類比開關82。寫入致能信號(EN)係輸入至類比開關82的第一控制端子324，且寫入致能信號的反向信號(EN’)係輸入至類比開關82的第二控制端子325。寫入致能信號首先係輸入至第三電晶體81的電極321。電壓VA係從控制線CTRL輸入至第三電晶體81的第三閘極電極322。若此時以紫外線照射第三電晶體81，則啟通第三電晶體81且輸入寫入致能信號至類比開關82的第一控制端子324。接著，啟通類比開關82並從寫入電路83經由第二位元線11輸入資料至第二電晶體8之電極33。此時，電壓VW(V23<V21<VW)係從第二字線10輸入至第二電晶體8的第二閘極電極30以啟通第二電晶體8；接著，資料係儲存在第二記憶體元件9中。當以這種方式設置第三電晶體81時，無法由第三方寫入資料至第二記憶體元件9。
雖第8圖中未圖示讀取電路，不用說記憶體裝置1包括讀取電路。類比開關82包括兩個控制端子：第一控制端子324及第二控制端子325。為了防止一控制端子啟通且另一者關閉的不穩定狀態，可如第8圖中所示般設置下拉電阻器90。
第三電晶體81之結構與材料與實施例1中之第二電晶體8的類似。
可使用實施例1中所示之方法來製造記憶體裝置1。
(實施例5)
此實施例中所示的是實施例1至4的任何者應用至其之記憶體模組150(第10圖)。記憶體模組150包括第一記憶胞區域151、第二記憶胞區域152、界面153、列解碼器154、列解碼器155、及行解碼器156。
第一記憶胞區域151包括上述實施例中所示的複數第一記憶胞2(52)。第二記憶胞區域152包括上述實施例中所示的複數第一記憶胞3(53)(第15圖)。
列解碼器154包括，例如，顯示在上述實施例中之解碼器120至123、位準移位器114至117、及緩衝器107至110，並經由字線157連接至第一記憶胞區域151。列解碼器155包括，例如，顯示在上述實施例中之解碼器124及125、位準移位器118及119、及緩衝器111及112，並經由字線158連接至第二記憶胞區域152。
行解碼器156包括，例如，顯示在上述實施例中之寫入電路83及讀取電路，並經由位元線159連接至第一記憶胞區域151及第二記憶胞區域152。
列解碼器154、列解碼器155、及行解碼器156各連接至界面153。
如上述資施例中所述，在第二記憶胞區域152、列解碼器155、及行解碼器156的任何之中設置使用氧化物半導體薄膜作為通道的電晶體。在本發明中，藉由以紫外線(UV)照射電晶體來改變電晶體的臨限電壓。因此，較佳一般以阻擋紫外線光的屏障覆蓋該區域。藉由被允許接取該區域的人移除屏障，並接著以紫外線照射電晶體。由於以屏障覆蓋該區域，第三方無法存取該區域。
(實施例6)
在此實施例中顯示的是包括上述實施例中所述之記憶體模組的RFID標籤500(第11圖)。
RFID標籤500包括天線電路501及信號處理電路502。信號處理電路502包括整流器電路503、電力供應電路504、解調變電路505、振盪電路506、邏輯電路507、記憶體控制電路508、記憶體電路509、邏輯電路510、放大器511、及調變電路512。記憶體電路509包括上述實施例中之記憶體模組。
由天線電路501所接收的通訊信號係輸入至解調變電路505。接收到的通訊信號之頻率，亦即在天線電路501與讀取器/寫入器之間傳送的信號之頻率為，例如，13.56 MHz、915 MHz、或在UHF(超高頻)帶中之2.45 MHz，其係依據ISO標準或之類而定。不用說，在天線電路501與讀取器/寫入器之間傳送的信號之頻率不限於此，且可使用，例如，為亞毫米波的300 GHz至3 THz、為毫米波的30 GHz至300 GHz、為微波的3 GHz至30 GHz、為超高頻波的300 MHz至3 GHz、及為非常高頻的30 MHz至300 MHz。此外，在天線電路501與讀取器/寫入器之間傳送的信號為載波調變信號。藉由類比調變或數位調變來調變載波，並可使用振幅調變、相位調變、頻率調變、及展頻的任何者。較佳地，使用振幅調變或頻率調變。
來自振盪電路506的振盪信號輸出係供應至邏輯電路507作為時脈信號。另外，在解調變電路505中解調變已調變的載波。解調變信號係傳送至邏輯電路507並加以分析。在邏輯電路507中分析的信號係傳送至記憶體控制電路508。記憶體控制電路508控制記憶體電路509以從記憶體電路509取得資料並傳送至邏輯電路510。在邏輯電路510中編碼並在放大器511中放大傳送至邏輯電路510的信號。藉由放大信號，調變電路512調變載波。根據經調變的載波，讀取器/寫入器辨認來自RFID標籤500的信號。
整流輸入至整流器電路503的載波並接著將其輸入至電力供應電路504。以此方式獲得的電力供應電壓係從電力供應電路504供應至解調變電路505、振盪電路506、邏輯電路507、記憶體控制電路508、記憶體電路509、邏輯電路510、放大器511、調變電路512、及之類。
對於信號處理電路502與天線電路501中的天線之間的連結並無特別限制。例如，藉由打線接合或凸塊連結連接天線與信號處理電路502。替代地，形成信號處理電路502以具有晶片且其之一表面用為電極並附接至天線。信號處理電路502及天線可使用ACF(各向異性導電膜)互相附接。
天線堆疊在與信號處理電路502相同之基板上方，或形成為外部天線。不用說，天線設置在信號處理電路的上方或下方。
在整流器電路503中，將天線電路501所接收到之載波所誘發之AC信號轉換成DC信號。
RFID標籤500可包括電池561(第12圖)。當從整流器電路503輸出之電力供應電壓不足以操作信號處理電路502時，電池561亦供應電力供應電壓至信號處理電路502的各個電路，如解調變電路505、振盪電路506、邏輯電路507、記憶體控制電路508、記憶體電路509、邏輯電路510、放大器511、及調變電路512。
可將從整流器電路503輸出之電力供應電壓的多餘電壓儲存在電池561中。當在RFID標籤500中設置除了天線電路501及整流器電路503之外的天線電路及整流器電力時，可從隨機產生之電磁波及之類獲得儲存在電池561中之能量。
藉由充電可連續使用電池。作為電池，使用形成片型式的電池。例如，藉由使用包括凝膠電解質、鋰離子電池、鋰備用電池、或之類的鋰聚合物電池，可實現電池尺寸的縮減。例如，可使用鎳金屬氫化物電池或鎳鎘電池。替代地，可使用具有大電容值之電容器或之類。
(實施例7)
在此實施例中，將顯示在上述實施例中所示的RFID標籤800之一應用實例(第13A至13F圖)。
廣泛使用RF標籤800且可用於例如諸如帳單、零錢、證券、無記名債券、文件(如駕照或居名卡，參見第13A圖)的產品、包裝箱(如包裝紙或瓶，參見第13C圖)、記錄媒體(如DVD轉體或錄影帶，參見第13B圖)、車輛(如腳踏車，參見第13D圖)、私人物品(如袋子或眼鏡)、食物、植物、動物、人體、衣服、家庭用品、及電子電器(如液晶顯示裝置、EL顯示裝置、電視機、或手機)、或產品上的標籤(參見第13E及13F圖)。
RF標籤800藉由安裝在印刷版上、附接至產品表面、或嵌入產品中而固定至產品。例如，RF標籤800藉由嵌入書的紙張中或包裝的有機樹脂中而固定至各個產品。由於RF標籤800在尺寸、厚度、及重量上可減少。可將其固定至產品而不損及產品的設計。此外，帳單、零錢、證券、無記名債券、文件、或之類藉由設置有RF標籤800而可具有識別功能，並可利用識別功能來防止偽造。此外，可藉由提供RF標籤給包裝箱、記錄媒體、私人用品、食物、衣服、家庭用品、電子電器、或之類來改善諸如檢驗系統之系統效率。藉由設置有RF標籤800，車輛亦可具有對抗偷竊或之類的更高之安全性。
[實例1]
第14A至14C圖各顯示薄膜電晶體之Vg(V)及Id(A)之間的關係之測量的一實例。薄膜電晶體使用氧化物半導體薄膜作為通道。第14A圖為在紫外線照射之前的Vg-Id曲線、第14B圖為在紫外線照射之時的Vg-Id曲線、第14C圖為在紫外線照射之後的Vg-Id曲線。在圖中，Vth代表臨限電壓、S-值代表S值且VDS代表汲極電壓。紫外線具有254 nm的波長及0.06 mW/cm2的強度，且照射時間為三分鐘。使用In-Ga-Zn-O為基的氧化物半導體薄膜作為通道。薄膜電晶體具有如第3圖中所示之底閘極結構。紫外線從通道上方發射至通道。
當以紫外線照射薄膜電晶體時，臨限電壓從-0.54 V改變成-3.23 V，且在紫外線照射之後進一步改變至-2.16 V。藉由利用此現象來操作薄膜電晶體。
此申請案依據2009年11月18日向日本專利局申請之日本專利申請案序號2009-262764，其全部內容以引用方式併於此。
1．．．記憶體裝置
2．．．第一記憶胞
3．．．第二記憶胞
4．．．第一電晶體
5．．．第一記憶體元件
6．．．第一字線
7．．．第一位元線
8．．．第二電晶體
9．．．第二記憶體元件
10．．．第二字線
11．．．第二位元線
15．．．基板
16．．．絕緣薄膜
17．．．第一通道
18．．．區域
19．．．區域
20．．．矽薄膜
21．．．第一閘極絕緣薄膜
22．．．第一閘極電極
23．．．絕緣薄膜
24．．．絕緣薄膜
25．．．電極
26．．．電極
27．．．電極
28．．．電極
29．．．絕緣薄膜
30．．．第二閘極電極
31．．．第二閘極絕緣薄膜
32．．．氧化物半導體薄膜
33．．．電極
34．．．電極
35．．．電極
36．．．絕緣薄膜
38．．．絕緣薄膜
41．．．線
42．．．線
43．．．線
51．．．記憶體裝置
52．．．第一記憶胞
53．．．第二記憶胞
54．．．第一電晶體
55．．．第一記憶體元件
56．．．第一字線
57．．．第一位元線
58．．．第二電晶體
59．．．第二記憶體元件
60．．．第二字線
61．．．第二位元線
62．．．第三電晶體
63．．．輸入端子
71．．．線
72．．．線
73．．．線
81．．．第三電晶體
82．．．類比開關
83．．．寫入電路
90．．．下拉電阻器
101．．．字線
102．．．字線
103．．．字線
104．．．字線
105．．．字線
106．．．字線
107．．．緩衝器
108．．．緩衝器
109．．．緩衝器
110．．．緩衝器
111．．．緩衝器
112．．．緩衝器
114．．．位準移位器
115．．．位準移位器
116．．．位準移位器
117．．．位準移位器
118．．．位準移位器
119．．．位準移位器
120．．．解碼器
121．．．解碼器
122．．．解碼器
123．．．解碼器
124．．．解碼器
125．．．解碼器
150．．．記憶體模組
151．．．第一記憶胞區域
152．．．第二記憶胞區域
153．．．界面
154．．．列解碼器
155．．．列解碼器
156．．．行解碼器
157．．．字線
158．．．字線
159．．．位元線
200．．．第四電晶體
201．．．電容器
301．．．第二通道
302．．．第一通道
303．．．電極
304．．．第一閘極電極
305．．．電極
306．．．第二通道
307．．．電極
308．．．第二閘極電極
309．．．電極
310．．．第三通道
311．．．電極
312．．．第三閘極電極
313．．．電極
314．．．第四通道
315．．．電極
316．．．第四閘極電極
317．．．電極
318．．．電極
319．．．電極
320．．．第三通道
321．．．電極
322．．．第三閘極電極
323．．．電極
324．．．第一控制端子
325．．．第二控制端子
500．．．RFID標籤
501．．．天線電路
502．．．信號處理電路
503．．．整流器電路
504．．．電力供應電路
505．．．解調變電路
506．．．振盪電路
507．．．邏輯電路
508．．．記憶體控制電路
509．．．記憶體電路
510．．．邏輯電路
511．．．放大器
512．．．調變電路
561．．．電池
800．．．RFID標籤
在附圖中：
第1圖為繪示實施例1之記憶體裝置的圖；
第2圖為顯示臨限電壓中之改變的圖；
第3圖為記憶體裝置之剖面圖；
第4圖為繪示記憶體裝置之圖；
第5圖為顯示臨限電壓中之改變的圖；
第6圖為繪示實施例2之記憶體裝置的圖；
第7圖為繪示實施例2之記憶體裝置的圖；
第8圖為繪示實施例4之記憶體裝置的圖；
第9圖為顯示臨限電壓中之改變的圖；
第10圖為繪示記憶體模組之圖；
第11圖為繪示RFID標籤的圖；
第12圖為繪示RFID標籤的圖；
第13A至13F圖為繪示RFID標籤之應用實例的圖；
第14A至14C圖為各顯示臨限電壓中之改變的圖；
第15圖為繪示記憶體模組之圖；以及
第16圖為繪示實施例3之記憶體裝置的圖。
1．．．記憶體裝置
2．．．第一記憶胞
3．．．第二記憶胞
4．．．第一電晶體
5．．．第一記憶體元件
6．．．第一字線
7．．．第一位元線
8．．．第二電晶體
9．．．第二記憶體元件
10．．．第二字線
11．．．第二位元線
17．．．第一通道
22．．．第一閘極電極
25．．．電極
26．．．電極
27．．．電極
28．．．電極
30．．．第二閘極電極
33．．．電極
34．．．電極
35．．．電極
301．．．第二通道

Claims (9)

  1. 一種記憶體裝置，包含：一第一記憶胞；以及一第二記憶胞，該第一記憶胞包含一第一電晶體及一第一記憶體元件，該第一電晶體包含一第一通道、一第一閘極電極、及第一源極和汲極電極，其中該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及其中該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件，該第二記憶胞包含一第二電晶體及一第二記憶體元件，該第二電晶體包含一第二通道、一第二閘極電極、及第二源極和汲極電極，其中該第二閘極電極為一第二字線的一部分或電連接至該第二字線；其中該第二通道包含一氧化物半導體薄膜；以及其中該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件，其中在紫外線照射前該第二電晶體的一臨限電壓(V21) 高於該第一電晶體的一臨限電壓(V1)；其中在紫外線照射時該第二電晶體的一臨限電壓(V22)低於該電壓V21；其中在紫外線照射後該第二電晶體的一臨限電壓(V23)低於該電壓V21且高於該電壓V22及該電壓V1；其中當供應一電壓(VG)至被紫外線照射之該第二電晶體的該第二閘極電極而使該第二電晶體啟通時，讀取該第二記憶體元件中所儲存之資料；以及其中滿足V1≦VG(該電壓VG等於或高於該電壓V1)及V22≦VG<V23<V21(該電壓VG等於或高於該電壓V22)。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中藉由供應該電壓VG至該第一閘極電極以啟通該第一電晶體來讀取該第一記憶體元件中所儲存的資料。
  3. 如申請專利範圍第1項所述之記憶體裝置，其中該第一通道包含矽。
  4. 如申請專利範圍第1項所述之記憶體裝置，進一步包含一寫入電路、一類比開關、及一第三電晶體，該第三電晶體包含一第三通道、一第三閘極電極、及第三源極和汲極電極，該第三通道包含一第二氧化物半導體薄膜，其中該寫入電路之一輸出輸入至該類比開關；其中該類比開關之輸出輸入至該第二電晶體的該些第二源極及汲極電極之一；其中一寫入致能信號輸入至該些第三源極和汲極電極 之一，且該些第三源極和汲極電極之另一者連接至該類比開關的一第一控制端子；其中該寫入致能信號之一反向信號輸入至該類比開關的一第二控制端子；其中在紫外線照射前該第三電晶體的一臨限電壓為V31；其中在紫外線照射時該第三電晶體的一臨限電壓為V32；其中在紫外線照射後該第三電晶體的一臨限電壓為V33；其中以下列方式將資料寫至該第二記憶體元件：供應一電壓(VA)至被紫外線照射的該第三閘極電極以啟通該第三電晶體，輸入該寫入致能信號至該第一控制端子，輸入該寫入電路的該輸出至該些第二源極及汲極電極之一，且供應一電壓(VW)至該第二閘極電極以啟通該第二電晶體；以及其中滿足V32≦VA<V33<V31(該電壓VA等於或高於該電壓V32)及V23<V21<VW。
  5. 一種記憶體裝置，包含：包含一第一電晶體及一第一記憶體元件之一第一記憶胞；包含一第二電晶體及一第二記憶體元件之一第二記憶胞；以及一第三電晶體， 該第一電晶體包含一第一通道、一第一閘極電極、及第一源極和汲極電極，其中該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及其中該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件，該第二電晶體包含一第二通道、一第二閘極電極、及第二源極和汲極電極，其中該第二閘極電極為一第二字線的一部分或電連接至該第二字線；以及其中該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件，該第三電晶體包含一第三通道、一第三閘極電極、及第三源極和汲極電極，其中該第三通道包含一氧化物半導體薄膜；以及其中該些第三源極和汲極電極之一電連接至該第二字線且啟通該第二電晶體之一選擇信號輸入至該些第三源極和汲極電極之另一者，其中在紫外線照射前該第三電晶體的一臨限電壓為V31；其中在紫外線照射時該第三電晶體的一臨限電壓為V32； 其中在紫外線照射後該第三電晶體的一臨限電壓為V33；其中以下列方式將資料寫至該第二記憶體元件並從該第二記憶體元件讀取資料：供應一電壓(VG)至被紫外線照射的該第三閘極電極以啟通該第三電晶體，並輸入該選擇信號至該第二閘極電極以啟通該第二電晶體；以及其中滿足V32≦VG<V33<V31(該電壓VG等於或高於該電壓V32)。
  6. 如申請專利範圍第5項所述之記憶體裝置，進一步包含一解碼器、一位準移位器、及一緩衝器，其中該些第三源極和汲極電極之一經由該位準移位器及該緩衝器電連接至該第二字線；以及其中從該解碼器輸入該選擇信號至該些第三源極和汲極電極之另一者。
  7. 如申請專利範圍第5項所述之記憶體裝置，進一步包含一解碼器、一位準移位器、一緩衝器、及一位址線，其中該些第三源極和汲極電極之一經由該解碼器、該位準移位器、及該緩衝器電連接至該第二字線；以及其中從該位址線輸入該選擇信號至該些第三源極和汲極電極之另一者。
  8. 一種記憶體裝置，包含：包含一第一電晶體及一第一記憶體元件之一第一記憶胞；包含一第二電晶體及一第二記憶體元件之一第二記憶 胞；一第三電晶體；以及一第四電晶體，該第一電晶體包含一第一通道、一第一閘極電極、及第一源極和汲極電極，其中該第一閘極電極為一第一字線的一部分或電連接至該第一字線；以及其中該些第一源極和汲極電極之一為一第一位元線的一部分或電連接至該第一位元線且另一者電連接至該第一記憶體元件，該第二電晶體包含一第二通道、一第二閘極電極、及第二源極和汲極電極，其中該第二閘極電極為一第二字線的一部分或電連接至該第二字線；以及其中該些第二源極和汲極電極之一為一第二位元線的一部分或電連接至該第二位元線且另一者電連接至該第二記憶體元件，該第三電晶體包含一第三通道、一第三閘極電極、及第三源極和汲極電極，其中該些第三源極和汲極電極之一電連接至該第二字線且啟通該第二電晶體之一選擇信號輸入至該些第三源極和汲極電極之另一者，該第四電晶體包含一第四通道、一第四閘極電極、及第四源極和汲極電極， 其中該第四通道包含一氧化物半導體薄膜；以及其中該些第四源極和汲極電極之一電連接至該第三閘極電極且啟通該第三電晶體之一選擇信號輸入至該些第四源極和汲極電極之另一者，其中在紫外線照射前該第四電晶體的一臨限電壓為V31；其中在紫外線照射時該第四電晶體的一臨限電壓為V32；其中在紫外線照射後該第四電晶體的一臨限電壓為V33；其中以下列方式將資料寫至該第二記憶體元件並從該第二記憶體元件讀取資料：供應一電壓(VG)至被紫外線照射的該第四閘極電極以啟通該第四電晶體並因而啟通該第三電晶體，並輸入啟通該第二電晶體的一選擇信號至該第二閘極電極以啟通該第二電晶體；以及其中滿足V32≦VG<V33<V31(該電壓VG等於或高於該電壓V32)。
  9. 一種記憶體裝置，包含：一記憶胞，該記憶胞包含一電晶體及一記憶體元件，該電晶體包含一通道、一閘極電極、及源極和汲極電極，其中該通道包含氧化物半導體薄膜；以及其中該些源極和汲極電極之一電連接至該記憶體 元件，其中在紫外線照射前該電晶體的一臨限電壓為電壓V21，其中在紫外線照射時該電晶體的一臨限電壓為電壓V22，其中在紫外線照射後該電晶體的一臨限電壓為電壓V23，其中當供應一電壓VG至被紫外線照射之該電晶體的該閘極電極而使該電晶體啟通時，讀取該記憶體元件中所儲存之資料，以及其中滿足V22≦VG<V23<V21(該電壓VG等於或高於該電壓V22)。
TW099137469A 2009-11-18 2010-11-01 記憶體裝置 TWI515738B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009262764 2009-11-18

Publications (2)

Publication Number Publication Date
TW201140599A TW201140599A (en) 2011-11-16
TWI515738B true TWI515738B (zh) 2016-01-01

Family

ID=44010629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137469A TWI515738B (zh) 2009-11-18 2010-11-01 記憶體裝置

Country Status (4)

Country Link
US (1) US8283662B2 (zh)
JP (2) JP5211141B2 (zh)
TW (1) TWI515738B (zh)
WO (1) WO2011062029A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI664631B (zh) 2010-10-05 2019-07-01 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP6000560B2 (ja) 2011-02-02 2016-09-28 株式会社半導体エネルギー研究所 半導体メモリ装置
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8722525B2 (en) * 2011-06-21 2014-05-13 Micron Technology, Inc. Multi-tiered semiconductor devices and associated methods
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2911202B1 (en) * 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
JP6635670B2 (ja) * 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
JP2016115907A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 薄膜トランジスタ及びその製造方法、アレイ基板並びに液晶表示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165971A (ja) * 1986-01-17 1987-07-22 Sharp Corp ダイナミツク型半導体記憶素子
JPS62208665A (ja) * 1986-03-07 1987-09-12 Mitsubishi Electric Corp 積層形半導体記憶装置
JPS63292485A (ja) * 1987-05-25 1988-11-29 Mitsubishi Electric Corp 半導体メモリの行デコ−ダ回路
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100316060B1 (ko) * 1998-06-16 2002-02-19 박종섭 플래시메모리의레이아웃및그형성방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101283539B1 (ko) * 2007-08-29 2013-07-15 삼성전자주식회사 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100135544A (ko) * 2009-06-17 2010-12-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Also Published As

Publication number Publication date
TW201140599A (en) 2011-11-16
WO2011062029A1 (en) 2011-05-26
JP2013149984A (ja) 2013-08-01
JP5211141B2 (ja) 2013-06-12
US20110114946A1 (en) 2011-05-19
JP2011129889A (ja) 2011-06-30
US8283662B2 (en) 2012-10-09
JP5560358B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
TWI515738B (zh) 記憶體裝置
JP6708707B2 (ja) 半導体装置
US10121904B2 (en) Semiconductor device
US9153338B2 (en) Semiconductor memory device
TWI570845B (zh) 半導體裝置
US20160336051A1 (en) Semiconductor storage device
TW201201216A (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees