TWI514775B - 時脈邊緣偵測裝置與方法 - Google Patents
時脈邊緣偵測裝置與方法 Download PDFInfo
- Publication number
- TWI514775B TWI514775B TW102126026A TW102126026A TWI514775B TW I514775 B TWI514775 B TW I514775B TW 102126026 A TW102126026 A TW 102126026A TW 102126026 A TW102126026 A TW 102126026A TW I514775 B TWI514775 B TW I514775B
- Authority
- TW
- Taiwan
- Prior art keywords
- edge detection
- clock
- negative
- positive
- tested
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
本發明是關於準位偵測裝置與方法,尤其是關於時脈邊緣偵測裝置與方法。
一般電子電路需要依據一參考時脈以讓個別元件進行運作或讓不同元件同步運作。該參考時脈通常由一頻率合成器依據一來源時脈而產生。為了確保該參考時脈具有均等的高準位維持時間與低準位維持時間以避免誤運作(malfunction),該頻率合成器理想上應產生工作週期為50%的參考時脈。然而,由於製程飄移(process variation)的關係,該頻率合成器所產生之參考時脈的工作週期可能迥異於50%,且由於設計資源上的限制,該頻率合成器可能不具備足夠的預置校正功能來更正該工作週期之偏差。因此,為了兼顧製程飄移的因素以及設計資源的有效利用,本技術領域需要一種能夠偵測參考時脈之工作週期的技術,藉此瞭解製程飄移的影響並提供相關參數以供校正或供日後設計利用。
更多關於本領域之先前技術可參考下列文獻:專利號6671652之美國專利;專利號7400555之美國專利;以及專利號7403055之美國專利。
鑑於上述,本發明之一目的在於提供一種時脈邊緣偵測裝置與一種時脈邊緣偵測方法,藉此偵測一待測時脈之正緣與負緣,並產生一偵測結果以供後續利用。
本發明之另一目的在於提供一種時脈邊緣偵測裝置與一種時脈邊緣偵測方法,藉此計算一待測時脈之工作週期以供校正或設計參考。
本發明揭露了一種時脈邊緣偵測裝置,能夠偵測一待測時脈之正緣與負緣。依據本發明之一實施例,該時脈邊緣偵測裝置包含:一延遲電路,包含複數個串聯之延遲單元,用來接收該待測時脈並加以傳輸;一暫存器電路,包含複數個暫存器,耦接該延遲電路,用來依據一工作時脈記錄並輸出該待測時脈之複數個準位,其中每該暫存器包含一資料輸入端、一資料輸出端以及一工作時脈接收端,該工作時脈接收端用來接收該工作時脈,該資料輸入端耦接於二該相鄰延遲單元之間;一正緣偵測電路,包含複數個正緣偵測單元,耦接該暫存器電路之該些資料輸出端,用來偵測該待測時脈之正緣,其中每該正緣偵測單元包含一正緣偵測邏輯單元,耦接二該相鄰暫存器之該資料輸出端,用來依據該二相鄰暫存器所分別記錄之該待測時脈之準位產生一正緣偵測值;以及一負緣偵測電路,包含複數個負緣偵測單元,耦接該暫存器電路之該些資料輸出端,用來偵測該待測時脈之負緣,其中每該負緣偵測單元包含一負緣偵測邏輯單元,耦接二該相鄰暫存器之該資料輸出端,用來依據該二相鄰暫存器所分別記錄之該待測時脈之準位產生一負緣偵測值。
上述實施例中,該時脈邊緣偵測裝置可進一步包含:一計算電路,耦接該正緣偵測電路與該負緣偵測電路,用來依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期。
本發明亦揭露了一種時脈邊緣偵測方法,能夠偵測一待測時脈之正緣與負緣,係由本發明之時脈邊緣偵測裝置或其等效裝置來執行。依據本發明之一實施例,該時脈邊緣偵測方法包含下列步驟:接收該待測時脈並依據一預先安排之傳輸過程來傳輸該待測時脈;依據一工作時脈記錄該待測時脈之複數個準位值;依據該複數個準位值進行一正緣偵測邏輯運算,以偵測該待測時脈之正緣,並產生複數個正緣偵測值;儲存該複數個正緣偵測值;依據該複數個準位值進行一負緣偵測邏輯運算,以偵測該待測時脈之負緣,並產生複數個負緣偵測值;以及儲存該複數個負緣偵測值,其中該正緣偵測邏輯運算相異於該負緣偵測邏輯運算。
上述實施例中,該時脈邊緣偵測方法可進一步包含下列步驟:依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含時脈邊緣偵測裝置與方法,用來偵測一待測時脈之正緣與負緣,藉此產生一偵測結果以供後續利用。該裝置及方法可應用於一積體電路或一系統裝置,在實施為可能的前提下,本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明,亦即本發明之實施並不限於後敘之實施例。由於本發明之時脈邊緣偵測裝置所包含之部分元件單獨而言可能為已知元件,因此在不影響該裝置發明之充分揭露及可實施性的前提下,以下說明對於已知元件的細節將予以節略。此外,本發明之時脈邊緣偵測方法可藉由本發明之時脈邊緣偵測裝置或其等效裝置來實現,在不影響該方法發明之充分揭露及可實施性的前提下,以下方法發明之說明將著重於步驟內容而非硬體。
請參閱圖1,其係本發明之時脈邊緣偵測裝置之一實施例的示意圖,該實施例可偵測一待測時脈之正緣與負緣,並產生複數個正緣偵測值與負緣偵測值以供利用,該待測時脈可取自於一積體電路中容易發生時脈飄移的部分,或該積體電路中容易受時脈飄移所影響的部分。如圖1所示,本實施例之時脈邊緣偵測裝置100包含:一延遲電路110,包含複數個串聯之延遲單元112(例如反相器、緩衝器或反相器與緩衝器之組合),用來接收該待測時脈並加以傳輸;一暫存器電路120,包含複數個暫存器122(例如正反器),耦接該延遲電路110,用來依據一工作時脈記錄並輸出該待測時脈之複數個準位,其中每該暫存器112包含一資料輸入端、一資料輸出端以及一工作時脈接收端,該工作時脈接收端用來接收該工作時脈,該資料輸入端耦接於二相鄰延遲單元112之間;一正緣偵測電路130,包含複數個正緣偵測單元132,耦接該暫存器電路120之該些資料輸出端,用來偵測該待測時脈之正緣,其中每該正緣偵測單元132包含一正緣偵測邏輯單元1322(例如邏輯閘或邏輯閘與反相器之組合),耦接二相鄰暫存器122之資料輸出端,用來依據該二相鄰暫存器122所分別記錄之該待測時脈之準位產生一正緣偵測值;以及一負緣偵測電路140,包含複數個負緣偵測單元142(例如邏輯閘或邏輯閘與反相器之組合),耦接該暫存器電路120之該些資料輸出端,用來偵測該待測時脈之負緣,其中每該負緣偵測單元142包含一負緣偵測邏輯單元1422,耦接二相鄰暫存器122之資料輸出端,用來依據該二相鄰暫存器122所分別記錄之該待測時脈之準位產生一負緣偵測值。上述正緣偵測值與負緣偵測值可用來定義該待測時脈之工作週期,此部分容後說明。
請繼續參閱圖1,延遲電路110可由一或多個反相器及/或一或多個緩衝器所組成,而依據該待測時脈所經過的反相器之數目,每該正緣偵測單元132與每該負緣偵測單元142會分別對所接收之待測時脈施以不同處理,藉此進行正緣及負緣偵測。舉例來說,若一正緣偵測單元132由二暫存單元122之資料輸出端所接收的二待測時脈均經過奇數個或偶數個(包含零個)反相器,該正緣偵測單元132會將該二待測時脈之傳輸順序較晚者施以一反相處理,然後再執行一邏輯與(Logic AND)處理(如圖2b所示);若一正緣偵測單元132所接收之二待測時脈分別經過奇數個及偶數個反相器,該正緣偵測單元132屬於一正緣偵測單元連接順序之奇數者會將該二待測時脈均施以該反相處理以及該邏輯與處理,而該正緣偵測單元132屬於該正緣偵測單元連接順序之偶數者會對該二待測時脈施以該邏輯與處理(如圖2a所示);另一方面,若一負緣偵測單元142由二暫存單元122之資料輸出端所接收之二待測時脈均經過奇數個或偶數個的反相器,該負緣偵測單元142會將該二待測時脈之傳輸順序較早者施以該反相處理,接著再執行該邏輯與處理(如圖3b所示);而若一負緣偵測單元142所接收之二待測時脈分別經過奇數個及偶數個的反相器,該負緣偵測單元142屬於一負緣偵測單元連接順序之奇數者會對該二待測時脈施以該邏輯與處理,而該負緣偵測單元142屬於該負緣偵測單元連接順序之偶數者則會對該二待測時脈均施以該反相處理以及該邏輯與處理(如圖3a所示)。
請參閱圖2a,其係圖1之正緣偵測電路130之一實施例的示意圖,如圖所示,於該時脈邊緣偵測裝置100中,該複數個延遲單元112均為反相器,此時任二個相鄰之正緣偵測單元132的其中之一會利用其正緣偵測邏輯單元1322對該待測時脈作一反相處理以及一邏輯與處理,另一個正緣偵測單元132則會利用其正緣偵測邏輯單元1322對該待測時脈作該邏輯與處理,藉此產生該些正緣偵測值。另請參閱圖2b,其係圖1之正緣偵測電路130之另一實施例的示意圖,如圖所示,於該時脈邊緣偵測裝置100中,該複數個延遲單元112均為緩衝器,此時該些正緣偵測單元132會對所接收之待測時脈執行相同或等效處理,以產生該些正緣偵測值,更精確地說,每該正緣偵測單元132會利用其正緣偵測邏輯單元1322對所接收之二待測時脈之傳輸順序較早者施以一邏輯與處理,而對該二待測時脈之傳輸順序較晚者施以一反相處理與該邏輯與處理。
請繼續參閱圖2a與圖2b,於此二實施例中,每該正緣偵測單元132另包含一正緣偵測值儲存單元1324(例如一正反器),其耦接該正緣偵測邏輯單元1322,用來依據該工作時脈記錄該正緣偵測值。然而於本發明之另一實施例中,該些正緣偵測單元132耦接至一儲存電路(未圖示),並將該些正緣偵測值儲存於該儲存電路中,其中該儲存電路可透過已知的技術來實現。
另一方面,請參閱圖3a,其係圖1之負緣偵測電路140之一實施例的示意圖,如圖所示,於該時脈邊緣偵測裝置100中,該複數個延遲單元112均為反相器,此時任二個相鄰之負緣偵測單元142的其中之一會對該待測時脈施以一邏輯與處理,另一個負緣偵測單元142則會對該待測時脈施以一反相處理以及該邏輯與處理,藉此產生該些負緣偵測值。另請參閱圖3b,其係圖1之負緣偵測電路140之另一實施例的示意圖,如圖所示,於該時脈邊緣偵測裝置100中,該複數個延遲單元112均為緩衝器,此時該些負緣偵測單元142會對該待測時脈執行相同或等效處理,以產生該些負緣偵測值,更精確地說,每該負緣偵測單元142會利用其負緣偵測邏輯單元1422對所接收之二待測時脈之傳輸順序較早者施以一反相處理與一邏輯與處理,而對該二待測時脈之傳輸順序較晚者施以該邏輯與處理。
請繼續參閱圖3a與圖3b,於此二實施例中,每該負緣偵測單元142另包含一負緣偵測值儲存單元1424(例如一正反器),其耦接該負緣偵測邏輯單元1422,用來依據該工作時脈記錄該負緣偵測值。然而於本發明之另一實施例中,該些負緣偵測單元142耦接至一儲存電路(未圖示),並將該些負緣偵測值儲存於該儲存電路中,其中該儲存電路可透過已知的技術來實現。請注意,前述複數個正緣偵測值需記錄至少二正緣且複數個負緣偵測值需記錄至少一負緣,或該些負緣偵測值需記錄至少二負緣且該些正緣偵測值需記錄至少一正緣,藉此保存足夠的時脈邊緣資訊以供利用,換句話說,延遲單元112之數目、暫存單元122之數目、正緣偵測單元132之數目以及負緣偵測單元142之數目須足以記錄最低限度的時脈邊緣資訊以供利用。
請參閱圖4,其係本發明之時脈邊緣偵測裝置之另一實施例的示意圖。圖4與圖1的差別在於圖4之時脈邊緣偵測裝置400進一步包含:一計算電路150,耦接該正緣偵測電路130與該負緣偵測電路140,用來依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期。更精確地說,該計算電路150依據該些正緣偵測值所記錄之一正緣與該些負緣偵測值所記錄之一負緣之間隔來決定該待測時脈之工作週期的分子,並依據該些正緣偵測值所記錄之二正緣之間隔或該些負緣偵測值所記錄之二負緣之間隔來決定該待測時脈之工作週期的分母,進而依據該分子與該分母計算出該待測時脈之工作週期。舉例而言,假定該些正緣偵測值為0001000000000100000000,該些負緣偵測值為0000000001000000000100,此時該計算電路150可將該些正緣偵測值的第一個正緣與該些負緣偵測值的第一個負緣之間隔6作為該待測時脈之工作週期的分子,並將二相鄰正緣或二相鄰負緣之間隔10作為該待測時脈之工作週期的分母,藉此將該分子除以該分母以得到該工作週期為6/10,亦即為60%。本實施例中,該計算電路150另包含一儲存單元(未圖示),用來儲存該工作週期以供存取。
請參閱圖5,其係本發明之時脈邊緣偵測裝置之又一實施例的示意圖。圖5與圖4的差別在於圖5之時脈邊緣偵測裝置500進一步包含:一控制電路160,耦接該計算電路150,用來依據該待測時脈之工作週期調整一時脈的工作週期,其中該時脈可以是該待測時脈或其來源時脈。上述控制電路160可透過已知的脈衝寬度調整(pulsewidth modulation)技術來實現,或經由其它已知的工作週期調整技術來實現,由於本發明具有通知識者能夠依需求或設計規範來採用已知的工作週期調整技術以實現該控制電路,在不影響本發明之充分揭露及可實施性的前提下,不必要之說明在此予以省略。
請參閱圖6,除前述之時脈邊緣偵測裝置外,本發明亦提供一種時脈邊緣偵測方法,能夠偵測一待測時脈之正緣與負緣,該方法可由本發明之時脈邊緣偵測裝置或其等效裝置來執行,並包含下列步驟:步驟S610:接收一待測時脈並依據一預先安排之傳輸過程來傳輸該待測時脈。本步驟可藉由圖1之延遲電路110或其等效電路來執行;步驟S620:依據一工作時脈記錄該待測時脈之複數個準位值。本步驟可藉由圖1之暫存電路120或其等效電路來執行;步驟S630:依據該複數個準位值進行一正緣偵測邏輯運算,以偵測該待測時脈之正緣,並產生複數個正緣偵測值。本步驟可藉由圖1之正緣偵測電路130或其等效電路來執行;步驟S640:儲存該複數個正緣偵測值。本步驟可藉由圖2a與圖2b之儲存單元1324來執行;步驟S650:依據該複數個準位值進行一負緣偵測邏輯運算,以偵測該待測時脈之負緣,並產生複數個負緣偵測值,其中該負緣偵測邏輯運算相異於前述正緣偵測邏輯運算。本步驟可藉由圖1之負緣偵測電路140或其等效電路來執行;以及步驟S660:儲存該複數個負緣偵測值,其中該些負緣偵測值記錄至少二負緣且該些正緣偵測值記錄至少一正緣,或者該些正緣偵測值記錄至少二正緣且該些負緣偵測值記錄至少一負緣。本步驟可藉由圖3a與圖3b之儲存單元1424來執行。
承上所述,當該預先安排之傳輸過程係利用複數個反相器來執行時(例如圖2a與圖3a所示),該正緣偵測邏輯運算係對三個連續之準位值的前二者施以一第一處理,而對該三個連續之準位值的後二者施以一第二處理,該負緣偵測邏輯運算則對三個連續之準位值的前二者施以該第二處理,而對該三個連續之準位值的後二者施以該第一處理,本實施例中,該第一處理係一反相處理與一邏輯與處理,該第二處理係該邏輯與處理。另外,當該預先安排之傳輸過程係利用複數個緩衝器來執行時(例如圖2b與圖3b所示),該正緣偵測邏輯運算係對任二個連續之準位值施以一第三處理,該負緣偵測邏輯運算係對任二個連續之準位值施以一第四處理,本實施例中,該第三處理係對二連續之準位值之前者施以一邏輯與處理,並對後者施以一反相處理與該邏輯與處理,該第四處理係對二連續之準位值之前者施以該反相處理與該邏輯與處理,並對後者施以該邏輯與處理。
請參閱圖7,其係本發明之時脈邊緣偵測方法之另一實施例的示意圖,本實施例與圖6的差異在於本實施例進一步包含下列步驟:步驟S670:依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期。舉例來說,本步驟可先依據該些正緣偵測值所記錄之一正緣與該些負緣偵測值所記錄之一負緣之間隔來決定該待測時脈之工作週期的分子,再依據該些正緣偵測值所記錄之二正緣之間隔或該些負緣偵測值所記錄之二負緣之間隔來決定該待測時脈之工作週期的分母,接著依據該分子與該分母計算出該待測時脈之工作週期。上述步驟S670可藉由圖4之計算電路150來執行。
請參閱圖8,其係本發明之時脈邊緣偵測方法之又一實施例的示意圖,本實施例與圖7的差異在於本實施例進一步包含下列步驟:步驟S680:依據該待測時脈之工作週期調整一時脈的工作週期,其中該時脈可以是該待測時脈或其來源時脈。本步驟可藉由圖5之控制電路160來執行。
由於本技術領域具有通常知識者可藉由圖1至圖5之裝置發明的揭露內容來瞭解圖6至圖8之方法發明的實施細節與變化,因此,為避免贅文,在不影響該方法發明之揭露要求及可實施性的前提下,重複及冗餘之說明將予以節略。請注意,前揭圖示中,元件之形狀、尺寸、比例以及步驟之順序等僅為示意,係供本技術領域具有通常知識者瞭解本發明之用,非用以限制本發明。另外,本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵,或者選擇性地實施複數個實施例之部分或全部技術特徵之組合,藉此增加本發明實施時的彈性。
綜上所述,本發明所揭露之時脈邊緣偵測裝置與方法能夠偵測一待測時脈之正緣與負緣,藉此判斷製程飄移或工作條件(例如工作電壓)等因素是否對該待測時脈的工作週期造成影響,並可依據偵測結果進行時序校正或將該偵測結果作為後續設計的參考。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之請求項所界定者為準。
100‧‧‧時脈邊緣偵測裝置
110‧‧‧延遲電路
112‧‧‧延遲單元
120‧‧‧暫存電路
122‧‧‧暫存單元
130‧‧‧正緣偵測電路
132‧‧‧正緣偵測單元
1322‧‧‧正緣偵測邏輯單元
1324‧‧‧儲存單元
140‧‧‧負緣偵測電路
142‧‧‧負緣偵測單元
1422‧‧‧負緣偵測邏輯單元
1424‧‧‧儲存單元
150‧‧‧計算電路
160‧‧‧控制電路
400‧‧‧時脈邊緣偵測裝置
500‧‧‧時脈邊緣偵測裝置
S610‧‧‧接收一待測時脈並依據一預先安排之傳輸過程來傳輸該待測時脈
S620‧‧‧依據一工作時脈記錄該待測時脈之複數個準位值
S630‧‧‧依據該複數個準位值進行一正緣偵測邏輯運算,以偵測該待測時脈之正緣,並產生複數個正緣偵測值
S640‧‧‧儲存該複數個正緣偵測值
S650‧‧‧依據該複數個準位值進行一負緣偵測邏輯運算,以偵測該待測時脈之負緣,並產生複數個負緣偵測值
S660‧‧‧儲存該複數個負緣偵測值
S670‧‧‧依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期
S680‧‧‧依據該待測時脈之工作週期調整一時脈的工作週期
112‧‧‧延遲單元
120‧‧‧暫存電路
122‧‧‧暫存單元
130‧‧‧正緣偵測電路
132‧‧‧正緣偵測單元
1322‧‧‧正緣偵測邏輯單元
1324‧‧‧儲存單元
140‧‧‧負緣偵測電路
142‧‧‧負緣偵測單元
1422‧‧‧負緣偵測邏輯單元
1424‧‧‧儲存單元
150‧‧‧計算電路
160‧‧‧控制電路
400‧‧‧時脈邊緣偵測裝置
500‧‧‧時脈邊緣偵測裝置
S610‧‧‧接收一待測時脈並依據一預先安排之傳輸過程來傳輸該待測時脈
S620‧‧‧依據一工作時脈記錄該待測時脈之複數個準位值
S630‧‧‧依據該複數個準位值進行一正緣偵測邏輯運算,以偵測該待測時脈之正緣,並產生複數個正緣偵測值
S640‧‧‧儲存該複數個正緣偵測值
S650‧‧‧依據該複數個準位值進行一負緣偵測邏輯運算,以偵測該待測時脈之負緣,並產生複數個負緣偵測值
S660‧‧‧儲存該複數個負緣偵測值
S670‧‧‧依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期
S680‧‧‧依據該待測時脈之工作週期調整一時脈的工作週期
〔圖1〕為本發明之時脈邊緣偵測裝置之一實施例的示意圖;〔圖2a〕為圖1之正緣偵測電路之一實施例的示意圖;〔圖2b〕為圖1之正緣偵測電路之另一實施例的示意圖;〔圖3a〕為圖1之負緣偵測電路之一實施例的示意圖;〔圖3b〕為圖1之負緣偵測電路之另一實施例的示意圖;〔圖4〕為本發明之時脈邊緣偵測裝置之另一實施例的示意圖;〔圖5〕為本發明之時脈邊緣偵測裝置之又一實施例的示意圖;〔圖6〕為本發明之時脈邊緣偵測方法之一實施例的流程圖;〔圖7〕為本發明之時脈邊緣偵測方法之另一實施例的流程圖;以及〔圖8〕為本發明之時脈邊緣偵測方法之又一實施例的流程圖。
100‧‧‧時脈邊緣偵測裝置
110‧‧‧延遲電路
112‧‧‧延遲單元
120‧‧‧暫存電路
122‧‧‧暫存單元
130‧‧‧正緣偵測電路
132‧‧‧正緣偵測單元
1322‧‧‧正緣偵測邏輯單元
140‧‧‧負緣偵測電路
142‧‧‧負緣偵測單元
1422‧‧‧負緣偵測邏輯單元
Claims (20)
- 一種時脈邊緣偵測裝置,能夠偵測一待測時脈之正緣與負緣,包含:一延遲電路,包含複數個串聯之延遲單元,用來接收該待測時脈並依據一預先安排之傳輸過程傳輸該待測時脈;一暫存器電路,包含複數個暫存器,耦接該延遲電路,用來依據一工作時脈記錄並輸出該待測時脈之複數個準位,其中該工作時脈之頻率高於該待測時脈之頻率,每該暫存器包含一資料輸入端、一資料輸出端以及一工作時脈接收端,該工作時脈接收端用來接收該工作時脈,該資料輸入端耦接於二該相鄰延遲單元之間;一正緣偵測電路,包含複數個正緣偵測單元,耦接該暫存器電路之該些資料輸出端,用來偵測該待測時脈之正緣,其中每該正緣偵測單元包含:一正緣偵測邏輯單元,耦接二該相鄰暫存器之該資料輸出端,用來依據該二相鄰暫存器所分別記錄之該待測時脈之準位產生一正緣偵測值;以及一負緣偵測電路,包含複數個負緣偵測單元,耦接該暫存器電路之該些資料輸出端,用來偵測該待測時脈之負緣,其中對該待測時脈之傳輸過程而言該負緣偵測電路之架構與該正緣偵測電路之架構不同,且每該負緣偵測單元包含:一負緣偵測邏輯單元,耦接二該相鄰暫存器之該資料輸出 端,用來依據該二相鄰暫存器所分別記錄之該待測時脈之準位產生一負緣偵測值,其中該些正緣偵測值記錄至少二正緣且該負緣偵測值記錄至少一負緣,或該些負緣偵測值記錄至少二負緣且該正緣偵測值記錄至少一正緣。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中該複數個延遲單元係反相器,此時任二相鄰之該正緣偵測單元的其中之一對該待測時脈作一反相處理以及一邏輯與(Logic AND)處理;該二相鄰正緣偵測單元的其中另一對該待測時脈作該邏輯與處理;任二相鄰之該負緣偵測單元的其中之一對該待測時脈作該邏輯與處理;以及該二相鄰負緣偵測單元的其中另一對該待測時脈作該反相處理以及該邏輯與處理,藉此產生該些正緣偵測值與該些負緣偵測值。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中該複數個延遲單元係緩衝器,此時該些正緣偵測單元執行相同或等效處理,且該些負緣偵測單元執行相同或等效處理。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中每該正緣偵測單元所接收之二該待測時脈若均經過奇數個或偶數個反相器,該正緣偵測單元將該二待測時脈之傳輸順序較晚者施以一反相處理,然後執行一邏輯與處理;每該正緣偵測單元所接收之二該待測時脈若分別經過奇數個及偶數個反相器,該正緣偵測單元屬於一正緣偵測單元連接順序之奇數者將該二待測時脈均施以 該反相處理與該邏輯與處理,而該正緣偵測單元屬於該正緣偵測單元連接順序之偶數者將該二待測時脈施以該邏輯與處理;每該負緣偵測單元所接收之二該待測時脈若均經過奇數個或偶數個的反相器,該負緣偵測單元將該二待測時脈之傳輸順序較早者施以該反相處理,接著執行該邏輯與處理;以及每該負緣偵測單元所接收之二該待測時脈若分別經過奇數個及偶數個的反相器,該負緣偵測單元屬於一負緣偵測單元連接順序之奇數者對該二待測時脈施以該邏輯與處理,而該負緣偵測單元屬於該負緣偵測單元連接順序之偶數者將該二待測時脈均施以該反相處理以及該邏輯與處理。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中該些暫存器係正反器。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中每該正緣偵測單元進一步包含:一正緣偵測值儲存單元,耦接該正緣偵測邏輯單元,用來依據該工作時脈記錄該正緣偵測值;以及每該負緣偵測單元進一步包含:一負緣偵測值儲存單元,耦接該負緣偵測邏輯單元,用來依據該工作時脈記錄該負緣偵測值。
- 如請求項第1項所述之時脈邊緣偵測裝置,其進一步包含:一計算電路,耦接該正緣偵測電路與該負緣偵測電路,用來依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工 作週期。
- 如請求項第7項所述之時脈邊緣偵測裝置,其中該計算電路依據該些正緣偵測值所記錄之一正緣與該些負緣偵測值所記錄之一負緣之間隔來決定該待測時脈之工作週期的分子,並依據該些正緣偵測值所記錄之二正緣之間隔或該些負緣偵測值所記錄之二負緣之間隔來決定該待測時脈之工作週期的分母,再進而依據該分子與分母計算該待測時脈之工作週期。
- 如請求項第7項所述之時脈邊緣偵測裝置,其進一步包含:一控制電路,耦接該計算電路,用來依據該待測時脈之工作週期調整一時脈的工作週期。
- 如請求項第1項所述之時脈邊緣偵測裝置,其中該些正緣偵測值記錄該至少二正緣且該負緣偵測值記錄該至少一負緣以供計算該待測時脈之週期,或該些負緣偵測值記錄該至少二負緣且該正緣偵測值記錄該至少一正緣以供計算該待測時脈之週期。
- 一種時脈邊緣偵測方法,能夠偵測一待測時脈之正緣與負緣,係由一時脈邊緣偵測裝置來執行,包含下列步驟:接收該待測時脈並依據一預先安排之傳輸過程來傳輸該待測時脈;依據一工作時脈記錄該待測時脈之複數個準位值,其中該工作時脈之頻率高於該待測時脈之頻率;依據該複數個準位值進行一正緣偵測邏輯運算,以偵測該待測時脈之正緣,並產生複數個正緣偵測值; 儲存該複數個正緣偵測值;依據該複數個準位值進行一負緣偵測邏輯運算,以偵測該待測時脈之負緣,並產生複數個負緣偵測值;以及儲存該複數個負緣偵測值,其中對該待測時脈之傳輸過程而言該正緣偵測邏輯運算相異於該負緣偵測邏輯運算;該些正緣偵測值記錄至少二正緣且該負緣偵測值記錄至少一負緣,或該些負緣偵測值記錄至少二負緣且該正緣偵測值記錄至少一正緣。
- 如請求項第11項所述之時脈邊緣偵測方法,其中該預先安排之傳輸過程係利用複數個反相器來實現,此時該正緣偵測邏輯運算係對三個連續之該準位值的前二者施以一第一處理,而對該三個連續之該準位值的後二者施以一第二處理,該負緣偵測邏輯運算則對三個連續之該準位值的前二者施以該第二處理,而對該三個連續之該準位值的後二者施以該第一處理。
- 如請求項第12項所述之時脈邊緣偵測方法,其中該第一處理係一反相處理與一邏輯與處理,該第二處理係該邏輯與處理。
- 如請求項第11項所述之時脈邊緣偵測方法,其中該預先安排之傳輸過程係利用複數個緩衝器來實現,此時該正緣偵測邏輯運算係對任二個連續之該準位值施以一第三處理,該負緣偵測邏輯運算係對任二個連續之該準位值施以一第四處理。
- 如請求項第14項所述之時脈邊緣偵測方法,其中該第三處理係對二連續之該準位值之前者施以一邏輯與處理,並對後者施以 一反相處理與該邏輯與處理;該第四處理係對二連續之該準位值之前者施以該反相處理與該邏輯與處理,並對後者施以該邏輯與處理。
- 如請求項第11項所述之時脈邊緣偵測方法,其中儲存該些正緣偵測值之步驟以及儲存該些負緣偵測值之步驟係依據該工作時脈來執行。
- 如請求項第11項所述之時脈邊緣偵測方法,其進一步包含下列步驟:依據該些正緣偵測值與該些負緣偵測值計算該待測時脈之工作週期。
- 如請求項第17項所述之時脈邊緣偵測方法,其中計算該待測時脈之工作週期之步驟包含:依據該些正緣偵測值所記錄之一正緣與該些負緣偵測值所記錄之一負緣之間隔來決定該待測時脈之工作週期的分子;依據該些正緣偵測值所記錄之二正緣之間隔或該些負緣偵測值所記錄之二負緣之間隔來決定該待測時脈之工作週期的分母;以及依據該分子與該分母計算出該待測時脈之工作週期。
- 如請求項第17項所述之時脈邊緣偵測方法,其進一步包含下列步驟:依據該待測時脈之工作週期調整一時脈的工作週期。
- 如請求項第11項所述之時脈邊緣偵測方法,其中該些正緣偵測 值記錄該至少二正緣且該負緣偵測值記錄該至少一負緣以供計算該待測時脈之週期,或該些負緣偵測值記錄該至少二負緣且該正緣偵測值記錄該至少一正緣以供計算該待測時脈之週期。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102126026A TWI514775B (zh) | 2013-07-22 | 2013-07-22 | 時脈邊緣偵測裝置與方法 |
US14/314,932 US9160322B2 (en) | 2013-07-22 | 2014-06-25 | Clock edge detection device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102126026A TWI514775B (zh) | 2013-07-22 | 2013-07-22 | 時脈邊緣偵測裝置與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201505376A TW201505376A (zh) | 2015-02-01 |
TWI514775B true TWI514775B (zh) | 2015-12-21 |
Family
ID=52343107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102126026A TWI514775B (zh) | 2013-07-22 | 2013-07-22 | 時脈邊緣偵測裝置與方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9160322B2 (zh) |
TW (1) | TWI514775B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI548220B (zh) * | 2015-11-05 | 2016-09-01 | 凌陽科技股份有限公司 | 工作時脈信號調整裝置 |
TWI760191B (zh) * | 2021-04-20 | 2022-04-01 | 國立中山大學 | 時間至數位轉換器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5942937A (en) * | 1997-11-19 | 1999-08-24 | Advanced Micro Devices, Inc. | Signal detection circuit using a plurality of delay stages with edge detection logic |
US20020050842A1 (en) * | 2000-10-31 | 2002-05-02 | Nec Corporation | Apparatus for detecting edges of input signal to execute signal processing on the basic of edge timings |
US6404833B1 (en) * | 1997-07-31 | 2002-06-11 | Komatsu Ltd. | Digital phase synchronizing apparatus |
US7304510B2 (en) * | 2005-10-13 | 2007-12-04 | Fujitsu Limited | Digital phase detector improving phase detection resolution thereof |
US20100134165A1 (en) * | 2008-12-01 | 2010-06-03 | Samsung Electronics Co., Ltd. | Time-to-digital converter and all-digital phase-locked loop |
US7791377B2 (en) * | 2007-07-24 | 2010-09-07 | Korea University Industrial & Academic Collaboration Foundation | Hierarchical time to digital converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1028111A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | ビット位相同期方法およびビット位相同期回路 |
EP1378090B1 (en) * | 2001-02-24 | 2007-07-18 | International Business Machines Corporation | Data capture technique for high speed signaling |
US6671652B2 (en) | 2001-12-26 | 2003-12-30 | Hewlett-Packard Devlopment Company, L.P. | Clock skew measurement circuit on a microprocessor die |
US6838912B1 (en) * | 2003-07-01 | 2005-01-04 | Realtek Semiconductor Corp. | Digital fractional phase detector |
US7400555B2 (en) | 2003-11-13 | 2008-07-15 | International Business Machines Corporation | Built in self test circuit for measuring total timing uncertainty in a digital data path |
US7403055B2 (en) | 2005-08-31 | 2008-07-22 | Infineon Technologies Ag | Duty cycle detector with first and second oscillating signals |
JP5305935B2 (ja) * | 2009-01-16 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | デジタルフェーズロックドループ回路 |
WO2010104164A1 (ja) * | 2009-03-10 | 2010-09-16 | 日本電気株式会社 | デジタル位相比較器 |
-
2013
- 2013-07-22 TW TW102126026A patent/TWI514775B/zh active
-
2014
- 2014-06-25 US US14/314,932 patent/US9160322B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404833B1 (en) * | 1997-07-31 | 2002-06-11 | Komatsu Ltd. | Digital phase synchronizing apparatus |
US5942937A (en) * | 1997-11-19 | 1999-08-24 | Advanced Micro Devices, Inc. | Signal detection circuit using a plurality of delay stages with edge detection logic |
US20020050842A1 (en) * | 2000-10-31 | 2002-05-02 | Nec Corporation | Apparatus for detecting edges of input signal to execute signal processing on the basic of edge timings |
US7304510B2 (en) * | 2005-10-13 | 2007-12-04 | Fujitsu Limited | Digital phase detector improving phase detection resolution thereof |
US7791377B2 (en) * | 2007-07-24 | 2010-09-07 | Korea University Industrial & Academic Collaboration Foundation | Hierarchical time to digital converter |
US20100134165A1 (en) * | 2008-12-01 | 2010-06-03 | Samsung Electronics Co., Ltd. | Time-to-digital converter and all-digital phase-locked loop |
Non-Patent Citations (1)
Title |
---|
Staszewski, R.B.; Leipold, D.; Chih-Ming Hung; Balsara, P.T., "TDC-based frequency synthesizer for wireless applications," Radio Frequency Integrated Circuits (RFIC) Symposium, 2004. Digest of Papers. 2004 IEEE , vol., no., pp.215,218, 6-8 June 2004. * |
Also Published As
Publication number | Publication date |
---|---|
US20150022242A1 (en) | 2015-01-22 |
TW201505376A (zh) | 2015-02-01 |
US9160322B2 (en) | 2015-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6326200B2 (ja) | 測定を行う回路及び方法 | |
RU2451391C2 (ru) | Схемное устройство и способ измерения дрожания тактового сигнала | |
US8918686B2 (en) | Determining data valid windows in a system and method for testing an integrated circuit device | |
US6647027B1 (en) | Method and apparatus for multi-channel data delay equalization | |
KR20110119749A (ko) | 성능 모니터링을 위한 임계―경로 회로 | |
EP3125430A2 (en) | Double sampling state retention flip-flop | |
US9754062B2 (en) | Timing adjustments across transparent latches to facilitate power reduction | |
US20100303195A1 (en) | Gate driver having an output enable control circuit | |
TWI514775B (zh) | 時脈邊緣偵測裝置與方法 | |
US20150008940A1 (en) | Clock jitter and power supply noise analysis | |
US20070129923A1 (en) | Dynamic synchronizer simulation | |
US7984351B2 (en) | Data transfer device and method thereof | |
US9837170B2 (en) | Systems and methods for testing performance of memory modules | |
TWI507704B (zh) | 延遲時間差偵測暨調整裝置與方法 | |
US9552310B2 (en) | Signal control circuit, information processing apparatus, and signal control method | |
CN111371453A (zh) | 信号周期测量电路与方法 | |
US20220357377A1 (en) | Power supply voltage detector, power supply voltage detection apparatus, system and medium | |
US8499188B2 (en) | Processing device for determining whether to output a first data using a first clock signal or a second data using delay from the first clock signal according to a control signal | |
JP2011150759A (ja) | メモリインタフェース回路、半導体装置、メモリインタフェース方法 | |
TWI487287B (zh) | 資料及時脈恢復裝置 | |
CN104345264A (zh) | 时钟脉冲边沿侦测装置与方法 | |
US20130088270A1 (en) | Method and apparatus for determining duty cycle of a clock in a circuit using a configurable phase locked loop | |
TWI452837B (zh) | 時脈回復電路及其頻率偵測模組 | |
US9906355B2 (en) | On-die signal measurement circuit and method | |
JP2008166922A (ja) | 極性判定装置及び方法並びに極性設定装置 |