TWI487287B - 資料及時脈恢復裝置 - Google Patents
資料及時脈恢復裝置 Download PDFInfo
- Publication number
- TWI487287B TWI487287B TW102101169A TW102101169A TWI487287B TW I487287 B TWI487287 B TW I487287B TW 102101169 A TW102101169 A TW 102101169A TW 102101169 A TW102101169 A TW 102101169A TW I487287 B TWI487287 B TW I487287B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- clock
- data
- state
- delayed
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明是有關於一種訊號恢復技術,且特別是有關於一種資料及時脈恢復裝置。
在各種電腦系統及網路通訊系統間,常需要進行大量的資料傳輸。資料傳輸的技術隨著不同的設計而有所不同的傳輸規格與定義,但目的都是在使接收端能夠準確並快速地接收來自發送端的資料。
為了透過訊號線將資料從發送端傳送到接收端,接收端必須知道何時採樣來自發送端的資料訊號。舉例來說,低電壓差分訊號(Low-voltage differential signaling,LVDS)的傳輸架構規範中,一個時脈週期中將對應數筆資料,因此接收端需要依據資料的發送端所傳送來的時脈訊號據以正確地接收資料。然而在資料訊號處於高頻的情形下,由於時脈訊號為差動式(differential),在接收端欲將差動式轉換回單端式(single)時,由於延遲效應所產生的誤差使時脈訊號容易與資料訊號無法對齊。在時脈訊號不準確的情形下,接收端將因而無法正確的對資料訊號進行恢復。
因此,如何設計一個新的資料及時脈恢復裝置,以克服上述的問題,乃為此一業界亟待解決的問題。
因此,本發明之一態樣是在提供一種資料及時脈恢復(recovery)裝置,包含:時脈恢復模組以及資料恢復模組。時脈恢復模組包含:可調延遲單元、第一取樣單元、第一延遲單元、第二延遲單元、第二取樣單元以及判斷單元。可調延遲單元接收時脈訊號,以依據可調延遲時間對時脈訊號進行延遲以產生第一延遲時脈訊號,其中時脈訊號依據時脈訊號源產生,且時脈訊號源與時脈訊號間具有延遲時間。第一取樣單元根據第一延遲時脈訊號對時脈訊號源取樣以擷取第一時脈狀態。第一延遲單元對第一延遲時脈訊號進行延遲以產生第二延遲時脈訊號。第二延遲單元對第二延遲時脈訊號進行延遲以產生第三延遲時脈訊號。第二取樣單元用以根據第三延遲時脈訊號對時脈訊號源取樣以擷取第二時脈狀態。判斷單元判斷第一時脈狀態以及第二時脈狀態是否為反相,以於第一時脈狀態以及第二時脈狀態為同相時對可調延遲單元之可調延遲時間進行調整。資料恢復模組於第一時脈狀態以及第二時脈狀態為反相時根據第二延遲時脈訊號對資料訊號進行恢復。
依據本發明一實施例,其中當判斷單元判斷第一時脈狀態為低態且第二時脈狀態為低態時,調增可調延遲時間。當判斷單元判斷第一時脈狀態為高態且第二時脈狀態為高態時,調降可調延遲時間。當判斷單元判斷第一時脈狀態為低態且第二時脈狀態為高態時,資料恢復模組根據第二延遲時脈訊號對資料訊號進行恢復。
依據本發明另一實施例,當判斷單元判斷第一時脈狀態為低態且第二時脈狀態為低態時,調降可調延遲時間。
其中當判斷單元判斷第一時脈狀態為高態且第二時脈狀態為高態時,調增可調延遲時間。當判斷單元判斷第一時脈狀態為高態且第二時脈狀態為低態時,資料恢復模組根據第二延遲時脈訊號對資料訊號進行恢復。
依據本發明又一實施例,其中資料及時脈恢復裝置更包含延遲鎖相迴路模組(delay locked loop;DLL),俾根據第二延遲時脈訊號產生複數相位偏移時脈訊號,資料恢復模組實質上根據相位偏移時脈訊號對資料訊號進行恢復。
依據本發明再一實施例,資料及時脈恢復裝置更包含差動轉單端(differential to single)電路,時脈訊號源為差動形式,以經由差動轉單端電路轉換為具有單端形式之時脈訊號。
應用本發明之優點係在於藉由資料及時脈恢復裝置中,時脈恢復模組對時脈訊號進行不同程度的延遲後,以延遲的訊號對時脈訊號源取樣,並依據取樣所得到的時脈訊號狀態,判斷時脈訊號源的邊緣,進一步判斷時脈訊號源的實際位置以對時脈訊號的偏移量進行校正,而輕易地達到上述之目的。
請參照第1圖。第1圖為本發明一實施中,資料及時脈恢復(recovery)裝置1之方塊圖。資料及時脈恢復裝置1包含:時脈恢復模組10以及資料恢復模組12。
時脈恢復模組10包含:可調延遲單元100、第一取樣單元102、第一延遲單元104、第二延遲單元106、第二取
樣單元108以及判斷單元110。
可調延遲單元100接收時脈訊號CK。在本實施例中,時脈訊號CK是透過一個差動轉單端(differential to single)電路112,由原本為差動的時脈訊號源CKP/CKN轉換而來。於其他實施例中,時脈訊號CK亦可自其他可能的電路接收其他形式的時脈訊號源,而不為差動形式所限。可調延遲單元100將依據一個預設的可調延遲時間ADT,對時脈訊號CK進行延遲以產生第一延遲時脈訊號CKD1。第一延遲單元104可對第一延遲時脈訊號CKD1再進行延遲以產生第二延遲時脈訊號CKD2。而第二延遲單元106可對第二延遲時脈訊號CKD2進行延遲以產生第三延遲時脈訊號CKD3。
請同時參照第2A圖至第2D圖。第2A圖至第2D圖分別為本發明一實施例中,時脈訊號源CKP/CKN、時脈訊號CK、第一延遲時脈訊號CKD1、第二延遲時脈訊號CKD2以及第三延遲時脈訊號CKD3之波型圖。
由於在本實施例中,時脈訊號CK是透過差動轉單端電路112轉換而來。因此,此差動轉單端電路112將造成如第2A圖所示的延遲時間DT,使時脈訊號CK與時脈訊號源CKP/CKN的相位並不一致。原本應依據時脈訊號源CKP/CKN的時序對所接收的資料訊號DATA進行恢復的資料恢復模組12,無法依據轉換後而延遲的時脈訊號CK正確地對資料訊號DATA進行恢復。由於此延遲時間DT為未知,因此,需要有效的方法予以檢測並校正。
藉由本發明的設計,第一取樣單元102可根據第一延
遲時脈訊號CKD1,對時脈訊號源CKP/CKN進行取樣,以擷取第一時脈狀態STATE1。而第二取樣單元104則用以根據第三延遲時脈訊號CKD3對時脈訊號源CKP/CKN取樣以擷取第二時脈狀態STATE2。
於不同實施例中,第一取樣單元102與第二取樣單元104可利用上升邊緣或下降邊緣對時脈訊號源CKP/CKN取樣。於本實施例中,第一取樣單元102與第二取樣單元104是利用上升邊緣對時脈訊號源CKP/CKN取樣。第一延遲單元104與第二延遲單元106在經過適當的設計下,可控制延遲時間,使第一延遲時脈訊號CKD1、第二延遲時脈訊號CKD2與第三延遲時脈訊號CKD3間僅具有極小的差距。因此,第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3的邊緣(edge),與第二延遲時脈訊號CKD2的邊緣將極為相近且位於第二延遲時脈訊號CKD2的邊緣兩側。
判斷單元110進一步判斷第一時脈狀態STATE1以及第二時脈狀態STATE2是否為反相。如第2A圖所示,判斷單元110將判斷第一時脈狀態STATE1以及第二時脈狀態STATE2均為低態(0,0)而為同相。因此,判斷單元110將得知第一時脈狀態STATE1以及第二時脈狀態STATE2之間,並不具有時脈訊號源CKP/CKN的邊緣。
判斷單元110在判斷第一時脈狀態STATE1以及第二時脈狀態STATE2為同相時,將對可調延遲單元100之可調延遲時間ADT進行調整。於本實施例中,判斷單元110將增加可調延遲時間ADT,以使第一延遲時脈訊號CKD1相對時脈訊號CK進行更長時間的延遲。
當可調延遲單元100、第一延遲單元104及第二延遲單元106依據新調整後的可調延遲時間ADT再進行延遲後,第一取樣單元102與第二取樣單元104依第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3進行的取樣結果仍為同相時,可調延遲單元100將繼續對可調延遲時間ADT調整,直到如第2B圖所示,取樣結果達到反相(0,1)時為止。此時,時脈相位位於第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3間的第二延遲時脈訊號CKD2,即與時脈訊號源CKP/CKN的邊緣位置實質相等。更正確地說,依本實施例之方式進行調整所得的第二延遲時脈訊號CKD2,實際上是時脈訊號源CKP/CKN相差整整一個時脈週期。
需注意的是,此處使用「實質相等」一詞,是表示由於第一延遲單元104及第二延遲單元106的延遲時間的設定上,可能會影響取樣的精確度,而造成些許誤差,而使第二延遲時脈訊號CKD2與時脈訊號源CKP/CKN的相位間,有著些微但可以容許的誤差,而並非完全地相等。
因此,藉由上述的方式,時脈恢復模組10將可以測知時脈訊號源CKP/CKN的相位,以使資料恢復模組12可以依據第一延遲單元104所輸出的第二延遲時脈訊號CKD2,對資料訊號DATA進行正確地的恢復程序。
類似地,於另一實施例中,第一取樣單元102與第二取樣單元104依第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3進行的取樣結果可能如第2C圖所示,為均為高態(1,1)的同相。此時,可調延遲單元100可調降可調延
遲時間ADT,以使第一延遲時脈訊號CKD1相對時脈訊號CK有較短時間的延遲,並逐步逼近時脈訊號源CKP/CKN的邊緣位置,直到取樣結果為反相(0,1)為止,以達到校正的功效。
需注意的是,於其他實施例中,第一取樣單元102與第二取樣單元104亦可依第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3的下降邊緣對時脈訊號源CKP/CKN取樣,並由判斷單元110判斷後,據以控制可調延遲單元100的可調延遲時間ADT。以第2D圖為例,第一取樣單元102與第二取樣單元104依第一延遲時脈訊號CKD1與第三延遲時脈訊號CKD3的下降邊緣對時脈訊號源CKP/CKN取樣的結果為同相(1,1)。此時,判斷單元110可調增可調延遲時間ADT,直到取樣結果為反相(1,0)為止。而如果取樣結果為同相(0,0),判斷單元110可調降可調延遲時間ADT,直到取樣結果為反相(1,0)為止。在取樣的結果為反相時,資料恢復模組12亦可以依據此時第一延遲單元104所輸出的第二延遲時脈訊號CKD2,對資料訊號DATA進行正確地的恢復程序。
請參照第3圖,第3圖為本發明一實施例中,第二延遲時脈訊號CKD2以及據以產生的相位偏移時脈訊號CKP1、CKP2、...、CKPN的波形圖。於一實施例中,第一延遲單元104所輸出的第二延遲時脈訊號CKD2將可經由如第1圖所示的一個延遲鎖相迴路模組114產生複數相位偏移時脈訊號CKP1、CKP2、...、CKPN後,提供至資料恢復模組12進行資料恢復。因此,在如低電壓差分訊號
(Low-voltage differential signaling,LVDS)的傳輸架構規範中,一個時脈週期中將對應數筆資料,由於資料訊號DATA的資料頻率為時脈訊號源CKP/CKN的時脈頻率的N倍,資料恢復模組12將可依據延遲鎖相迴路模組114所產生的相位偏移時脈訊號CKP1、CKP2、...、CKPN進行資料恢復。需注意的是,本發明的資料及時脈恢復裝置1亦可應用於其他的傳輸架構中,不限於以上舉例之低電壓差分訊號傳輸架構。
因此,本發明可藉由時脈恢復模組10對經由差動轉單端電路112而產生延遲的時脈訊號CK進行校正,使成為單端輸出的第二延遲時脈訊號CKD2與差動形式的時脈訊號源CKP/CKN為同相。資料恢復模組12將可據以正確地對資料訊號DATA進行恢復程序。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧資料及時脈恢復裝置
10‧‧‧時脈恢復模組
100‧‧‧可調延遲單元
102‧‧‧第一取樣單元
104‧‧‧第一延遲單元
106‧‧‧第二延遲單元
108‧‧‧第二取樣單元
110‧‧‧判斷單元
112‧‧‧差動轉單端電路
114‧‧‧延遲鎖相迴路模組
12‧‧‧資料恢復模組
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖為本發明一實施中,資料及時脈恢復裝置之方塊圖;第2A圖至第2D圖分別為本發明一實施例中,時脈訊號源、時脈訊號、第一延遲時脈訊號、第二延遲時脈訊號
以及第三延遲時脈訊號之波型圖;以及第3圖為本發明一實施例中,第二延遲時脈訊號以及據以產生的相位偏移時脈訊號的波形圖。
1‧‧‧資料及時脈恢復裝置
10‧‧‧時脈恢復模組
100‧‧‧可調延遲單元
102‧‧‧第一取樣單元
104‧‧‧第一延遲單元
106‧‧‧第二延遲單元
108‧‧‧第二取樣單元
110‧‧‧判斷單元
112‧‧‧電路
114‧‧‧延遲鎖相迴路模組
12‧‧‧資料恢復模組
Claims (9)
- 一種資料及時脈恢復(recovery)裝置,包含:一時脈恢復模組,包含:一可調延遲單元,用以接收一時脈訊號,以依據一可調延遲時間對該時脈訊號進行延遲以產生一第一延遲時脈訊號,其中該時脈訊號依據一時脈訊號源產生,且該時脈訊號源與該時脈訊號間具有一延遲時間;一第一取樣單元,用以根據該第一延遲時脈訊號對該時脈訊號源取樣以擷取一第一時脈狀態;一第一延遲單元,對該第一延遲時脈訊號進行延遲以產生一第二延遲時脈訊號;一第二延遲單元,對該第二延遲時脈訊號進行延遲以產生一第三延遲時脈訊號;一第二取樣單元,用以根據該第三延遲時脈訊號對該時脈訊號源取樣以擷取一第二時脈狀態;以及一判斷單元,判斷該第一時脈狀態以及該第二時脈狀態是否為反相,以於該第一時脈狀態以及該第二時脈狀態為同相時對該可調延遲單元之該可調延遲時間進行調整;以及一資料恢復模組,於該第一時脈狀態以及該第二時脈狀態為反相時根據該第二延遲時脈訊號對一資料訊號進行恢復。
- 如請求項1所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為低態且該第二時脈狀態 為低態時,調增該可調延遲時間。
- 如請求項2所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為高態且該第二時脈狀態為高態時,調降該可調延遲時間。
- 如請求項3所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為低態且該第二時脈狀態為高態時,該資料恢復模組根據該第二延遲時脈訊號對該資料訊號進行恢復。
- 如請求項1所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為低態且該第二時脈狀態為低態時,調降該可調延遲時間。
- 如請求項5所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為高態且該第二時脈狀態為高態時,調增該可調延遲時間。
- 如請求項6所述之資料及時脈恢復裝置,其中當該判斷單元判斷該第一時脈狀態為高態且該第二時脈狀態為低態時,該資料恢復模組根據該第二延遲時脈訊號對該資料訊號進行恢復。
- 如請求項1所述之資料及時脈恢復裝置,更包含一延遲鎖相迴路模組(delay locked loop;DLL),俾根據該第二延遲時脈訊號產生複數相位偏移時脈訊號,該資料恢復模組實質上根據該等相位偏移時脈訊號對該資料訊號進行恢復。
- 如請求項1所述之資料及時脈恢復裝置,更包含一差動轉單端(differential to single)電路,該時脈訊號源為一差動形式,以經由該差動轉單端電路轉換為具有一單端形式之該時脈訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102101169A TWI487287B (zh) | 2013-01-11 | 2013-01-11 | 資料及時脈恢復裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102101169A TWI487287B (zh) | 2013-01-11 | 2013-01-11 | 資料及時脈恢復裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201429165A TW201429165A (zh) | 2014-07-16 |
TWI487287B true TWI487287B (zh) | 2015-06-01 |
Family
ID=51726233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102101169A TWI487287B (zh) | 2013-01-11 | 2013-01-11 | 資料及時脈恢復裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI487287B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
TW200533106A (en) * | 2004-03-16 | 2005-10-01 | Ind Tech Res Inst | High-speed serial link clock and data recovery |
US7251765B2 (en) * | 2003-12-03 | 2007-07-31 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method for testing a semiconductor integrated circuit |
TW200828933A (en) * | 2006-09-25 | 2008-07-01 | Silicon Image Inc | Signal interleaving for serial clock and data recovery |
-
2013
- 2013-01-11 TW TW102101169A patent/TWI487287B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
US7251765B2 (en) * | 2003-12-03 | 2007-07-31 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method for testing a semiconductor integrated circuit |
TW200533106A (en) * | 2004-03-16 | 2005-10-01 | Ind Tech Res Inst | High-speed serial link clock and data recovery |
TW200828933A (en) * | 2006-09-25 | 2008-07-01 | Silicon Image Inc | Signal interleaving for serial clock and data recovery |
Also Published As
Publication number | Publication date |
---|---|
TW201429165A (zh) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8686773B1 (en) | In-system margin measurement circuit | |
US6978403B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
TWI448081B (zh) | All-digital clock correction circuit and method thereof | |
KR101297683B1 (ko) | 동기 클록 신호의 조정을 위한 장치 및 방법 | |
GB2511274A (en) | Duty cycle correction system | |
US8850258B2 (en) | Calibration for source-synchronous high frequency bus synchronization schemes | |
KR101989393B1 (ko) | 반도체 장치의 도메인 크로싱 회로 | |
TWI523037B (zh) | 記憶體裝置 | |
TWI401888B (zh) | 振盪器電路及閘式振盪器之校準方法 | |
US10965442B2 (en) | Low-power, low-latency time-to-digital-converter-based serial link | |
KR102469133B1 (ko) | 지연 회로 | |
US20140181568A1 (en) | Interface for controlling the phase alignment of clock signals for a recipient device | |
TWI487287B (zh) | 資料及時脈恢復裝置 | |
TWI488047B (zh) | 單線信號傳輸裝置及傳輸方法 | |
US20150207617A1 (en) | Reception circuit and communication system | |
KR20120111074A (ko) | 내부 클럭 신호 생성 회로 및 그의 동작 방법 | |
US8269535B1 (en) | Delay-locked loop and method of using the same | |
CN111262562B (zh) | 亚稳态检测电路 | |
US9552310B2 (en) | Signal control circuit, information processing apparatus, and signal control method | |
JP2009042231A (ja) | ジッタ印加回路、電子デバイス、および、試験装置 | |
US8907709B1 (en) | Delay difference detection and adjustment device and method | |
TWI514775B (zh) | 時脈邊緣偵測裝置與方法 | |
US7171574B2 (en) | DDR clocking | |
KR20080001124A (ko) | 반도체 메모리 장치 | |
US10931269B1 (en) | Early mode protection for chip-to-chip synchronous interfaces |