TWI509792B - 半導體裝置及其操作方法 - Google Patents

Description

半導體裝置及其操作方法

本發明是有關於一種半導體裝置及其操作方法，且特別是有關於一種絕緣閘雙極電晶體(IGBT)裝置及其操作方法。

在近幾十年間，半導體業界持續縮小半導體裝置的尺寸，並同時改善速率、效能、密度及積體電路的單位成本。

縮小裝置面積通常會嚴重犧牲半導體裝置的電性效能。為了維持半導體裝置的電性效能，在操作上，必須避免高壓裝置區的高電壓、漏電流影響到低壓裝置，而降低裝置的操作效能。

提供一種半導體裝置，其包括一第一摻雜區、一第二摻雜區、一第一摻雜接觸、一第二摻雜接觸、一第一摻雜層、一第三摻雜接觸與一第一閘結構。第一摻雜區具有一第一導電型。第二摻雜區鄰接於第一摻雜區，並具有相反於第一導電型的一第二導電型。第一摻雜接觸與第二摻雜接觸位於第一摻雜區上。第一摻雜接觸與第二摻雜接觸之間具有一第一PN接面。第 一摻雜層位於第一摻雜接觸或第二摻雜接觸的下方。第一摻雜層與第一摻雜接觸或第二摻雜接觸之間具有一第二PN接面，鄰接於第一PN接面。第三摻雜接觸具有第一導電型，並配置於第二摻雜區中。第一閘結構配置於第一摻雜區與第三摻雜接觸之間的第二摻雜區上。

提供一種半導體裝置的操作方法。半導體裝置包括一第一摻雜區、一第二摻雜區、一第一摻雜接觸、一第二摻雜接觸、一第一摻雜層、一第三摻雜接觸與一第一閘結構。第一摻雜區具有一第一導電型。第二摻雜區鄰接於第一摻雜區，並具有相反於第一導電型的一第二導電型。第一摻雜接觸與第二摻雜接觸位於第一摻雜區上。第一摻雜接觸與第二摻雜接觸之間具有一第一PN接面。第一摻雜層位於第一摻雜接觸或第二摻雜接觸的下方。第一摻雜層與第一摻雜接觸或第二摻雜接觸之間具有一第二PN接面，鄰接於第一PN接面。第三摻雜接觸具有第一導電型，並配置於第二摻雜區中。第一閘結構配置於第一摻雜區與第三摻雜接觸之間的第二摻雜區上。操作方法包括以下步驟。施加一第一偏壓至第一閘結構。將第一摻雜接觸、第二摻雜接觸耦接至一第一電極。第一電極是一陽極與一陰極其中之一。將第三摻雜接觸耦接至一第二電極。第二電極是陽極與陰極其中之另一。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

102‧‧‧第一摻雜區

104‧‧‧第二摻雜區

106、106A、106B‧‧‧第一摻雜層

108‧‧‧第一摻雜層

110‧‧‧第二摻雜接觸

112‧‧‧第三摻雜接觸

114‧‧‧第一閘結構

116、118、120、124、140、142、146、154、580‧‧‧摻雜井

122、144、152‧‧‧埋摻雜層

126‧‧‧第二摻雜層

128、138、158、160、162‧‧‧接觸區域

130‧‧‧第一PN接面

132‧‧‧第二PN接面

134‧‧‧隔離層

136‧‧‧第三摻雜區

148‧‧‧第四摻雜區

150‧‧‧基底

156‧‧‧第三摻雜層

164‧‧‧第二閘結構

166‧‧‧導電層

168、170、172、174、176、378‧‧‧電極

682‧‧‧降低表面電場層

第1圖繪示根據一實施例之半導體裝置的剖面圖。

第2圖繪示根據一實施例之半導體裝置的剖面圖

第3圖繪示根據一實施例之半導體裝置的剖面圖

第4圖繪示根據一實施例之半導體裝置的剖面圖

第5圖繪示根據一實施例之半導體裝置的剖面圖

第6圖繪示根據一實施例之半導體裝置的剖面圖

第7圖與第8圖顯示IBGT半導體裝置的電性。

第9圖繪示應用實施例之半導體裝置的電路圖。

請參照第1圖，其繪示根據一實施例之半導體裝置的剖面圖。半導體裝置包括第一摻雜區102、第二摻雜區104、第一摻雜層106、第一摻雜接觸108、第二摻雜接觸110、第三摻雜接觸112與第一閘結構114。

第一摻雜區102可包括鄰接的摻雜井116與摻雜井118。於一實施例中，摻雜井116與摻雜井118具有第一導電型例如N導電型。舉例來說，摻雜井116是高壓N型井(HVNW)。

第二摻雜區104可包括鄰接的摻雜井120、埋摻雜層122、摻雜井124、第二摻雜層126與接觸區域128，皆具有相反於第一導電型的第二導電型例如P導電型。舉例來說，摻雜井120與摻雜井124是高壓P型摻雜區(HVPD)。接觸區域128是重摻雜的(P+)。於一實施例中，第二摻雜區104的摻雜井120、埋摻雜層122、摻雜井124、第二摻雜層126與接觸區域128是圍住第一摻雜區102的摻雜井116與摻雜井118。

第一摻雜接觸108與第二摻雜接觸110位於第一摻雜區102的摻雜井118上。第一摻雜接觸108與第二摻雜接觸110具有不同的導電型，且之間具有一第一PN接面130。於一實施例中，第一摻雜接觸108與第二摻雜接觸110構成短路陽極(shorted anode)。

第一摻雜層106位於第一摻雜接觸108的下方，並位於第一摻雜區102的摻雜井116與摻雜井118上。第一摻雜層106與第一摻雜接觸108之間具有一第二PN接面132，鄰接於第一PN接面130。互相鄰接的第一PN接面130與第二PN接面132構成一L形狀。於一實施例中，第一摻雜層106具有第二導電型例如P導電型。

於此實施例中，第一摻雜接觸108具有第一導電型例如N導電型，第二摻雜接觸110具有第二導電型例如P導電型。於一實施例中，第一摻雜接觸108、第二摻雜接觸110是重摻雜的(P+)接觸區。

第三摻雜接觸112位在第二摻雜區104的摻雜井124、第二摻雜層126與接觸區域128之間。於一實施例中，第三摻雜接觸112具有第一導電型例如N導電型。舉例來說，第三摻雜接觸112是重摻雜的(N+)接觸區。

第一閘結構114位在摻雜井116與第三摻雜接觸112之間的摻雜井124上。隔離層134可配置在第一摻雜層106與第一摻雜區102的摻雜井116上。隔離層134並不限於第1圖所示的場氧化物(FOX)，也可使用其他合適的絕緣結構，例如淺溝槽隔離等。

半導體裝置可包括第三摻雜區136，其可包括鄰接的接觸區域138、摻雜井140、摻雜井142、埋摻雜層144與摻雜井146，其皆具有第一導電型例如N導電型。舉例來說，接觸區域138是重摻雜的(N+)。摻雜井146是高壓N型井(HVNW)。於一實施例中，第三摻雜區136的接觸區域138、摻雜井140、摻雜井142、埋摻雜層144與摻雜井146是圍住第二摻雜區104，如第1圖所示。

半導體裝置可包括第四摻雜區148，其可包括鄰接的基底150、埋摻雜層152、摻雜井154、第三摻雜層156與接觸區域158，其皆具有第二導電型例如P導電型。舉例來說，摻雜井154是高壓摻雜井(HVPD)。接觸區域158是重摻雜的(P+)。

接觸區域160配置在第二摻雜區104的摻雜井124、第二摻雜層126與接觸區域128之間。於一實施例中，接觸區域160具有第一導電型例如N導電型。舉例來說，接觸區域160是重摻雜的(N+)。

接觸區域162配置在第四摻雜區148的摻雜井154、第三摻雜層156與接觸區域158之間。於一實施例中，接觸區域162具有第一導電型例如N導電型。舉例來說，接觸區域162是重摻雜的(N+)。

第二閘結構164配置在接觸區域160與接觸區域162之間的摻雜井124、摻雜井146與摻雜井154上。導電層166可配置在隔離層134上。導電層166可包括多晶矽或其他合適的材料。

於實施例中，第一摻雜接觸108、第二摻雜接觸 110、導電層166與第三摻雜區136的接觸區域138可耦接至電極168。第三摻雜接觸112、接觸區域160與第二摻雜區104的接觸區域128可耦接電極170。第一閘結構114可耦接至電極172。第二閘結構164可耦接至電極174。接觸區域162與第四摻雜區148的接觸區域158可耦接至電極176。

於實施例中，半導體裝置是用作絕緣閘雙極電晶體(IGBT)裝置。第一閘結構114是用作IGBT的閘極。舉例來說，在操作過程中，電極168為陽極，電壓可介於0V~700V。電極170為陰極，電壓可為0V例如接地。電極172可提供的0V~15V偏壓。電極174可提供0V~15V的偏壓。電極172與電極174可為一共同電極(common electrode)。電極176為基底電極，電壓可為0V例如接地。

高壓操作IGBT裝置過程中，電極168(陽極)抬壓形成反轉層，反轉層造成電洞流從電極168注入而放大電子流。第一摻雜接觸108、第二摻雜接觸110、第一摻雜層106與第一摻雜區102的摻雜井118構成的NPN雙極結構(例如是第一摻雜接觸108、第二摻雜接觸110及第一摻雜區102的摻雜井118構成的NPN雙極結構，或者是第一摻雜接觸108、第一摻雜層106及第一摻雜區102的摻雜井118構成的NPN雙極結構)能提高電洞流而進一步提高裝置電子流的放大率。此NPN雙極結構能避免IGBT裝置所不期望的電壓驟回(voltage snapback)或負微分電阻(negative differential resistance；NDR)效應。延伸在隔離層134下方並靠近第一閘結構114的(P導電型)第一摻雜層106能提供電洞流靠近電極170(陰極)的流動通道，避免電洞流通過基底150而影 響附近的其他裝置例如低壓(LV)裝置。

第二閘結構164可用作雙重擴散金氧半場效電晶體(DMOS)的閘極，用以控制通道形成在鄰近於接觸區域162的摻雜井154中，與鄰近於接觸區域160的摻雜井124中。於實施例中，IGBT裝置可藉由第二閘結構164形成通道而導通的接觸區域162、接觸區域160、摻雜井146、埋摻雜層144、摻雜井142、摻雜井140、接觸區域138來提供額外的電流通道，亦即IGBT裝置具有多個電流通道(multi-channel)，以提升IGBT裝置的陽極電流。

靠近電極168(陽極)的(P導電型)埋摻雜層122與摻雜井120也能幫助侷限電洞流，避免電洞流通過基底150而影響附近的其他裝置。此外，第一導電型例如N導電型的摻雜井146、埋摻雜層144、摻雜井142、摻雜井140、接觸區域138與第二導電型例如P導電型的摻雜井124、埋摻雜層122、摻雜井120之間的PN接面能進一步將高壓操作IGBT裝置過程中，反轉層造成的電洞流能侷限在埋摻雜層122與摻雜井120中，避免電洞流通過基底150而影響附近的其他裝置。

於實施例中，IGBT裝置具有低的開啟電壓(turn on voltage)，並具有低的開啟電阻(turn on resistance；Rdson-sp)。

位在接觸區域128、第三摻雜接觸112、接觸區域160與摻雜井124之間的第二摻雜層126，以及位在接觸區域158、接觸區域162與摻雜井154之間的第三摻雜層156能避免操作裝置過程中發生穿隧效應(punch through)。

第2圖繪示根據一實施例之半導體裝置的剖面圖， 其與第1圖所示之半導體裝置的差異說明如下。請參照第2圖，第一摻雜層106A是鄰接於第一摻雜接觸108與第二摻雜接觸110的下方。於一實施例中，第二摻雜接觸110具有第一導電型例如N導電型，第一摻雜接觸108與第一摻雜層106A具有第二導電型例如P導電型。於另一實施例中，第一摻雜接觸108具有第一導電型例如N導電型，第二摻雜接觸110與第一摻雜層106A具有第二導電型例如P導電型。在操作IGBT裝置過程中，第一摻雜接觸108、第二摻雜接觸110、第一摻雜層106A與第一摻雜區102的摻雜井118構成的NPN雙極結構(例如是第一摻雜接觸108、第一摻雜層106A及第一摻雜區102的摻雜井118構成的NPN雙極結構，或者是第二摻雜接觸110、第一摻雜層106A及第一摻雜區102的摻雜井118構成的NPN雙極結構)能提高從電極168注入的電洞流而提高裝置電子流的放大率。此NPN雙極結構能避免IGBT裝置所不期望的電壓驟回或負微分電阻效應。延伸在隔離層134下方並靠近第一閘結構114的(P導電型)第一摻雜層106A能提供電洞流靠近電極170(陰極)的流動通道，避免電洞流通過基底150而影響附近的其他裝置。

第3圖繪示根據一實施例之半導體裝置的剖面圖，其與第1圖所示之半導體裝置的差異說明如下。第3圖的半導體裝置是省略了第1圖中的第二閘結構164、接觸區域160、接觸區域162與第三摻雜層156。第三摻雜區136的摻雜井146是耦接至電極378。

第4圖繪示根據一實施例之半導體裝置的剖面圖，其與第3圖所示之半導體裝置的差異說明如下。請參照第4圖， 第一摻雜層106A是鄰接於第一摻雜接觸108與第二摻雜接觸110的下方。於一實施例中，第二摻雜接觸110具有第一導電型例如N導電型，第一摻雜接觸108與第一摻雜層106A具有第二導電型例如P導電型。於另一實施例中，第一摻雜接觸108具有第一導電型例如N導電型，第二摻雜接觸110與第一摻雜層106A具有第二導電型例如P導電型。在操作IGBT裝置過程中，第一摻雜接觸108、第二摻雜接觸110、第一摻雜層106A與第一摻雜區102的摻雜井118構成的NPN雙極結構(例如是第一摻雜接觸108、第一摻雜層106A及第一摻雜區102的摻雜井118構成的NPN雙極結構，或者是第二摻雜接觸110、第一摻雜層106A及第一摻雜區102的摻雜井118構成的NPN雙極結構)能提高從電極168注入的電洞流而提高裝置電子流的放大率。此NPN雙極結構能避免IGBT裝置所不期望的電壓驟回或負微分電阻效應。延伸在隔離層134下方並靠近第一閘結構114的(P導電型)第一摻雜層106A能提供電洞流靠近電極170(陰極)的流動通道，避免電洞流通過基底150而影響附近的其他裝置。

第5圖繪示根據一實施例之半導體裝置的剖面圖，其與第3圖所示之半導體裝置的差異說明如下。第5圖所示的半導體裝置是省略了第3圖中第一導電型例如N導電型的埋摻雜層144。再者，第3圖中的埋摻雜層122是以第二導電型例如P導電型的摻雜井580取代。

第6圖繪示根據一實施例之半導體裝置的剖面圖，其與第1圖所示之半導體裝置的差異說明如下。第一摻雜層106B位於第一摻雜接觸108的下方，並位於第一摻雜區102的摻雜井 118上。第一摻雜層106B並沒有延伸在隔離層134的下方。於一實施例中，第一摻雜接觸108具有第一導電型例如N導電型，第二摻雜接觸110與第一摻雜層106B具有第二導電型例如P導電型。第一摻雜接觸108、第二摻雜接觸110、第一摻雜層106B與第一摻雜區102的摻雜井118構成NPN結構(例如是第一摻雜接觸108、第一摻雜層106B及第一摻雜區102的摻雜井118構成的NPN雙極結構，或者是第一摻雜接觸108、第二摻雜接觸110及第一摻雜區102的摻雜井118構成的NPN雙極結構)，其能提高從電極168注入的電洞流而提高裝置電子流的放大率，並避免IGBT裝置所不期望的電壓驟回或負微分電阻效應。第一摻雜層106B是分開自位在隔離層134下方的降低表面電場(RESURF)層682，其中RESURF層682具有第二導電型例如P導電型。

第7圖與第8圖顯示IBGT半導體裝置的電性。其中實施例1的IBGT半導體裝置使用延伸至隔離層下方的第一摻雜層，實施例2的IBGT半導體裝置使用沒有延伸至隔離層下方的第一摻雜層，比較例3的IBGT半導體裝置沒有使用第一摻雜層。從第7圖與第8圖顯示的曲線發現，實施例之IBGT半導體裝置具有省電、提升輸出電流的優勢，並能避免比較例所發生電壓驟回效應。實施例之IGBT半導體裝置可應用至(例如半橋式(half bridge)、全橋式(full bridge))馬達驅動器，如第9圖所示。

於實施例中，舉例來說，半導體裝置之閘結構的閘電極可包括多晶矽、金屬、金屬矽化物等合適的材料。基底可包括絕緣層上覆矽(SOI)。半導體裝置可利用場氧化矽(local oxidation of silicon；SOI)製程、淺溝槽隔離(shallow trench isolation；SOI)製程、深溝槽隔離(deep trench isolation；DTI)製程、絕緣層上覆矽製程、磊晶製程、非磊晶製程、或其他合適的製程來形成。半導體裝置可設計成六角形(hexagonal)、八角形(octagonal)、圓形(circle)、跑道形(runway)，或其他合適形狀的結構。

實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102‧‧‧第一摻雜區

104‧‧‧第二摻雜區

106‧‧‧第一摻雜層

108‧‧‧第一摻雜層

110‧‧‧第二摻雜接觸

112‧‧‧第三摻雜接觸

114‧‧‧第一閘結構

116、118、120、124、140、142、146、154‧‧‧摻雜井

122、144、152‧‧‧埋摻雜層

126‧‧‧第二摻雜層

128、138、158、160、162‧‧‧接觸區域

130‧‧‧第一PN接面

132‧‧‧第二PN接面

134‧‧‧隔離層

136‧‧‧第三摻雜區

148‧‧‧第四摻雜區

150‧‧‧基底

156‧‧‧第三摻雜層

164‧‧‧第二閘結構

166‧‧‧導電層

168、170、172、174、176‧‧‧電極

Claims (10)

1. 一種半導體裝置，包括：一第一摻雜區，具有一第一導電型；一第二摻雜區，鄰接該第一摻雜區並具有相反於該第一導電型的一第二導電型；一第一摻雜接觸；一第二摻雜接觸，鄰接該第一摻雜接觸，其中該第一摻雜接觸與該第二摻雜接觸位於該第一摻雜區上，該第一摻雜接觸與該第二摻雜接觸之間具有一第一PN接面；一第一摻雜層，位於該第一摻雜接觸或該第二摻雜接觸的下方，其中該第一摻雜層與該第一摻雜接觸或該第二摻雜接觸之間具有一第二PN接面，鄰接於該第一PN接面，且該第一摻雜層係延伸於該第一摻雜區以及該第一接面之間，該第一摻雜層與該第一摻雜區具有相反的導電型；一第三摻雜接觸，具有該第一導電型，並配置於該第二摻雜區中；以及一第一閘結構，配置於該第一摻雜區與該第三摻雜接觸之間的該第二摻雜區上。
2. 如申請專利範圍第1項所述之半導體裝置，其中互相鄰接的該第一PN接面與該第二PN接面構成一L形狀。
3. 如申請專利範圍第1項所述之半導體裝置，更包括一隔離層，配置於該第一摻雜接觸與該第三摻雜接觸之間，其中該第一 摻雜層是位於該隔離層與該第一摻雜區之間。
4. 如申請專利範圍第1項所述之半導體裝置，其係為用作絕緣閘雙極電晶體(IGBT)裝置。
5. 如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜接觸比該第二摻雜接觸更靠近該第一閘結構，該第二摻雜接觸具有該第一導電型，該第一摻雜接觸與該第一摻雜層具有該第二導電型，該第一摻雜層是鄰接於該第一摻雜接觸與該第二摻雜接觸的下方。
6. 如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜接觸比該第二摻雜接觸更靠近該第一閘結構，該第一摻雜接觸具有該第一導電型，該第二摻雜接觸與該第一摻雜層具有該第二導電型，該第一摻雜層是鄰接於該第一摻雜接觸的下方。
7. 如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜層與該第二摻雜區是藉由該第一摻雜區互相分開。
8. 如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜接觸與該第二摻雜接觸是電性連接於一陽極與一陰極其中之一，該第三摻雜接觸是電性連接於該陽極與該陰極其中之另一。
9. 如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜接觸、該第一摻雜層及該第一摻雜區構成NPN結構，該第二摻雜接觸、該第一摻雜層及該第一摻雜區構成NPN結構，或者該第一摻雜接觸、該第二摻雜接觸及該第一摻雜區構成NPN結構。
10. 一種半導體裝置的操作方法，其中該半導體裝置包括： 一第一摻雜區，具有一第一導電型；一第二摻雜區，鄰接該第一摻雜區並具有相反於該第一導電型的一第二導電型；一第一摻雜接觸；一第二摻雜接觸，鄰接該第一摻雜接觸，其中該第一摻雜接觸與該第二摻雜接觸位於該第一摻雜區上，該第一摻雜接觸與該第二摻雜接觸之間具有一第一PN接面；一第一摻雜層，位於該第一摻雜接觸或該第二摻雜接觸的下方，其中該第一摻雜層與該第一摻雜接觸或該第二摻雜接觸之間具有一第二PN接面，鄰接於該第一PN接面，且該第一摻雜層係延伸於該第一摻雜區以及該第一接面之間，該第一摻雜層與該第一摻雜區具有相反的導電型；一第三摻雜接觸，具有該第一導電型，並配置於該第二摻雜區中；以及一第一閘結構，配置於該第一摻雜區與該第三摻雜接觸之間的該第二摻雜區上，該操作方法包括：施加一第一偏壓至該第一閘結構；將該第一摻雜接觸、第二摻雜接觸耦接至一第一電極，該第一電極是一陽極與一陰極其中之一；以及將該第三摻雜接觸耦接至一第二電極，該第二電極是該陽極與該陰極其中之另一。