TWI505095B - 在兩種匯流排標準之間的帶內動態切換技術 - Google Patents

在兩種匯流排標準之間的帶內動態切換技術 Download PDF

Info

Publication number
TWI505095B
TWI505095B TW100147147A TW100147147A TWI505095B TW I505095 B TWI505095 B TW I505095B TW 100147147 A TW100147147 A TW 100147147A TW 100147147 A TW100147147 A TW 100147147A TW I505095 B TWI505095 B TW I505095B
Authority
TW
Taiwan
Prior art keywords
controller
pcie
interface
usb3
bus
Prior art date
Application number
TW100147147A
Other languages
English (en)
Other versions
TW201235856A (en
Inventor
Ting Lok Song
Su Wei Lim
Mikal Hunsaker
Hooi Kar Loo
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201235856A publication Critical patent/TW201235856A/zh
Application granted granted Critical
Publication of TWI505095B publication Critical patent/TWI505095B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

在兩種匯流排標準之間的帶內動態切換技術
本發明係關於匯流排控制器，並且尤其是關於藉由在PCIE以及USB3之間的帶內動態切換之一快速擴充卡(Express Card)控制器。
 發明背景
快速擴充卡(Express Card)是一界面以允許週邊裝置連接到一電腦。PCIE(PCIExpress)(在PCIE下之週邊構件快速互連)，是一電腦擴充卡標準。通用串列匯流排(USB)是用以建立在裝置以及主機控制器之間的通訊之一規格。
本發明係關於一種匯流排控制器，其包括：提供一界面至一外部裝置之一第一控制器；與該第一控制器通訊之一第二控制器，該第二控制器依據第一匯流排標準而提供一界面至一內部匯流排；與該第一控制器通訊之一第三控制器，該第三控制器依據第二匯流排標準而提供一界面至一內部匯流排；以及與該第一控制器通訊之一檢測電路，其中該檢測電路被組態以檢測該外部裝置係依據該第一匯流排標準或該第二匯流排標準而通訊，其中該第一控制器被組態以自該檢測電路所提供的資訊為基礎而在該第二以及該第三控制器之間切換。
圖式簡單說明
本發明之各種特點將如展示於附圖中之較佳實施例的說明而成為明顯，於附圖中相同的參考號碼通常指示圖形之相同部分。圖形不一定符合尺度，其強調的是本發明之原理的展示。
第1圖是依據本發明一些實施例之匯流排控制器的方塊圖。
第2圖是依據本發明一些實施例之電子系統的方塊圖。
第3圖是依據本發明一些實施例的流程圖。
第4圖是依據本發明一些實施例的另一流程圖。
第5圖是依據本發明一些實施例的另一流程圖。
第6圖是依據本發明一些實施例的另一流程圖。
第7圖是依據本發明一些實施例的另一流程圖。
第8圖是依據本發明一些實施例之另一匯流排控制器的方塊圖。
第9圖是依據本發明一些實施例的另一流程圖。
第10圖是依據本發明一些實施例之另一匯流排控制器的方塊圖。
 詳細說明
下面敘述之目的在於提供說明而非限制，其中，特定細節被提供，例如，特定的結構、建構、界面、技術等等，以提供對本發明之各面相的完全了解。但是，熟習本技術者將明白，本揭示之效益在於使本發明的各面相可利用脫離這些特定細節之其他範例而被實施。於某些實例中，習知的裝置、電路、以及方法之說明將被省略，以避免本發明之說明與非必要之細節相混淆。
關於第1圖，依據本發明一些實施例，匯流排控制器10可包含提供一界面至一外部裝置之第一控制器11、與該第一控制器11通訊之第二控制器13，該第二控制器13依據第一匯流排標準而提供一界面至內部匯流排14、與該第一控制器11通訊之第三控制器15，該第三控制器15依據第二匯流排標準提供一界面至內部匯流排14、以及與該第一控制器11通訊之檢測電路16。例如，該檢測電路16可被組態以檢測該外部裝置係依據該第一匯流排標準或該第二匯流排標準而通訊。例如，該第一控制器11可被組態以自該檢測電路16所提供的資訊為基礎而在第二以及第三控制器13、15之間切換。
例如，該第一控制器11可包含一多工器(MUX)以在自該等第二以及第三控制器13、15接收的信號之間進行選擇。例如，連接至外部裝置之界面可包含一外部連接器或連接埠。例如，該檢測電路16可被連接到該外接埠並且使用自外接埠接收之一信號以在第一控制器11中提供一選擇信號至該多工器。
依據本發明一些實施例，該第一控制器11可提供外部裝置之熱移除支援以在第二以及第三控制器13、15之間切換而無視於第一控制器狀態並同時保持符合分別的第一和第二匯流排標準。例如，該第一控制器11可包含一快速擴充卡(Express Card)控制器，該第二控制器13可包含一通用串列匯流排規格3.0(USB3)控制器，並且該第三控制器15可包含週邊構件互連快速擴充卡(PCIE)控制器。
於本發明一些實施例中，例如，該檢測電路16可包含連接到一USB3選擇接腳設置(例如，在一快速擴充卡2.0埠上)之快速擴充卡設置控制器。例如，第一控制器11可被組態以監視接腳設置值。如果接腳設置值改變，第一控制器11可要求匯流排界面之目前控制器釋出所有權，並且第一控制器11接著可將匯流排界面之所有權轉移至其他控制器。
例如，於本發明一些實施例中，如果匯流排界面之所有權自USB3改變至PCIE，快速擴充卡控制器11可被組態以使USB3-分配的信號失效，自USB3控制器接收一失效的認可信號，並且使PCIE鏈接引動信號生效以將所有權傳送至該PCIE控制器。如果匯流排界面的所有權自PCIE改變至USB3，該快速擴充卡控制器11可被組態以藉由PCIE鏈接失能要求，要求該PCIE控制器移動至一PCIE檢測安靜狀態，在該PCIE控制器轉移至檢測安靜狀態之後，自該PCIE控制器接收鏈接失能要求之一認可，並且使USB3分配信號生效以傳送所有權至該USB3控制器。
關於第2圖，依據本發明一些實施例，一電子系統20可包含一處理器21、與處理器21通訊之一記憶體22、以及與處理器21通訊之一匯流排23。該電子系統20可進一步包含耦合至該匯流排23之一快速擴充卡控制器24，該快速擴充卡控制器24提供一界面至一外部裝置、耦合至該匯流排23並且與該快速擴充卡控制器24通訊之一USB3控制器25、以及耦合至該匯流排23並且與該快速擴充卡控制器24通訊之一PCIE控制器26。例如，連接至外部裝置之界面可包含一快速擴充卡2.0埠。例如，該快速擴充卡控制器24可被組態以決定該外部裝置係為一USB3裝置或一PCIE裝置，並且以一USB3選擇接腳設置狀態為基礎在USB3控制器25和PCIE控制器26之間切換。
例如，依據本發明一些實施例，該快速擴充卡控制器24可對於外部裝置提供熱移除，以在USB3和PCIE控制器25、26之間切換而無視於快速擴充卡控制器狀態，同時保持符合分別的USB3和PCIE匯流排標準。例如，快速擴充卡控制器24可被組態以監視接腳設置數值。如果接腳設置值改變，快速擴充卡控制器24可要求匯流排界面之目前控制器釋出所有權，並且接著該快速擴充卡控制器可將匯流排界面之所有權轉移至其他控制器。
例如，如果匯流排界面之所有權自USB3改變至PCIE，則快速擴充卡控制器24可被組態至以使一USB3分配信號失效、自該USB3控制器25接收一失效認可信號、使一PCIE鏈接引動信號生效以傳送所有權至該PCIE控制器26。例如，如果匯流排界面之所有權自PCIE改變至USB3，則該快速擴充卡控制器24可被組態以藉由一PCIE鏈接失能要求，要求該PCIE控制器26移動至一PCIE檢測安靜狀態、在該PCIE控制器26轉移至檢測安靜狀態之後，自該PCIE控制器26接收該鏈接失能要求之一認可、並且使USB3分配信號生效以傳送所有權至該USB3控制器25。
第2圖展示僅供示意用之連接到相同匯流排23之USB3控制器25、PCIE控制器26及處理器21。例如，匯流排23可以是在晶片組構件內的內部匯流排。於一些系統中，處理器21、USB3控制器26、及/或PCIE控制器26可被連接到一個或多個不同的內部匯流排(例如，其可經由各種橋接構件而彼此通訊)。在外部，USB3和PCIE控制器25、26可被多工化至單一快速擴充卡2.0埠以供連接至快速擴充卡2.0裝置。
關於第3圖，依據本發明一些實施例，操作一匯流排界面之一方法可包含提供一第一界面至一外部裝置(例如，在區塊30)、依據第一匯流排標準自該第一界面提供一第二界面至一內部匯流排(例如，在區塊31)、依據第二匯流排標準自該第一界面提供一第三界面至一內部匯流排(例如，在區塊32)、檢測外部裝置係依據第一匯流排標準或第二匯流排標準而通訊(例如，在區塊33)、並且以該外部裝置被檢測係依據該第一匯流排標準或該第二匯流排標準而通訊為基礎而在該等第二以及第三界面之間切換(例如，在區塊34)。
例如，本發明之一些實施例可進一步包含對於外部裝置提供熱移除支援(例如，在區塊35)，並且在第二以及第三界面之間切換而無視於第一界面狀態，同時保持符合分別的第一以及第二匯流排標準(例如，在區塊36)。例如，第一界面可包含一快速擴充卡界面，第二界面可包含一USB3界面，並且第三界面可包含一PCIE界面(例如，在區塊37)。
關於第4圖，於本發明一些實施例中，檢測外部裝置係依據第一匯流排標準或第二匯流排標準通訊之步驟包括，檢測一USB3選擇接腳設置之一狀態(例如，在區塊40)。本發明之一些實施例可進一步包含監控接腳設置值(例如，在區塊41)，如果接腳設置值改變，則要求目前匯流排界面釋出所有權(例如，在區塊42)、轉移該匯流排界面所有權至其他匯流排界面(例如，在區塊43)。
關於第5圖，如果匯流排界面之所有權自USB3改變至PCIE(例如，在區塊50)，則本發明之一些實施例可進一步包含使一USB3分配信號失效(例如，在區塊51)，自該USB3界面接收一失效認可信號(例如，在區塊52)，並且使一PCIE鏈接引動信號生效，以傳送所有權至該PCIE界面(例如，在區塊53)。
關於第6圖，如果匯流排界面所有權自PCIE改變至USB3(例如，在區塊60)，本發明之一些實施例可進一步包含藉由一PCIE鏈接失能要求，要求PCIE界面移動至一PCIE檢測安靜狀態(例如，在區塊61)，在PCIE界面轉移至檢測安靜狀態之後，自PCIE界面接收鏈接失能要求之一認可(例如，在區塊62)，以及使一USB3-分配信號生效以傳送所有權至USB3界面(例如，在區塊63)。
本發明之一些實施例可有利地提供在連接到快速擴充卡2.0的PCIE和USB3之間進行帶內動態切換的方法以及設備。作為展示而非限制之目的，快速擴充卡2.0規格可能需要支援於相同的x1控制器插槽/通道之PCIE和USB3的能力。在一些系統中，USB3插槽與PCIE插槽可在快速擴充卡連接器中被共用，其中它們可被內部多工化並且作為單一組發送與接收插槽而被引導至連接器。本發明之一些實施例可有利地解決在PCIE和USB3控制器之間的切換而無視於熱移除支援所導致之控制器鏈接狀態，並仍保持符合分別的PCIE和USB3規格的問題。例如，本發明之一些實施例可提供被***之快速擴充卡是否包含一PCIE裝置或一USB3裝置之檢測機構。
於本發明一些實施例中，在PCIE和USB3之間的動態切換可經由一快速擴充卡USB3#選擇接腳設置被製作。例如，USB3#輸入接腳可被連接的USB3裝置拉低。依據本發明一些實施例，如果快速擴充卡USB3#的設置信號在裝置被檢測到是“0”時，則該裝置可被假定為是以USB3模式操作。否則，該裝置可被假定為以PCIE模式操作。
於本發明一些實施例中，一快速擴充卡設置控制器可觀測USB3#選擇接腳。例如，快速擴充卡設置控制器可被使用作為USB3控制器和PCIE控制器的多工化選擇器。如果接腳設置值改變，快速擴充卡設置控制器可發出一要求至匯流排目前的佔有者以分別地移動至USB3鏈接狀態之Rx檢測安靜(RxDetect.Quiet)狀態或PCIE鏈路狀態之檢測安靜(Detect.Quiet)狀態。當目前的匯流排佔有者完成要求時，目前的匯流排佔有者可將鏈接所有權交給快速擴充卡設置控制器。
快速擴充卡設置控制器接著可改變該界面模式並且將控制權提供給USB3#選擇設置所選擇的新控制器。該快速擴充卡設置控制器可確保該界面被切換至其對應於接收器終止檢測程序所需的電源狀態。例如，該快速擴充卡設置控制器可在移交至新控制器前將操作信號/資料率切換至正確設定。
參考第7圖，本發明之一些實施例可包含快速擴充卡設置控制器之一狀態機。例如，以PCIE模式開始(例如，在區塊71)，切換至USB3模式可能包含快速擴充卡控制器檢測由“1”改變至“0”之USB3#設置信號。快速擴充卡設置控制器可要求目前PCIE控制器經由PCIE鏈接失能流程返回至PCIE檢測安靜狀態(例如，在區塊72，配合第9圖更詳細地說明)。PCIE控制器將接著在完成轉移至檢測安靜狀態之後認可鏈接失能要求。快速擴充卡控制器利用使USB3-分配信號生效，而將所有權傳送至USB3控制器(例如，在區塊73，從PCIE模式移至USB3模式)。快速擴充卡所有權可被改變至USB3並且傳信速率可被改變至，例如，5GT/秒。USB3控制器在宣告所有權之後認可並且接著以USB3模式進行操作(例如，在區塊74)。
自USB3切換至PCIE(例如，在區塊74中，以USB3模式開始)可包含快速擴充卡控制器檢測由“0”切換至“1”之USB3#設置信號。快速擴充卡設置控制器接著可要求目前的USB3控制器釋出所有權(例如，利用在區塊75使USB3-分配信號失效)。USB3控制器接著可轉移至Rx檢測安靜狀態並且利用使認可信號失效而通知快速擴充卡控制器。最後，快速擴充卡控制器利用鏈路引動信號生效將所有權交給PCIE控制器(例如，在區塊76，從USB3模式移至PCIE模式)。快速擴充卡所有權可被改變至PCIE，並且傳信速率可被改變至，例如，2.5GT/秒。界面接著可以PCIE模式操作(例如，回到區塊71)。
依據本發明一些實施例，狀態機在無適當的界面狀態改變時，不提供在PCIE和USB3之間的切換可被執行之情況，或反之亦然，除了從系統重置中恢復之外(其可利用適當的供電/重置步驟以啟動該狀態機而被處理)。該USB3及/或PCIE控制器的下游處，內部匯流排可能不依據分別的USB3/PCIE規格操作。例如，一些內部匯流排可包含處理層被連接之部分並且可能依循某些內部匯流排協定。
參考第8圖與第9圖，在一快速擴充卡控制器82和PCIE控制器84之間的一範例協定被展示，第9圖詳細說明PCIE鏈接失能流程的一範例。PCIE鏈接失能要求可直接地，或經由不引動狀態，將目前的PCIE LTSSM狀態轉移至檢測安靜狀態。快速擴充卡設置控制器可在PCIE組態鏈接寬度開始(Configuration.Linkwidthstart)狀態或恢復閒置(Recovery.Idle)狀態要求PCIE鏈接失能。該PCIE LTSSM將移動至不引動狀態並且接著被導至該檢測安靜狀態。
快速擴充卡設置控制器也可在穩定狀態L0或較低的電力鏈接狀態中要求PCIE鏈接失能。PCIE LTSSM將移動至恢復狀態並且接著被導至檢測安靜狀態。快速擴充卡設置控制器也可在其他的鏈路調訓狀態中要求PCIE鏈接失能，例如，輪詢或組態(除了鏈接寬度開始(Linkwidthstart)之外)。PCIE LTSSM可直接地轉移至該檢測安靜狀態。
參考第10圖，在快速擴充卡控制器102和USB3控制器104之間的範例協定被展示。該快速擴充卡控制器102可使USB3分配信號生效。USB3控制器104可回傳USB3分配的認可信號。
本發明之一些實施例可有利地被整合於一晶片組平臺中並且使用快速擴充卡USB3#選擇接腳設置在PCIE和USB3卡之間進行動態切換。例如，依據本發明一些實施例之一快速擴充卡設置控制器可監視USB3#選擇接腳並且與PCIE和USB3控制器二者互動。例如，PCIE控制器可經由PCIE鏈接失能流程將快速擴充卡所有權釋出至USB3，其完全地符合該PCIE基本規格2.0。本發明之一些實施例可有利地經由單一實體通道提供PCIE和USB3快速擴充卡二者的支援。例如，本發明之一些實施例可對於PCIE和USB結構(PIPE)界面，整合PCIE和USB3控制器分享使用PHY界面。本發明一些實施例可有利地提供一檢測機構，其允許並且協助PCIE和USB3裝置的熱交換(***/移除)而不需該平臺被關機及/或不需軟體介入即可在PCIE以及USB3之間動態切換。
本發明前述的與其他論點可分別地以及以組合方式被達成。除非特定申請專利範圍明確所需之外，本發明不應被視為需要二個或更多個此些論點。此外，雖然本發明已以目前被考慮為有關的較佳範例被說明，應了解，本發明是不受限定於所揭示之範例，但是正相反地，是有意地涵蓋包含在本發明精神以及範疇內之各種修改以及等效配置。
10．．．匯流排控制器
11．．．第一控制器
13．．．第二控制器
14．．．內部匯流排
15．．．第三控制器
16．．．檢測電路
20．．．電子系統
21．．．處理器
22．．．記憶體
23．．．匯流排
24．．．快速擴充卡控制器
25．．．USB3控制器
26．．．PCIE控制器
30-37．．．匯流排界面操作方法之步驟
40-43‧‧‧檢測外部裝置係依據第一匯流排標準或第二匯流排標準通訊步驟
50-53‧‧‧匯流排界面所有權自USB3改變至PCIE步驟
60-63‧‧‧匯流排界面所有權自 PCIE改變至USB3步驟
71-76‧‧‧快速擴充卡設置控制器之一狀態機步驟
82‧‧‧快速擴充卡控制器
84‧‧‧PCIE控制器
102‧‧‧快速擴充卡控制器
104‧‧‧USB3控制器
第1圖是依據本發明一些實施例之匯流排控制器的方塊圖。
第2圖是依據本發明一些實施例之電子系統的方塊圖。
第3圖是依據本發明一些實施例的流程圖。
第4圖是依據本發明一些實施例的另一流程圖。
第5圖是依據本發明一些實施例的另一流程圖。
第6圖是依據本發明一些實施例的另一流程圖。
第7圖是依據本發明一些實施例的另一流程圖。
第8圖是依據本發明一些實施例之另一匯流排控制器的方塊圖。
第9圖是依據本發明一些實施例的另一流程圖。
第10圖是依據本發明一些實施例之另一匯流排控制器的方塊圖。
20．．．電子系統
21．．．處理器
22．．．記憶體
23．．．匯流排
24．．．快速擴充卡控制器
25．．．USB3控制器
26．．．PCIE控制器

Claims (16)

  1. 一種匯流排控制器，其包括：提供一界面至一外部裝置之包括一快速擴充卡(Express Card)控制器之一第一控制器；與該第一控制器通訊之包括一USB3控制器之一第二控制器，該第二控制器依據一第一匯流排標準而提供一界面至一內部匯流排；與該第一控制器通訊之包括一PCIE控制器之一第三控制器，該第三控制器依據一第二匯流排標準而提供一界面至一內部匯流排；以及與該第一控制器通訊之一檢測電路，其中該檢測電路被組態以檢測該外部裝置係依據該第一匯流排標準或該第二匯流排標準而通訊，其中該第一控制器被組態以自該檢測電路所提供的資訊為基礎而在該第二以及該第三控制器之間切換，且其中該第一控制器對於該外部裝置提供熱移除支援以在該等第二以及第三控制器之間切換而無視於該第一控制器狀態，同時保持符合分別的該第一以及該第二匯流排標準。
  2. 如申請專利範圍第1項之匯流排控制器，其中該檢測電路包括連接到一USB3選擇接腳設置之一快速擴充卡設置控制器。
  3. 申請專利範圍第2項之匯流排控制器，其中該第一控制器被組態以進行下列步驟： 監視接腳設置值；如果該接腳設置值改變，則要求該匯流排界面之目前控制器釋出所有權；並且轉移該匯流排界面所有權至其他控制器。
  4. 如申請專利範圍第3項之匯流排控制器，其中如果該匯流排界面之所有權自USB3改變至PCIE，則該快速擴充卡控制器被組態以進行下列步驟：使一USB3分配信號失效；自該USB3控制器接收一失效認可信號；並且使一PCIE鏈路引動信號生效以傳遞所有權至該PCIE控制器。
  5. 如申請專利範圍第3項之匯流排控制器，其中如果該匯流排界面的所有權自PCIE改變至USB3，則該快速擴充卡控制器被組態以進行下列步驟：藉由一PCIE鏈接失能要求，要求該PCIE控制器移動至一PCIE檢測安靜(DetectQuiet)狀態；在該PCIE控制器轉移至檢測安靜狀態之後，自該PCIE控制器接收該鏈接失能要求之一認可；並且使一USB3分配信號生效以傳遞所有權至該USB3控制器。
  6. 一種操作一匯流排界面之方法，該方法包括下列步驟：提供包括一快速擴充卡界面之一第一界面至一外部裝置；依據一第一匯流排標準自該第一界面提供包括一 USB3界面之一第二界面至一內部匯流排；依據一第二匯流排標準自該第一界面提供包括一PCIE界面之一第三界面至一內部匯流排；檢測該外部裝置係依據第一匯流排標準或該第二匯流排標準而通訊；對於該外部裝置提供熱移除支援；並且在該等第二以及第三界面之間切換而無視於一第一界面狀態，同時保持符合分別的該第一以及該第二匯流排標準，其中該切換係以該外部裝置是否被檢測要依據該第一匯流排標準或該第二匯流排標準而通訊為基礎。
  7. 如申請專利範圍第6項之方法，其中檢測該外部裝置係要依據該第一匯流排標準或該第二匯流排標準通訊之步驟包括：檢測一USB3選擇接腳設置之一狀態。
  8. 如申請專利範圍第7項之方法，進一步包括下列步驟：監控該接腳設置值；如果該接腳設置值改變，則要求目前匯流排界面釋出所有權；並且轉移該匯流排界面所有權至其他匯流排界面。
  9. 如申請專利範圍第8項之方法，其中如果該匯流排界面之所有權自USB3改變至PCIE，則該方法進一步包括下列步驟：使一USB3分配信號失效； 自該USB3界面接收一失效認可信號；並且使一PCIE鏈路引動信號生效以傳遞所有權至該PCIE界面。
  10. 如申請專利範圍第8項之方法，其中如果該匯流排界面所有權自PCIE改變至USB3，則該方法進一步包括下列步驟：藉由一PCIE鏈接失能要求，要求該PCIE界面移動至一PCIE檢測安靜狀態；在該PCIE界面轉移至檢測安靜狀態之後，自該PCIE界面接收該鏈接失能要求之一認可；並且使一USB3分配信號生效以傳遞所有權至該USB3界面。
  11. 一種電子系統，其包括：一處理器；與該處理器通訊之一記憶體；與該處理器通訊之一匯流排；耦合至該匯流排之一快速擴充卡控制器，該快速擴充卡控制器提供一界面至一外部裝置；耦合至該匯流排並且與該快速擴充卡控制器通訊之一USB3控制器；以及耦合至該匯流排並且與該快速擴充卡控制器通訊之一PCIE控制器，其中該快速擴充卡控制器被組態以決定該外部裝置係一USB3裝置或一PCIE裝置，並且以一USB3選擇接 腳設置狀態為基礎在該USB3控制器以及該PCIE控制器之間切換。
  12. 如申請專利範圍第11項之電子系統，其中該快速擴充卡控制器對於該外部裝置提供熱移除支援，以在該等USB3以及PCIE控制器之間切換而無視於該快速擴充卡控制器狀態，同時保持符合分別的USB3以及PCIE匯流排標準。
  13. 如申請專利範圍第12項之電子系統，其中該快速擴充卡控制器被組態以進行下列步驟：監視該接腳設置值；如果該接腳設置值改變，則要求該匯流排界面之目前控制器釋出所有權；並且轉移該匯流排界面所有權至其他控制器。
  14. 如申請專利範圍第13項之電子系統，其中如果該匯流排界面之所有權自USB3改變至PCIE，則該快速擴充卡控制器被組態以進行下列步驟：使一USB3分配信號失效；自該USB3控制器接收一失效認可信號；並且使一PCIE鏈路引動信號生效以傳遞所有權至該PCIE控制器。
  15. 如申請專利範圍第13項之電子系統，其中如果該匯流排界面所有權自PCIE改變至USB3，則該快速擴充卡控制器被組態以進行下列步驟：藉由一PCIE鏈接失能要求，要求該PCIE控制器移 動至一PCIE檢測安靜狀態；在該PCIE控制器轉移至檢測安靜狀態之後，自該PCIE控制器接收該鏈接失能要求之一認可；並且使一USB3分配信號生效以傳遞所有權至該USB3控制器。
  16. 如申請專利範圍第11項之電子系統，其中至該外部裝置的界面包含一快速擴充卡埠。
TW100147147A 2010-12-22 2011-12-19 在兩種匯流排標準之間的帶內動態切換技術 TWI505095B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/928,906 US8706944B2 (en) 2010-12-22 2010-12-22 Dual bus standard switching bus controller

Publications (2)

Publication Number Publication Date
TW201235856A TW201235856A (en) 2012-09-01
TWI505095B true TWI505095B (zh) 2015-10-21

Family

ID=46314752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147147A TWI505095B (zh) 2010-12-22 2011-12-19 在兩種匯流排標準之間的帶內動態切換技術

Country Status (3)

Country Link
US (3) US8706944B2 (zh)
TW (1) TWI505095B (zh)
WO (1) WO2012087652A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709428B (zh) * 2018-01-10 2020-11-11 美商推奔控股有限公司 組態一匯流排之方法及遊戲主控台
US11071920B2 (en) 2016-07-13 2021-07-27 Push-Run Holdings, Llc Modular multi-system gaming console

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8706944B2 (en) 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
JP5346978B2 (ja) * 2011-04-15 2013-11-20 シャープ株式会社 インターフェイス装置、配線基板、及び情報処理装置
JP5346979B2 (ja) * 2011-04-18 2013-11-20 シャープ株式会社 インターフェイス装置、配線基板、及び情報処理装置
CN202564744U (zh) * 2011-12-28 2012-11-28 钰创科技股份有限公司 高速外设组件互连接口与usb3.0装置之间的桥接器
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8838869B1 (en) * 2012-06-22 2014-09-16 Xilinx, Inc. Multi-protocol data bus interface
CN104461988A (zh) * 2013-09-23 2015-03-25 鸿富锦精密电子(天津)有限公司 接口切换***及功能卡
CN104461987A (zh) * 2013-09-23 2015-03-25 鸿富锦精密电子(天津)有限公司 接口切换***及功能卡
CN104466578B (zh) * 2013-09-23 2017-06-13 泰州市宏祥动力机械有限公司 具有两种网络接口的网络转接卡
US9672183B2 (en) * 2014-12-01 2017-06-06 Western Digital Technologies, Inc. Integration of downstream ports in a multiple interface device
TWI557568B (zh) * 2015-04-20 2016-11-11 瑞昱半導體股份有限公司 適用於usb連接器之組合式晶片
CN106909198B (zh) * 2015-12-22 2020-11-06 华硕电脑股份有限公司 一种外接装置、电子装置及电子***
US9953001B2 (en) * 2016-04-01 2018-04-24 Intel Corporation Method, apparatus, and system for plugin mechanism of computer extension bus
US10331605B2 (en) 2016-08-30 2019-06-25 International Business Machines Corporation Dynamic re-allocation of signal lanes
US10509759B2 (en) 2017-03-31 2019-12-17 Intel Corporation Multiple storage devices implemented using a common connector
US10254821B2 (en) 2017-08-01 2019-04-09 Intel Corporation Managing surprise hot plug in low power state
US10489341B1 (en) * 2018-06-25 2019-11-26 Quanta Computer Inc. Flexible interconnect port connection
US11693813B2 (en) 2018-12-18 2023-07-04 Ati Technologies Ulc Alternative protocol over physical layer
US10698856B1 (en) 2018-12-18 2020-06-30 Ati Technologies Ulc Alternative protocol selection
US10980154B1 (en) * 2019-12-23 2021-04-13 Baidu Usa Llc Cooling design for PCIE mounted server peripheral electronics

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080168207A1 (en) * 2007-01-09 2008-07-10 International Business Machines Corporation I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory
US20080228986A1 (en) * 2007-03-12 2008-09-18 Luca Lodolo Architecture for controlling peripheral devices
TW201020782A (en) * 2008-11-20 2010-06-01 Mediatek Inc Electronic apparatus, interface circuit and method of accessing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8037234B2 (en) * 2003-12-02 2011-10-11 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
US7673090B2 (en) 2001-12-19 2010-03-02 Intel Corporation Hot plug interface control method and apparatus
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US20050138288A1 (en) 2003-12-23 2005-06-23 Horng-Yee Chou Dual mode USB and PCI express device
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
JP4640126B2 (ja) 2005-11-14 2011-03-02 富士通株式会社 サイドバンド・バス設定回路
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 ＰＣＩＥｘｐｒｅｓｓリンク、マルチホストコンピュータシステム、およびＰＣＩＥｘｐｒｅｓｓリンクの再構成方法
US8285893B2 (en) * 2006-10-13 2012-10-09 Dell Products L.P. System and method for adaptively setting connections to input/output hubs within an information handling system
TW200931422A (en) 2008-01-04 2009-07-16 Afa Technologies Inc A high-speed flash memory storage device
US8625615B2 (en) * 2008-05-16 2014-01-07 Nec Corporation PCI express switch, PCI express system, and network control method
US8218580B2 (en) * 2008-07-15 2012-07-10 Intel Corporation Managing timing of a protocol stack
US9077555B2 (en) * 2008-10-02 2015-07-07 Dell Products L.P. Content distribution system
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
US7996596B2 (en) * 2009-07-17 2011-08-09 Dell Products, Lp Multiple minicard interface system and method thereof
US20110191503A1 (en) * 2010-02-04 2011-08-04 Musa Ibrahim Kakish Motherboard Compatible with Multiple Versions of Universal Serial Bus (USB) and Related Method
US8554974B2 (en) * 2010-05-27 2013-10-08 International Business Machines Corporation Expanding functionality of one or more hard drive bays in a computing system
US8706944B2 (en) 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080168207A1 (en) * 2007-01-09 2008-07-10 International Business Machines Corporation I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory
US20080228986A1 (en) * 2007-03-12 2008-09-18 Luca Lodolo Architecture for controlling peripheral devices
TW201020782A (en) * 2008-11-20 2010-06-01 Mediatek Inc Electronic apparatus, interface circuit and method of accessing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11071920B2 (en) 2016-07-13 2021-07-27 Push-Run Holdings, Llc Modular multi-system gaming console
US11925874B2 (en) 2016-07-13 2024-03-12 Push-Run Holdings, Llc Modular multi-system gaming console
TWI709428B (zh) * 2018-01-10 2020-11-11 美商推奔控股有限公司 組態一匯流排之方法及遊戲主控台

Also Published As

Publication number Publication date
US9098642B2 (en) 2015-08-04
US8706944B2 (en) 2014-04-22
US20120166691A1 (en) 2012-06-28
US20160085707A1 (en) 2016-03-24
TW201235856A (en) 2012-09-01
US20140181356A1 (en) 2014-06-26
US10229080B2 (en) 2019-03-12
WO2012087652A2 (en) 2012-06-28
WO2012087652A3 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI505095B (zh) 在兩種匯流排標準之間的帶內動態切換技術
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
US9934187B2 (en) Hot-pluggable computing system
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
US8332566B2 (en) Methods and apparatuses for serial bus sideband communications
US6600739B1 (en) Method and apparatus for switching among a plurality of universal serial bus host devices
US9081705B2 (en) Methods and apparatus for reliable detection and enumeration of devices
JP2000305678A (ja) コンピュータ・システムの電源を切らずに構成要素を追加および除去する方法および装置
TW201250475A (en) System and method for extending PCI-E
US20180367504A1 (en) System, Apparatus And Method For Tunneling And/Or Multiplexing Via A Multi-Drop Interconnect
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
CN101557379A (zh) 一种pcie接口的链路重组方法和装置
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
WO2014047809A1 (zh) 服务器***及其外接卡扩展设备
TWI528161B (zh) 資料傳輸系統以及資料傳輸方法
JP2008065364A (ja) 拡張システム、アドインカード及び外部装置
US20090292849A1 (en) Adaptable pci express controller core
TWI582604B (zh) 外接裝置、電子裝置及電子系統
TW201643734A (zh) 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法
US11500808B1 (en) Peripheral device having an implied reset signal
CN109766287A (zh) Usb控制器的控制方法和装置
CN109766288A (zh) Usb控制器的控制方法和装置
JP2010093437A (ja) データ転送制御装置及び電子機器
JP2004178052A (ja) Ａｔａ／ａｔａｐｉバス処理回路