CN202564744U - 高速外设组件互连接口与usb3.0装置之间的桥接器 - Google Patents
高速外设组件互连接口与usb3.0装置之间的桥接器 Download PDFInfo
- Publication number
- CN202564744U CN202564744U CN2011205771290U CN201120577129U CN202564744U CN 202564744 U CN202564744 U CN 202564744U CN 2011205771290 U CN2011205771290 U CN 2011205771290U CN 201120577129 U CN201120577129 U CN 201120577129U CN 202564744 U CN202564744 U CN 202564744U
- Authority
- CN
- China
- Prior art keywords
- usb
- peripheral assembly
- bridger
- speed
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 52
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本实用新型公开一种高速外设组件互连接口与USB3.0装置之间的桥接器。桥接器包含一支持至少二通道的高速外设组件互连接口、一扩展主控制器接口及一通用串行总线3.0集线器。该高速外设组件互连接口用以耦接于一主机,其中该至少二通道中的每一通道提供一最大数据传输速度;该扩展主控制器接口耦接于该高速外设组件互连接口,用以寄存该高速外设组件互连接口所传输的数据;该通用串行总线3.0集线器包含一第一控制器和一第二控制器,其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输,且该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的最大数据传输速度。
Description
技术领域
本实用新型涉及一种高速外设组件互连接口与通用串行总线装置之间的桥接器,尤指一种应用于高速外设组件互连接口与通用串行总线3.0装置之间的桥接器。
背景技术
高速外设组件互连接口(Peripheral Component Interconnect Express,PCI-E)是电脑总线的外设组件互连接口(Peripheral Component Interconnect,PCI)的一种,它沿用了现有的PCI编程概念及通讯标准,但基于更快的串列通信***。在PCI-E的标准中,PCI-E 1.0的单通道总线数据传输速度为2.5Gbps,而PCI-E2.0的单通道总线数据传输速度则从2.5Gbps提高到5Gbps。而PCI-E 2.0的主板插槽可向下相容PCI-E 1.x的接口卡,且PCI-E 2.0的接口卡亦可向下相容于PCI-E 1.x的主板,以使用PCI-E 1.x的主板所提供的数据传输速度。
通用串行总线(Universal Serial Bus,USB)3.0为通用串行总线标准中的第三版。USB 3.0的特点是可支持全双工数据传输服务;USB 3.0的数据传输速度达到5Gbps,是USB 2.0的数据传输速度(480Mbps)的十倍快;可向下相容USB 2.0的装置;大幅减少数据传输的时间以及数据传输的功耗。USB 3.0具有8条内部线路,除线路VBUS和线路GND作为电源提供线外,剩余3对线路均为数据传输线路。在3对数据传输线路中,二条数据传输线路为相容于USB 2.0线路的线路D+、D-,二条数据传输线路为USB 3.0的线路SSRX、SSTX。
在现有技术中,USB 3.0装置可通过一桥接器的外接端口和高速外设组件互连接口沟通。虽然USB 3.0装置可支持5Gbps的数据传输速度,但是高速外设组件互连接口的单通道总线的数据传输速度亦为5Gbps。因此,如果桥接器耦接多于一个USB 3.0装置,则所有USB 3.0装置的数据传输速度的总和将因为高速外设组件互连接口的单通道总线的数据传输速度为5Gbps而限制在5Gbps,使得每一USB 3.0装置的数据传输速度无法达到5Gbps。
实用新型内容
本实用新型所要解决的技术问题在于,提供一种高速外设组件互连接口与通用串行总线3.0装置之间的桥接器,使耦接于该桥接器的至少一USB 3.0装置达到较高的数据传输速度。
本实用新型的一实施例提供一种高速外设组件互连接口与通用串行总线3.0装置之间的桥接器。该桥接器包含一支持至少二通道的高速外设组件互连接口、一扩展主控制器接口及一通用串行总线3.0集线器。该支持至少二通道的高速外设组件互连接口用以耦接一主机,其中该至少二通道中的每一通道提供一最大数据传输速度;该扩展主控制器接口耦接于该高速外设组件互连接口,用以寄存该高速外设组件互连接口所传输的数据;该通用串行总线3.0集线器包含一第一控制器和一第二控制器,其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输,且该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的该最大数据传输速度。
在本实用新型的一实施例中,高速外设组件互连接口支持四通道。
在本实用新型的一实施例中,高速外设组件互连接口支持2n通道,其中n≥1,且n为整数。
本实用新型提供一种高速外设组件互连接口与通用串行总线3.0装置之间的桥接器。该桥接器利用一可支持至少二通道的高速外设组件互连接口以及一包含二控制器的通用串行总线3.0集线器,以使耦接于该桥接器的至少一USB3.0装置达到较高的数据传输速度。
附图说明
图1为本实用新型的一实施例说明一种高速外设组件互连接口与通用串行总线3.0装置之间的桥接器的示意图;
图2A、图2B、图2C、图2D、图2E为说明四个外接端口耦接USB 3.0装置的示意图;
图3为说明四个外接端口耦接USB 2.0装置的示意图;
图4为本实用新型的另一实施例说明一种高速外设组件互连接口与通用 串行总线3.0装置之间的桥接器的示意图。
其中,附图标记:
100、400 桥接器
102、402 高速外设组件互连接口
104 扩展主控制器接口
106 USB 3.0集线器
108 主机
1022、1024、4022、4024、4026、4028 通道
1042 寄存器
1062 第一控制器
1064 第二控制器
1066、1068、1070、1072 外接端口
10662、10682、10702、10722 USB 3.0装置
106662 USB 2.0装置
具体实施方式
请参照图1,图1为本实用新型的一实施例说明一种高速外设组件互连接口与通用串行总线(Universal Serial Bus,USB)3.0装置之间的桥接器100的示意图。桥接器100包含一支持二通道的高速外设组件互连接口102、一扩展主控制器接口(Extensible Host Controller Interface,xHCI)104及一USB 3.0集线器106。支持二通道的高速外设组件互连接口102用以耦接于一主机108,其中二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以高速外设组件互连接口102可提供最大数据传输速度10Gbps;但本实用新型并不受限于高速外设组件互连接口102仅支持二通道1022、1024;扩展主控制器接口104耦接于高速外设组件互连接口102,扩展主控制器接口104包含一寄存器1042,寄存器1042用以寄存高速外设组件互连接口102经二通道1022、1024所传输的数据;USB 3.0集线器106包含一第一控制器1062和一第二控制器1064,其中第一控制器1062和第二控制器1064用以控制四个外接端口1066、1068、1070、1072的数据传输,且四个外接端口1066、1068、1070、1072中的每一外接端口提供的最大数据传输速度不大于通道1022、1024所提 供的最大数据传输速度,亦即四个外接端口1066、1068、1070、1072中的每一外接端口提供的最大数据传输速度为5Gbps。但本实用新型并不受限于高速外设组件互连接口102仅支持二通道1022、1024。
请参照图2A、图2B、图2C、图2D、图2E为说明四个外接端口1066、1068、1070、1072耦接USB 3.0装置的示意图。如图2A所示,当外接端口1066耦接一USB 3.0装置10662,时,因为高速外设组件互连接口102可提供的最大数据传输速度10Gbps大于USB 3.0装置10662的最大数据传输速度,所以通过第一控制器1062的控制,USB 3.0装置10662的数据传输速度可达到5Gbps。如图2B所示,当外接端口1066耦接USB 3.0装置10662且外接端口1070耦接一USB 3.0装置10702时,因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以通过第一控制器1062和第二控制器1064的控制,USB 3.0装置10662和USB 3.0装置10702的数据传输速度皆可达到5Gbps。如图2C所示,当外接端口1066耦接USB 3.0装置10662且外接端口1068耦接一USB 3.0装置10682时,因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以通过第一控制器1062的控制,USB3.0装置10662和USB 3.0装置10682的数据传输速度亦可达到5Gbps。如图2D所示,当外接端口1066耦接USB 3.0装置10662、外接端口1068耦接USB3.0装置10682且外接端口1070耦接USB 3.0装置10702时,因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以通过第一控制器1062的控制,USB 3.0装置10662和USB 3.0装置10682的数据传输速度只能达到2.5Gbps,而通过第二控制器1064的控制,USB 3.0装置10702的数据传输速度可达到5Gbps。如图2E所示,当外接端口1066耦接USB 3.0装置10662、外接端口1068耦接USB 3.0装置10682、外接端口1070耦接USB 3.0装置10702且外接端口1072耦接一USB 3.0装置10722,因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以通过第一控制器1062和第二控制器1064的控制,USB 3.0装置10662、USB 3.0装置10682、USB 3.0装置10702以及USB 3.0装置10722的数据传输速度皆只能达到2.5Gbps。另外,图2A、图2B、图2C、图2D、图2E用以说明四个外接端口1066、1068、1070、1072与至少一USB 3.0装置的耦接关系,亦即四个外接端口1066、1068、1070、1072与至少一USB 3.0装置并不受限于图2A、图2B、图2C、图2D、 图2E的耦接关系。
请参照图3,图3为说明四个外接端口1066、1068、1070、1072耦接USB2.0装置的示意图。如图3所示,外接端口1066耦接一USB 2.0装置106662。因为USB 3.0集线器106亦支持通用串行总线2.0的最大数据传输速度(480Mbps),所以通过第一控制器1062的控制,USB 2.0装置106662的数据传输速度可达到480Mbps。另外,因为USB 2.0装置的最大数据传输速度为480Mbps,所以当USB 3.0集线器106通过四个外接端口1066、1068、1070、1072耦接至少一USB 2.0装置时,至少一USB 2.0装置中的每一USB 2.0装置的数据传输速度皆可达到480Mbps。
图4为本实用新型的另一实施例说明一种高速外设组件互连接口与通用串行总线(Universal Serial Bus,USB)3.0装置之间的桥接器400的示意图。桥接器400和桥接器100的差别在于桥接器400的高速外设组件互连接口402支持4个通道4022、4024、4026、4028。因为4个通道4022、4024、4026、4028中的每一通道可提供一最大数据传输速度5Gbps,所以当USB 3.0集线器106通过四个外接端口1066、1068、1070、1072耦接至少一USB 3.0装置时,至少一USB 3.0装置中的每一USB 3.0装置的数据传输速度皆可达到5Gbps。另外,桥接器400的其余操作原理皆和桥接器100相同,在此不再赘述。
在本实用新型的其他实施例中,桥接器的高速外设组件互连接口亦可支持8通道或是16通道。因此,桥接器可提供更大的数据传输速度。此外,本实用新型的USB 3.0集线器内的控制器不仅限于两个,在其他实施例中,USB 3.0集线器可包含更多控制器,以提供更多的外接端口以耦接USB 2.0或USB 3.0装置。
综上所述,本实用新型所提供的高速外设组件互连接口与通用串行总线3.0装置之间的桥接器利用可支持至少二通道的高速外设组件互连接口以及包含至少二控制器的通用串行总线3.0集线器,以使耦接于桥接器的至少一USB3.0装置达到较高的数据传输速度。在现有技术中,当两个USB 3.0装置耦接单通道高速外设组件互连接口时,每个USB 3.0装置的数据传输速度仅为2.5Gbps;当四个USB 3.0装置耦接单通道高速外设组件互连接口时,每个USB 3.0装置的数据传输速度仅为1.25Gbps。而本实用新型提供的桥接器在耦接两个USB 3.0装置时可支持至少5Gbps的数据传输速度,在耦接四个USB 3.0装置 时可支持至少2.5Gbps的数据传输速度。相较于现有技术,本实用新型的桥接器可提供更高效能的数据传输速度。
通过本实用新型本实用新型本实用新型当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员当可根据本实用新型做出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
Claims (10)
1.一种高速外设组件互连接口与通用串行总线3.0装置之间的桥接器,其特征在于,包含:
一支持至少二通道的高速外设组件互连接口,用以耦接于一主机,其中该至少二通道中的每一通道提供一最大数据传输速度;
一扩展主控制器接口,耦接于该高速外设组件互连接口,用以寄存该高速外设组件互连接口所传输的数据;及
一通用串行总线3.0集线器,包含一第一控制器和一第二控制器,其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输;
其中该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的该最大数据传输速度。
2.根据权利要求1所述的桥接器,其特征在于,其中该第一控制器用以控制该四个外接端口中的二个外接端口的数据传输,及该第二控制器用以控制该四个外接端口中的另二个外接端口的数据传输。
3.根据权利要求1所述的桥接器,其特征在于,其中该扩展主控制器接口包含一寄存器,用以寄存并传输该双通道中的每一通道的数据。
4.根据权利要求1所述的桥接器,其特征在于,其中该通用串行总线3.0集线器支持一通用串行总线2.0的数据传输速度。
5.根据权利要求4所述的桥接器,其特征在于,其中当该通用串行总线3.0集线器支持该通用串行总线2.0的数据传输速度时,该四个外接端口中的每一外接端口的数据传输速度为该通用串行总线2.0的一最大传输速度。
6.根据权利要求5所述的桥接器,其特征在于,其中该通用串行总线2.0的该最大传输速度为480Mbps。
7.根据权利要求1所述的桥接器,其特征在于,其中该高速外设组件互连接口支持二通道。
8.根据权利要求1所述的桥接器,其特征在于,其中该高速外设组件互连接口支持四通道。
9.根据权利要求1所述的桥接器,其特征在于,其中该高速外设组件互连接口支持2n通道,其中n≥1,且n为整数。
10.根据权利要求1所述的桥接器,其特征在于,其中该通道提供的最大数据传输速度为5Gbps。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011205771290U CN202564744U (zh) | 2011-12-28 | 2011-12-28 | 高速外设组件互连接口与usb3.0装置之间的桥接器 |
US13/693,052 US9043528B2 (en) | 2011-12-28 | 2012-12-04 | Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011205771290U CN202564744U (zh) | 2011-12-28 | 2011-12-28 | 高速外设组件互连接口与usb3.0装置之间的桥接器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202564744U true CN202564744U (zh) | 2012-11-28 |
Family
ID=47214361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011205771290U Expired - Lifetime CN202564744U (zh) | 2011-12-28 | 2011-12-28 | 高速外设组件互连接口与usb3.0装置之间的桥接器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9043528B2 (zh) |
CN (1) | CN202564744U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105739661A (zh) * | 2014-12-11 | 2016-07-06 | 鸿富锦精密工业(武汉)有限公司 | 电压转换电路 |
CN106201958A (zh) * | 2016-06-27 | 2016-12-07 | 联想(北京)有限公司 | 一种端口模块、电子设备和端口控制方法 |
CN107153623A (zh) * | 2016-03-04 | 2017-09-12 | 爱思开海力士有限公司 | 数据处理***及其操作方法 |
TWI630485B (zh) * | 2014-10-03 | 2018-07-21 | 鈺群科技股份有限公司 | 擴展主控制器和其操作方法 |
CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105378694B (zh) * | 2013-07-31 | 2019-05-14 | 英特尔公司 | 用于执行与通用串行总线(usb)装置的管理组件传输协议(mctp)通信的方法、设备和*** |
CN103399830B (zh) * | 2013-08-09 | 2016-01-06 | 山东省计算中心 | 通过PCI Express总线读取计算机物理内存的设备及方法 |
TWI522810B (zh) * | 2014-11-20 | 2016-02-21 | 祥碩科技股份有限公司 | 匯流排控制器及資料傳輸方法 |
US20230122278A1 (en) * | 2021-10-20 | 2023-04-20 | Davincia, Llc Dba Link Electronics | Caption encoder system and method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080071963A1 (en) * | 2003-11-22 | 2008-03-20 | Super Talent Electronics Inc. | Express card with extended USB interface |
US7174411B1 (en) * | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
TW200931422A (en) * | 2008-01-04 | 2009-07-16 | Afa Technologies Inc | A high-speed flash memory storage device |
US8098993B2 (en) * | 2008-05-08 | 2012-01-17 | Alpenio, Inc. | Method and apparatus for transporting computer bus protocols over an optical link |
US7996596B2 (en) * | 2009-07-17 | 2011-08-09 | Dell Products, Lp | Multiple minicard interface system and method thereof |
US8140730B2 (en) * | 2009-08-12 | 2012-03-20 | International Business Machines Corporation | System reconfiguration of expansion cards |
US8516290B1 (en) * | 2010-02-02 | 2013-08-20 | Smsc Holdings S.A.R.L. | Clocking scheme for bridge system |
US8706944B2 (en) * | 2010-12-22 | 2014-04-22 | Intel Corporation | Dual bus standard switching bus controller |
US8874820B2 (en) * | 2010-12-28 | 2014-10-28 | Silicon Image, Inc. | Mechanism for facilitating a configurable port-type peripheral component interconnect express/serial advanced technology attachment host controller architecture |
TW201245971A (en) * | 2011-05-13 | 2012-11-16 | Aopen Inc | Electronic apparatus and universal serial bus 3.0 module |
US8984174B2 (en) * | 2011-12-06 | 2015-03-17 | Qualcomm Incorporated | Method and a portable computing device (PCD) for exposing a peripheral component interface express (PCIE) coupled device to an operating system operable on the PCD |
US8959272B2 (en) * | 2012-07-06 | 2015-02-17 | Blackberry Limited | Interposer and intelligent multiplexer to provide a plurality of peripherial buses |
US8990442B2 (en) * | 2012-11-20 | 2015-03-24 | Intel Corporation | Configuring signals based on device conditions |
-
2011
- 2011-12-28 CN CN2011205771290U patent/CN202564744U/zh not_active Expired - Lifetime
-
2012
- 2012-12-04 US US13/693,052 patent/US9043528B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI630485B (zh) * | 2014-10-03 | 2018-07-21 | 鈺群科技股份有限公司 | 擴展主控制器和其操作方法 |
CN105739661A (zh) * | 2014-12-11 | 2016-07-06 | 鸿富锦精密工业(武汉)有限公司 | 电压转换电路 |
CN105739661B (zh) * | 2014-12-11 | 2019-01-22 | 鸿富锦精密工业(武汉)有限公司 | 电压转换电路 |
CN107153623A (zh) * | 2016-03-04 | 2017-09-12 | 爱思开海力士有限公司 | 数据处理***及其操作方法 |
CN106201958A (zh) * | 2016-06-27 | 2016-12-07 | 联想(北京)有限公司 | 一种端口模块、电子设备和端口控制方法 |
CN106201958B (zh) * | 2016-06-27 | 2019-11-26 | 联想(北京)有限公司 | 一种端口模块、电子设备和端口控制方法 |
CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
CN109445855B (zh) * | 2018-10-30 | 2021-11-16 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
Also Published As
Publication number | Publication date |
---|---|
US9043528B2 (en) | 2015-05-26 |
US20130173838A1 (en) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202564744U (zh) | 高速外设组件互连接口与usb3.0装置之间的桥接器 | |
CN203870529U (zh) | 通用串行总线服务器 | |
EP3234788A1 (en) | DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT | |
CN202421950U (zh) | 一种适用于pci总线板卡的外部扩展装置 | |
CN101923530A (zh) | 一种用于PCI Express X1至CPCI Express X1的转接卡 | |
CN103838700A (zh) | 电平复用控制串行通信装置及其通信方法 | |
CN106951383A (zh) | 一种提高pcie数据通道使用率的主板及方法 | |
CN204883525U (zh) | 一种外置式转接卡 | |
CN204904151U (zh) | 一种内置式转接卡 | |
US20130124772A1 (en) | Graphics processing | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN205263801U (zh) | 一种pcie信号的切换板卡 | |
CN202145312U (zh) | 通信设备的现场配置接口装置及通信设备 | |
CN104460857A (zh) | 一种高速外设部件互连标准卡及其使用方法和装置 | |
CN101114214A (zh) | 图形卡转接模块及具有该图形卡转接模块的主机板装置 | |
CN105320631A (zh) | 计算机接口转cpci接口转换器 | |
CN204374831U (zh) | 功能插槽及使用该功能插槽的主板 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN205247380U (zh) | 一种基于串行数据传输的背板 | |
CN203894747U (zh) | 一种实现pci-e信号互连的转接卡 | |
CN103631749B (zh) | 扩充模块 | |
CN203870525U (zh) | Arm处理器插拔式结构 | |
CN201628957U (zh) | 一种主机及一种服务器 | |
CN102364452A (zh) | 一种ps2接口键盘鼠标可热插拔使用的实现方法 | |
CN206892854U (zh) | 一种提高pcie数据通道使用率的主板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160125 Address after: Taipei City, Taiwan, China Patentee after: ETRON TECHNOLOGY, INC. Address before: Taiwan, China Hsinchu science and Technology Park, Hsinchu science and technology five road No. 6 Patentee before: Etron Technology, Inc. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20121128 |