TWI501557B - 鎖相迴路 - Google Patents

鎖相迴路 Download PDF

Info

Publication number
TWI501557B
TWI501557B TW101139487A TW101139487A TWI501557B TW I501557 B TWI501557 B TW I501557B TW 101139487 A TW101139487 A TW 101139487A TW 101139487 A TW101139487 A TW 101139487A TW I501557 B TWI501557 B TW I501557B
Authority
TW
Taiwan
Prior art keywords
clock signal
frequency
circuit
phase
adjustment
Prior art date
Application number
TW101139487A
Other languages
English (en)
Other versions
TW201417510A (zh
Inventor
Weizen Chen
Yanting Wang
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW101139487A priority Critical patent/TWI501557B/zh
Priority to US13/900,556 priority patent/US8810291B2/en
Publication of TW201417510A publication Critical patent/TW201417510A/zh
Application granted granted Critical
Publication of TWI501557B publication Critical patent/TWI501557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

鎖相迴路
本發明是有關於一種訊號處理電路，特別是有關於一種鎖相迴路。
隨著技術的演進，高頻電路已逐漸被發展並應用於各式領域，如通訊、生醫影像或光譜學等。
鎖相迴路係為訊號處理系統中用以鎖定一參考時脈訊號的常見電路，大致上包括相位比較器、壓控振盪器以及一條回授線路用以將壓控振盪器的輸出時脈訊號回授至相位比較器。在高頻的訊號處理系統中，由於壓控振盪器的輸出時脈訊號的頻率高於相位比較器與傳統除頻器的操作範圍，故高頻鎖相迴路普遍使用注入鎖定式除頻器(injection-locked frequency divider，ILFD)作為預先除頻器(prescaler)，以在回授線路上對壓控振盪器的輸出時脈訊號降頻。然而預先除頻器可能產生中心頻率失焦的問題，其不但會造成除頻錯誤也使鎖相迴路無法鎖定頻率，進而導致訊號處理系統的失效或不穩定。
為了解決上述問題，本揭露內容為一種鎖相迴路，其使用混波器取代預先除頻器以對壓控振盪器的輸出時脈訊號除頻。
根據本揭露內容的一實施例，鎖相迴路包括電壓控制振盪電路、降頻電路、相位頻率比較電路以及調整電路。電壓控制振盪電路用以產生輸出時脈訊號，降頻電路用以接收輸出時脈訊號與輔助時脈訊號，並混波輸出時脈訊號與輔助時脈訊號，而藉以產生回授時脈訊號，相位頻率比較電路用以接收回授時脈訊號與參考時脈訊號，比較回授時脈訊號與參考時脈訊號的頻率及相位，並據以產生調整訊號，調整電路用以接收調整訊號，並根據調整訊號以調整電壓控制振盪電路所產生的輸出時脈訊號的頻率。
根據本揭露內容的一實施例，降頻電路包括混波器，混波器用以混波輸出時脈訊號與輔助時脈訊號，並藉此產生回授時脈訊號。
根據本揭露內容的一實施例，降頻電路更包括後端除頻器，後端除頻器電性連接混波器與處理電路，用以對回授時脈訊號除頻。
根據本揭露內容的一實施例，降頻電路更包括預先除頻器，預先除頻器電性連接電壓控制振盪電路與混波器，用以對輸出時脈訊號除頻。
根據本揭露內容的一實施例，回授時脈訊號的頻率等於輸出時脈訊號與輔助時脈訊號的頻率差。
根據本揭露內容的一實施例，在初始化時，該輸出時脈訊號的頻率大於該輔助時脈訊號的頻率。
根據本揭露內容的一實施例，降頻電路更包括接收訊號強度偵測器以及控制器。接收訊號強度偵測器用以偵測回授時脈訊號的強度，而控制器電性連接接收訊號強度偵 測器，當回授時脈訊號的強度小於預設門檻時，控制器透過調整電路以調降輸出時脈訊號的頻率。
根據本揭露內容的一實施例，其中調整電路包括充電泵以及調整電容。充電泵電性連接相位頻率比較電路，用以接收調整訊號，並根據調整訊號產生調整電流。調整電容電性連接充電泵，其中調整電流用以調整調整電容的電壓，且輸出時脈訊號的頻率隨調整電容的電壓而改變。其中當回授時脈訊號的強度小於預設門檻時，控制器使充電泵失能，並取代充電泵以調整調整電容的電壓，以調降輸出時脈訊號的頻率。
根據本揭露內容的一實施例，控制器包括控制單元以及電阻梯。控制單元電性連接接收訊號強度偵測器，電阻梯電性連接調整電容與控制單元，而當回授時脈訊號的強度小於預設門檻時，控制單元控制電阻梯以調整調整電容的電壓。
根據本揭露內容的一實施例，降頻電路更包括放大器，用以對應於回授時脈訊號的頻率以放大回授時脈訊號的振幅。
綜上所述，本揭露內容的實施例提供一種鎖相迴路，其利用混波器取代傳統的預先除頻器以達成降頻的功效。不但可免除傳統鎖相迴路對頻器速度的要求及節省高速除頻器的功耗，也可以避免使用注入鎖定式除頻器所產生的中心頻率失焦的問題，而使鎖相迴路的系統得以穩定運作。再者，在本揭露內容中一實施例的鎖相迴路更可包括接收訊號強度偵測器，以偵測回授時脈訊號的強度，並據 以輔助調整輸出時脈訊號的頻率，如此可增加鎖相迴路的鎖定速度及範圍。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
第1圖為根據本揭露內容一實施例所繪示的鎖相迴路100之方塊圖。在本實施例中，鎖相迴路100包括電壓控制振盪電路110、降頻電路120、相位頻率比較電路130以及調整電路140。在結構上，相位頻率比較電路130電性連接調整電路140，調整電路140電性連接電壓控制振盪電路110。降頻電路120電性連接電壓控制振盪電路110的輸出端與相位頻率比較電路130的輸入端，以形成回饋路徑。
在操作上，電壓控制振盪電路110用以產生輸出時脈訊號fVCO ，降頻電路120用以接收輸出時脈訊號fVCO 與輔助時脈訊號fM ，並混波輸出時脈訊號fVCO 與輔助時脈訊號fM 以產生回授時脈訊號fIF 。相位頻率比較電路130用以接收回授時脈訊號fIF 與頻率為的參考時脈訊號fREF ，比較回授時脈訊號fIF 與參考時脈訊號fREF 的頻率及相位，並據以產生調整訊號。調整電路140用以接收調整訊號，並根據調整訊號以調整電壓控制振盪電路110所產生的輸出時脈訊號fVCO 的頻率。
具體而言，當降頻電路120在混波輸出時脈訊號fVCO 與輔助時脈訊號fM 時，其可利用濾波器選擇其所輸出的回授時脈訊號fIF (例如可選擇為基頻項(foundamental)或平方項(secondary)的諧波)，而為便於敘述，以下僅舉基頻項諧波為例，亦即回授時脈訊號fIF 的頻率可為輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差，然而實際上的操作可不以此為限。相位頻率比較電路130比較回授時脈訊號fIF 與參考時脈訊號fREF 的相位，當回授時脈訊號fIF 的相位領先於參考時脈訊號fREF 的相位時，相位頻率比較電路130透過調整電路140降低電壓控制振盪電路110所產生的輸出時脈訊號fVCO 的頻率，反之，當回授時脈訊號fIF 的相位落後於參考時脈訊號fREF 的相位時，相位頻率比較電路130透過調整電路140提昇電壓控制振盪電路110所產生的輸出時脈訊號fVCO 的頻率。藉由如此的操作，當輸出時脈訊號fVCO 的頻率鎖定時，回授時脈訊號fIF 與參考時脈訊號fREF 的頻率相等，亦即，輸出時脈訊號fVCO 的頻率可等於參考時脈訊號fREF 與輔助時脈訊號fM 的頻率和。因此藉由調整輔助時脈訊號fM 的頻率，可調整輸出時脈訊號fVCO 的頻率。舉例而言，當輔助時脈訊號fM 的頻率為M倍參考時脈訊號fREF 的頻率時，則輸出時脈訊號fVCO 的頻率可為M+1倍參考時脈訊號fREF 的頻率。
透過上述降頻電路120以混波方式進行降頻，可避免在高頻電路中使用注入鎖定式除頻器(injection locked frequency divider)所產生的中心頻率失焦的問題，亦可避免先前技術中使用除頻器進行降頻時對除頻器速度的要求， 並節省使用高頻除頻器(如注入鎖定式除頻器)所需的功耗。
在本揭露內容一實施例中，降頻電路120可包括混波器121，混波器121可包括一帶通濾波器(未繪示)，故當輸出時脈訊號fVCO 與輔助時脈訊號fM 輸入時，混波器121可對輸出時脈訊號fVCO 進行降頻，並產生回授時脈訊號fIF 。而利用帶通濾波器，可使混波器121所輸出的回授時脈訊號fIF 的頻率為輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差。由於混波器為非迴路式(non-feedback)架構，可進行高速操作，故應用混波器進行混波及降頻有助提力鎖相迴路100的操作速度。另外，為使鎖相迴路100有效運作，在鎖相迴路100初始化時，可預設輸出時脈訊號fVCO 的頻率大於輔助時脈訊號fM 的頻率。
在本揭露內容一實施例中，調整電路140可包括充電泵142.以及迴路濾波器144。充電泵142電性連接相位頻率比較電路130用以接收相位頻率比較電路130產生的調整訊號，根據調整訊號產生調整電流。迴路濾波器144電性連接充電泵142與電壓控制振盪電路110，用以根據調整電流以調整提供給電壓控制振盪電路110的電壓。具體而言，迴路濾波器144可包括調整電容C1，充電泵142可對應於調整訊號產生的調整電流以對調整電容C1充電或放電。例如，當調整訊號為昇壓，則調整電流對調整電容C1充電，當調整訊號為降壓，則調整電流對調整電容C1放電。另外，迴路濾波器144可更包括另一電容C2，用以濾除雜訊。
第2圖為根據本揭露內容另一實施例所繪示的鎖相迴路100的方塊圖。本實施例與第1圖之實施例的功能大致相仿，故重覆之處在此不贅述。
在本實施例中，降頻電路120可更包括放大器122、接收訊號強度偵測器123(received signal strength indicator，RSSI)以及控制器124。放大器122電性連接混波器121，用以放大回授時脈訊號fIF 的強度。接收訊號強度偵測器123電性連接放大器122，用以偵測放大後回授時脈訊號fIF 的強度。控制器124電性連接接收訊號強度偵測器123，用以根據回授時脈訊號fIF 的強度選擇性地調降輸出時脈訊號的頻率。
第3、4圖為根據第2圖中的鎖相迴路100所繪示的放大回授時脈訊號fIF 之示意圖。
如前所述，回授時脈訊號fIF 的頻率可為輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差，當輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差越大時，回授時脈訊號fIF 的頻率越大。參照第3圖，當輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差過大，使得回授時脈訊號fIF 的頻率超過放大器122的臨界頻率famp 時，則回授時脈訊號fIF 無法有效被放大器122所放大。而當放大後的回授時脈訊號fIF 的強度小於一預設門檻(如Pth)時，則控制器124可透過調整電路140以調降輸出時脈訊號fVCO 的頻率。舉例而言，在一實施例中，控制器124可使調整電路140的充電泵142失能，並取代充電泵142以調整調整電容C1的電壓，以調降該輸出時脈訊號fVCO 的頻率。參照第4圖，當前述的調降 操作使輸出時脈訊號的頻率降低，此時輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差縮小，則回授時脈訊號fIF 的頻率亦隨之降低。當回授時脈訊號fIF 的頻率降低時，回授時脈訊號fIF 可被放大器122有效放大，又當放大後的回授時脈訊號fIF 的強度大於等於預設門檻Pth時，則控制器124停止透過調整電路140調降輸出時脈訊號fVCO 的頻率。舉例而言，控制器124可停止調整調整電容C1的電壓，並使充電泵142重新恢復功能。
藉由應用上述接收訊號強度偵測器123及控制器124，鎖相迴路100可在輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率差距較大時，利用控制器124快速調降輸出時脈訊號fVCO 的頻率，而在輸出時脈訊號fVCO 與輔助時脈訊號fM 的頻率接近時，切換回使用相位頻率比較電路130調整輸出時脈訊號fVCO 。如此一來，則鎖相迴路100的鎖定速度可被提昇。
另外，當須注意的是，上述的放大器122亦可視情況而置換為其它具頻寬限制(即是，操作頻率過高會導致訊號衰減)的元件，例如緩衝器、濾波器等，而上述的控制器124可以邏輯電路、類比電路或部分邏輯部分類比電路實現。
在本揭露內容一實施例中，為實現前述控制器124的功能，控制器124可包括控制單元125與電阻梯126。控制單元125電性連接接收訊號強度偵測器123、充電泵142與電阻梯126，而電阻梯126電性連接調整電路140中的調整電容C1。控制單元125用以接收接收訊號強度偵測器123所偵測的回授時脈訊號fIF 的強度，並判斷其強度是否 小於預設門檻Pth。當回授時脈訊號fIF 的強度小於預設門檻Pth時，控制單元125可使充電泵142失效並控制電阻梯126以執行一頻率掃描(frequency sweeping)而取代充電泵142調整調整電容C1的電壓。例如，控制單元125可傳送一失效訊號而使充電泵142失效，且控制單元125可控制電阻梯126，使電阻梯126逐步減低電阻梯126的輸出電壓，而使調整電容C1的電壓下降，並使電壓控制振盪電路110所產生的輸出時脈訊號fVCO 的頻率同時下降。而當回授時脈訊號fIF 的強度大於等於預設門檻Pth時，控制單元125停止控制電阻梯126並使充電泵142重新生效。值得注意的是，上述控制單元125與電阻梯126僅為實現控制器124的範例，在其它實施例中，控制器124亦可以其它方式實現。舉例而言，控制器124可儲存一查照表，當回授時脈訊號fIF 的強度小於預設門檻Pth時，控制器124根據回授時脈訊號fIF 的強度於查照表中查詢對應的輸出電壓，以調整調整電容C1的電壓及輸出時脈訊號fVCO 的頻率。另外，熟習本領域者當可了解，控制單元125可以邏輯電路、類比電路或部分邏輯部分類比電路實現。
在本揭露內容的一些實施例中，降頻電路120可更包括預先除頻器127及/或後端除頻器128。預先除頻器127可電性連接於電壓控制振盪電路110與混波器121之間，用以除頻輸出時脈訊號fVCO ，並將除頻後的輸出時脈訊號fVCO 提供至混波器121中進行混波。後端除頻器128可電性連接於放大器122與相位頻率比較電路130之間，用以除頻放大後的回授時脈訊號fIF ，並將除頻後的回授時脈訊 號fIF 提供至相位頻率比較電路130中與參考時脈訊號fREF 進行比較。
舉例而言，若預先除頻器127的除頻倍數為K，後端除頻器128的除頻倍數為N，則當輸出時脈訊號fVCO 的頻率鎖定時，輸出時脈訊號fVCO 的頻率可為K＊ (輔助時脈訊號fM 的頻率+N＊ 參考時脈訊號fREF 的頻率)。是以，藉由調整預先除頻器127的除頻倍數、後端除頻器128的除頻倍數以及輔助時脈訊號fM 的頻率，即可調整輸出時脈訊號fVCO 的頻率。
然而值得注意的是，在此些實施例中預先除頻器127及後端除頻器128皆可視實際需求而選擇性地省略，本揭露內容不以上述實施例為限。
第5圖為根據本揭露內容一實施例的鎖相迴路100之動態響應行為(dynamic response)所繪示的示意圖。如第5圖所示，鎖相迴路100可在T1期間內重置，並在T2期間內利用接收訊號強度偵測器123及控制器124以快速地調降輸出時脈訊號fVCO 的頻率。在T3期間內，由於輸出時脈訊號fVCO 的頻率與輔助時脈訊號fM 的頻率接近，鎖相迴路100切換為使用相位頻率比較電路130調整輸出時脈訊號fVCO 。在T4期間中，輸出時脈訊號fVCO 的頻率已然鎖定。如圖所示，在頻率改變量為1.2GHz的情形下，鎖定時間僅需3.3μs。
雖然本揭露內容已以實施例揭露如上，然其並非用以限定本揭露內容，任何熟習此技藝者，在不脫離本揭露內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭 露內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧鎖相迴路
110‧‧‧電壓控制振盪電路
120‧‧‧降頻電路
121‧‧‧混波器
122‧‧‧放大器
123‧‧‧訊號強度偵測器
124‧‧‧控制器
125‧‧‧控制單元
126‧‧‧電阻梯
127‧‧‧預先除頻器
128‧‧‧後端除頻器
130‧‧‧相位頻率比較電路
140‧‧‧調整電路
142‧‧‧充電泵
144‧‧‧迴路濾波器
C1‧‧‧調整電容
C2‧‧‧電容
fVCO ‧‧‧訊號
fIF ‧‧‧訊號
fM ‧‧‧訊號
fREF ‧‧‧訊號
T1-T4‧‧‧期間
Pth‧‧‧預設門檻
為讓本揭露內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭露內容一實施例所繪示的鎖相迴路之方塊圖；第2圖為根據本揭露內容另一實施例所繪示的鎖相迴路的方塊圖；第3、4圖為根據第2圖中的鎖相迴路所繪示的放大回授時脈訊號之示意圖；第5圖為根據本揭露內容一實施例的鎖相迴路之動態響應行為所繪示的示意圖。
100‧‧‧鎖相迴路
110‧‧‧電壓控制振盪電路
120‧‧‧降頻電路
121‧‧‧混波器
130‧‧‧相位頻率比較電路
140‧‧‧調整電路
142‧‧‧充電泵
144‧‧‧迴路濾波器
C1‧‧‧調整電容
C2‧‧‧電容
fVCO ‧‧‧訊號
fM ‧‧‧訊號
fIF ‧‧‧訊號
fREF ‧‧‧訊號

Claims (11)

  1. 一種鎖相迴路，包括：一電壓控制振盪電路，用以產生一輸出時脈訊號；一降頻電路，電性連接該電壓控制振盪電路，用以接收該輸出時脈訊號與一輔助時脈訊號，並混波該輸出時脈訊號與該輔助時脈訊號，而藉以產生一回授時脈訊號；一相位頻率比較電路，電性連接該降頻電路，用以接收該回授時脈訊號與一參考時脈訊號，比較該回授時脈訊號與該參考時脈訊號的頻率及相位，並據以產生一調整訊號；以及一調整電路，電性連接該相位頻率比較電路與該電壓控制振盪電路，用以接收該調整訊號，並根據該調整訊號調整該電壓控制振盪電路所產生的該輸出時脈訊號的頻率；其中該降頻電路更包括：一接收訊號強度偵測器，用以偵測該回授時脈訊號的強度；以及一控制器，電性連接該接收訊號強度偵測器，當該回授時脈訊號的強度小於一預設門檻時，該控制器透過該調整電路以調降該輸出時脈訊號的頻率。
  2. 如請求項1所述的鎖相迴路，其中該降頻電路包括一混波器，該混波器用以混波該輸出時脈訊號與該輔助時脈訊號，並藉此產生該回授時脈訊號。
  3. 如請求項2所述的鎖相迴路，其中該降頻電路更包括一後端除頻器，該後端除頻器電性連接該混波器與該相位頻率比較電路，用以對該回授時脈訊號除頻。
  4. 如請求項2所述的鎖相迴路，其中該降頻電路更包括一預先除頻器，該預先除頻器電性連接電壓控制振盪電路與該混波器，用以對該輸出時脈訊號除頻。
  5. 如請求項1所述的鎖相迴路，其中該回授時脈訊號的頻率等於該輸出時脈訊號與該輔助時脈訊號的頻率差。
  6. 如請求項1所述的鎖相迴路，其中在初始化時，該輸出時脈訊號的頻率大於該輔助時脈訊號的頻率。
  7. 如請求項1所述的鎖相迴路，其中該調整電路包括：一充電泵，電性連接該相位頻率比較電路，用以接收該調整訊號，並根據該調整訊號產生一調整電流；以及一調整電容，電性連接該充電泵，其中該調整電流用以調整該調整電容的電壓，且該輸出時脈訊號的頻率隨該調整電容的電壓而改變，其中當該回授時脈訊號的強度小於該預設門檻時，該控制器使該充電泵失能，並取代該充電泵以調整該調整電容的電壓，以調降該輸出時脈訊號的頻率。
  8. 如請求項7所述的鎖相迴路，其中該控制器包括：一控制單元，電性連接該接收訊號強度偵測器；以及一電阻梯，電性連接該調整電容與該控制單元；其中當該回授時脈訊號的強度小於該預設門檻時，該控制單元使該充電泵失能，並控制該電阻梯以調整該調整電容的電壓。
  9. 如請求項1所述的鎖相迴路，其中該降頻電路更包括一放大器，用以對應於該回授時脈訊號的頻率以放大該回授時脈訊號的強度。
  10. 一種鎖相迴路，包括：一電壓控制振盪電路，用以產生一輸出時脈訊號；一降頻電路，電性連接該電壓控制振盪電路，用以接收該輸出時脈訊號與一輔助時脈訊號，並混波該輸出時脈訊號與該輔助時脈訊號，而藉以產生一回授時脈訊號；一相位頻率比較電路，電性連接該降頻電路，用以接收該回授時脈訊號與一參考時脈訊號，比較該回授時脈訊號與該參考時脈訊號的頻率及相位，並據以產生一調整訊號；以及一調整電路，電性連接該相位頻率比較電路與該電壓控制振盪電路，用以接收該調整訊號，並根據該調整訊號 調整該電壓控制振盪電路所產生的該輸出時脈訊號的頻率；其中該降頻電路更包括一預先除頻器，該預先除頻器電性連接電壓控制振盪電路與該混波器，用以對該輸出時脈訊號除頻。
  11. 一種鎖相迴路，包括：一電壓控制振盪電路，用以產生一輸出時脈訊號；一降頻電路，電性連接該電壓控制振盪電路，用以接收該輸出時脈訊號與一輔助時脈訊號，並混波該輸出時脈訊號與該輔助時脈訊號，而藉以產生一回授時脈訊號；一相位頻率比較電路，電性連接該降頻電路，用以接收該回授時脈訊號與一參考時脈訊號，比較該回授時脈訊號與該參考時脈訊號的頻率及相位，並據以產生一調整訊號；以及一調整電路，電性連接該相位頻率比較電路與該電壓控制振盪電路，用以接收該調整訊號，並根據該調整訊號調整該電壓控制振盪電路所產生的該輸出時脈訊號的頻率；其中該降頻電路更包括一放大器，用以對應於該回授時脈訊號的頻率以放大該回授時脈訊號的強度。
TW101139487A 2012-10-25 2012-10-25 鎖相迴路 TWI501557B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101139487A TWI501557B (zh) 2012-10-25 2012-10-25 鎖相迴路
US13/900,556 US8810291B2 (en) 2012-10-25 2013-05-23 Phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139487A TWI501557B (zh) 2012-10-25 2012-10-25 鎖相迴路

Publications (2)

Publication Number Publication Date
TW201417510A TW201417510A (zh) 2014-05-01
TWI501557B true TWI501557B (zh) 2015-09-21

Family

ID=50546496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139487A TWI501557B (zh) 2012-10-25 2012-10-25 鎖相迴路

Country Status (2)

Country Link
US (1) US8810291B2 (zh)
TW (1) TWI501557B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661679B (zh) * 2017-08-31 2019-06-01 台灣積體電路製造股份有限公司 具有追蹤迴路與重新對準迴路的電路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9341709B2 (en) * 2014-01-10 2016-05-17 Korea Advanced Institute Of Science And Technology Image sensing device and focal plane array device using frequency conversion for real-time terahertz imaging
EP3425803B1 (en) * 2017-07-07 2020-01-01 Nxp B.V. Chirp generating phase-locked loop
US10819362B1 (en) * 2019-02-21 2020-10-27 Ambient Scientific, Inc. High speed analog to digital converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100073052A1 (en) * 2008-09-19 2010-03-25 Samsung Electro-Mechanics Company, Ltd Fractional resolution integer-n frequency synthesizer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830212B2 (en) 2007-07-30 2010-11-09 Mediatek Inc. Phase locked loop, voltage controlled oscillator, and phase-frequency detector
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US7961058B2 (en) 2009-05-29 2011-06-14 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100073052A1 (en) * 2008-09-19 2010-03-25 Samsung Electro-Mechanics Company, Ltd Fractional resolution integer-n frequency synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661679B (zh) * 2017-08-31 2019-06-01 台灣積體電路製造股份有限公司 具有追蹤迴路與重新對準迴路的電路

Also Published As

Publication number Publication date
US20140118037A1 (en) 2014-05-01
US8810291B2 (en) 2014-08-19
TW201417510A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
JP5980893B2 (ja) 分数分周方式位相同期ループのための動的基準周波数
KR100682000B1 (ko) 무선 통신 시스템
Chiu et al. A dynamic phase error compensation technique for fast-locking phase-locked loops
US8085101B2 (en) Spread spectrum clock generation device
US6747519B2 (en) Phase-locked loop with automatic frequency tuning
CN101873132B (zh) Pll电路
US7269217B2 (en) PWM controller with integrated PLL
TWI501557B (zh) 鎖相迴路
JP2011259331A (ja) Ｐｌｌ回路
US7663417B2 (en) Phase-locked loop circuit
US6853252B2 (en) Phase-lock loop having programmable bandwidth
KR100937305B1 (ko) 분수분주형 ｐｌｌ에서 과도 응답을 감소시키는 시스템 및방법
CN105049036A (zh) 一种宽带低噪声信号发生器
TWI484758B (zh) 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US10693474B1 (en) PLL filter having a capacitive voltage divider
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US8669795B2 (en) Noise filtering fractional-N frequency synthesizer and operating method thereof
US20150188552A1 (en) Phase locked loop and control method thereof
JP2009016973A (ja) シンセサイザ
KR20060090909A (ko) 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
JP2015154394A (ja) Ｖｃｏ回路及び周波数シンセサイザ
JP2014171201A (ja) Ｐｌｌ回路
JP5617508B2 (ja) クロック発生器、及び電子機器
JP6284728B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees