TWI501360B - 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置 - Google Patents

散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置 Download PDF

Info

Publication number
TWI501360B
TWI501360B TW098112534A TW98112534A TWI501360B TW I501360 B TWI501360 B TW I501360B TW 098112534 A TW098112534 A TW 098112534A TW 98112534 A TW98112534 A TW 98112534A TW I501360 B TWI501360 B TW I501360B
Authority
TW
Taiwan
Prior art keywords
heat dissipating
insulating substrate
film
semiconductor package
tape
Prior art date
Application number
TW098112534A
Other languages
English (en)
Other versions
TW200945517A (en
Inventor
Kyoung-Sei Choi
Byung-Seo Kim
Kyong-Soon Cho
Young-Jae Joo
Ye-Chung Chung
Sang-Heui Lee
Dae-Woo Son
Sang-Gui Jo
Jeong-Kyu Ha
Young-Sang Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080088469A external-priority patent/KR20100029629A/ko
Priority claimed from KR20080095518A external-priority patent/KR101493869B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200945517A publication Critical patent/TW200945517A/zh
Application granted granted Critical
Publication of TWI501360B publication Critical patent/TWI501360B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
本申請案主張在韓國專利局所申請的韓國專利申請號為10-2008-0095518(申請日為2008年9月29日)、韓國專利申請號為10-2008-0035821(申請日為2008年4月17日)以及韓國專利申請號為10-2008-0088469(申請日為2008年9月8日)的優先權，對於認可編入文獻參照之指定國家，藉由參照而將下述專利申請案內容編入至本申請案中，作為本申請案的一部分。
本發明是有關於一種半導體封裝(semiconductor package)，且特別是有關於一種薄膜上晶片(chip on film,COF)型半導體封裝，在此薄膜上晶片型半導體封裝中，半導體元件是附著在可撓性薄膜(flexible film)上。此外，本發明還有關於一種散熱構件用膠帶，能夠傳送散熱構件。再者，本發明還有關於一種包含薄膜上晶片型半導體封裝的電子裝置。
為了進一步擴大液晶顯示器(liquid crystal display,LCD)市場，需要降低價格、增大顯示螢幕且提高效能，且需要在小區域內設置更多的畫素(pixels)。結果是，液晶顯示器裝置中的用來控制每個畫素的驅動晶片的引線間距(lead pitch)變細，且目前已研究出與此相關的各種封裝方法。液晶顯示器領域通常採用的封裝方法的範例包括捲帶載體封裝法(tape carrier package,TCP)、晶粒-玻璃接合法(chip on glass,COG)、薄膜上晶片法(chip on film,COF)等。捲帶載體封裝法於1980年代末首次引進，用以大規模生產高解析度監視器(high resolution monitor)，自那時起一直是液晶顯示器領域最受青睞的方法。然而，從1990年代末開始，由於細引線間距所導致之成本降低且產量提高，使得薄膜上晶片法的市場份額增大。
隨著通訊裝置的小型化趨勢，薄膜上晶片法成為一種新開發的封裝法，以應對在液晶顯示器裝置中使用驅動積體電路(integrated circuits,ICs)的趨勢。根據薄膜上晶片法，當電視機與監視器的驅動頻率從60Hz增大到120Hz時，驅動積體電路的驅動負載隨之增大，以實施一種高解析度顯示裝置。如此一來，積體電路所產生的熱量就成為一個嚴重的問題。為了解決熱量產生問題，日本專利第4,014,591號中揭露了一種在絕緣基板的後表面(rear surface)上形成散熱板(heat dissipating panel)來驅散由形成在此絕緣基板之頂面上的半導體元件所產生之熱量的方法，以此作為熱量產生問題的解決辦法。
舉個薄膜上晶片型半導體封裝應用的例子，在諸如液晶顯示器面板之類的電子裝置中，用黏合劑來將薄膜上晶片型半導體封裝黏在基板的邊緣表面上，此薄膜上晶片型半導體封裝可向基板的側面彎曲、且被此電子裝置的框架(chassis)壓著並固定住。
然而，在這種薄膜上晶片型半導體封裝是用電子裝置的框架來壓著並固定的先前技術中，當電子裝置被長時間使用時，框架會受到來自各個方向的外力，包括向上的、向下的、向左的、向右的等。於是，在框架與散熱板相互接觸的位置，散熱板常常與絕緣基板分離。半導體元件所產生的熱量是經絕緣基板、散熱板以及框架這一散熱途徑來驅散，因此散熱板與絕緣基板的分離會導致此散熱途徑中斷而造成散熱效率降低一半。另外，薄膜上晶片型半導體封裝也可能從電子裝置上分離。
本發明提供一種具有改良散熱效率的薄膜上晶片型半導體封裝。
本發明也提供一種呈現改良散熱效率、能穩定地固定在電子裝置上、並長時間使用的薄膜上晶片型半導體封裝。
本發明還提供一種散熱元件膠帶，用來製造依照本發明的一種薄膜上晶片型半導體封裝。
本發明還提供一種電子裝置，依照本發明的一種薄膜上晶片型半導體封裝應用在此電子裝置上。
本發明還提供一種具有改良散熱效率的膠帶封裝以及包含此膠帶封裝的一種顯示裝置。
依照本發明的一觀點，提供一種薄膜上晶片型半導體封裝，其包括：可撓性的絕緣基板；半導體元件，配置在此絕緣基板的頂面上；以及散熱元件，配置在絕緣基板的後表面上；其中，於絕緣基板的後表面與散熱元件之間形成有一空間。
依照本發明的另一觀點，提供一種薄膜上晶片型半導體元件，其包括：可撓性的絕緣基板；半導體元件，配置在此絕緣基板的頂面上；散熱元件，配置在此絕緣基板的後表面上；黏性元件，將絕緣基板的後表面與散熱元件附著在一起；以及壓力吸收帶(pressure absorbing zone)，能夠緩解外界施加的壓力。
此壓力吸收帶可以是中空體(empty space)。可選擇的是，此壓力吸收帶可包括能夠比黏性元件更有效地緩解外界所施加的壓力的材料。
壓力吸收帶可形成在對應於散熱元件之一的一個或多個位置。
此壓力吸收帶可被絕緣基板、散熱元件以及黏性元件所密封。可選擇的是，此壓力吸收帶也可不密封，所以此壓力吸收帶連接至外界。
壓力吸收帶可以是絕緣基板的後表面與散熱元件之間的黏性元件被局部移除而形成的空間。在此情形下，可移除的有：與絕緣基板的後表面相接觸的黏性元件的頂面的一部分、與散熱元件相接觸的黏性元件的後表面的一部分、或黏性元件的中心部分。
可選擇的是，壓力吸收帶也可以是絕緣基板的後表面與散熱元件之間的黏性元件實體上從絕緣基板的後表面上分離(而不是局部移除黏性元件)而形成的空間、或黏性元件與散熱元件之間形成的空間。
可選擇的是，壓力吸收帶也可以是與黏性元件相接觸的散熱元件被局部移除(而不是黏性元件的一部分被移除)而形成的空間，或散熱元件與黏性元件兩者都被局部移除而形成的空間。
黏性元件與散熱元件的水平形狀可相同。黏性元件與散熱元件的水平形狀可以是具有倒角或圓角的矩形。黏合元件與散熱元件的水平形狀可變化多端，即，圓形及/或多邊形。黏合元件與散熱元件的水平形狀可不相同。
壓力吸收帶的高度可介於50nm與300nm之間。
依照本發明的另一觀點，提供一種散熱元件膠帶，此散熱元件膠帶包括：承載帶(carrier tape)；散熱元件，附著在承載帶上；以及黏性元件，用來將承載帶與散熱元件附著在一起，其中承載帶之頂面與散熱元件之間形成壓力吸收帶。
依照本發明的另一觀點，提供一種電子裝置，此電子裝置包括：基板；薄膜上晶片型半導體封裝，附著在基板的表面上；以及框架，用來壓著並固定住附著在基板上的薄膜上晶片型半導體封裝。此薄膜上晶片型半導體封裝包括：可撓性的絕緣基板；半導體元件，配置在此絕緣基板的頂面上；散熱元件，配置在此絕緣基板的後表面上；以及黏性元件，將絕緣基板的後表面與散熱元件附著在一起，其中絕緣基板的後表面與散熱元件之間形成壓力吸收帶，能夠緩解外界施加的壓力。
框架可與散熱元件相接觸，且壓力吸收帶可形成在框架與散熱元件相互接觸的位置。
依照本發明的另一觀點，提供一種膠帶封裝，此膠帶封裝包括：基膜(base film)；電路圖案，配置在基膜的第一表面上；以及保護膜，配置在基膜與電路圖案上，使得電路圖案的一部分暴露出來。半導體晶片(semiconductor chip)附著在電路圖案的暴露部分上。黏著層配置在基膜的第二表面上，與半導體晶片相對應，其中第二表面是位於半導體晶片所在的第一表面的對面。
黏著層可包括遇熱會變硬的材料、在室溫下會變硬的材料或遇紫外線(ultraviolet rays)會變硬的材料，且黏著層可透過兩步硬化過程來變硬。黏著層在第一硬化步驟中可達到20%至40%的硬化，在第二硬化步驟中可達到90%至100%的硬化。硬化步驟之後，黏著層的體積相對於硬化操作之前的體積可發生0.1%範圍內的變化，且黏著層可具有0.5W/mK至10W/mK的導熱性(heat conductivity)。此外，黏著層可具有0℃至200℃的玻璃轉變溫度(glass transition temperature)(Tg)，且可具有5ppm/℃至30ppm/℃的熱膨脹係數(coefficient of thermal expansion,CTE)。
黏著層上可更配置一薄膜元件。此薄膜元件可包含相對於基膜而言具有異質性(heterogeneity)的材料，使得此薄膜元件容易從基膜上分離。半導體晶片與基膜之間的空間可用底膠材料(underfill material)來填充，使得凸塊(bumps)與電路圖案的暴露部分被覆蓋著。
凸塊可配置在半導體晶片的與基膜之第一表面相對的表面上，與電路圖案的暴露部分相對應。利用膠帶自動接合(tape automated bonding,TAB)技術，電路圖案的暴露部分與半導體晶片的凸塊可附著在一起。
依照本發明的另一觀點，提供一種顯示裝置，此顯示裝置包括顯示面板、膠帶封裝以及框架，其中顯示面板中配置著顯示元件。膠帶封裝提供電訊號，用來驅動顯示裝置中的顯示元件。此膠帶封裝包括基膜。電路圖案配置在基膜的第一表面上。電路圖案與基膜上形成保護膜，以暴露出電路圖案的一部分。半導體晶片附著在基膜的第一表面上，且與電路圖案的暴露部分相接觸。黏著層配置在基膜的第二表面上，與半導體晶片相對應，其中第二表面是位於第一表面的對面。此黏著層附著在框架的側面上，且將膠帶封裝固定在框架上。
黏著層附著在基膜之第二表面上之後，可達到20%至40%的硬化，而當黏著層附著在框架之側面上時，可達到90%至100%的硬化。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下面將參照所附圖式來詳細描述本發明，本發明的實施例繪示於這些圖式中。然而，本發明可體現為許多種不同的形態，而不應侷限於本說明書所列舉的實施例。確切地說，提供這些實施例是為了使揭露的內容更透徹更完整，且將本發明的原理充分傳遞給本領域中具有通常技藝者。在圖式中，為了清楚起見，膜層與區域的厚度被放大。圖式中的相同元件符號代表相同的元件，故而其詳細描述將省略。
圖1A是依照本發明之一實施例的一種具有散熱元件17的薄膜上晶片型半導體元件(例如，一種薄膜上晶片型半導體封裝)的橫剖面圖。圖1B是圖1A所示之薄膜上晶片型半導體元件的仰視圖。
請參照圖1A與圖1B，薄膜上晶片型半導體封裝包括：絕緣基板13，此絕緣基板13是以可撓性薄膜的形態存在著；以及半導體元件11，此半導體元件11具有半導體積體電路，且半導體元件11配置在絕緣基板13。絕緣基板13是用諸如聚醯亞胺(polyimide)與聚酯(polyester)之類的可撓性薄膜來形成的。絕緣基板13上形成具有固定圖案的多條導電引線14，且這些引線14例如是用銅來形成的。引線14上形成了表面絕緣層15，且此表面絕緣層15例如是用阻焊層(solder resist layer,SR layer)來形成的。從上方看時，這些引線14是以彼此分離的方式配置在絕緣基板13，且引線14的內端設置成集中在一起。表面絕緣層15局部地暴露出引線14之內端且覆蓋著引線14。
半導體元件11是配置在引線14之頂面的暴露部分上、且凸塊12介於兩者之間。在半導體元件11的周圍形成密封膠16，將半導體元件11穩定地固定在絕緣基板13。
半導體元件11可以是諸如接面電晶體或場效應電晶體之類的電晶體，諸如整流器二極體、發光二極體或光二極體之類的二極體，或諸如記憶體元件或積體電路之類的主動元件。另外，半導體元件11也可以是諸如電容器、電阻器或線圈之類的被動元件。
凸塊12與引線14可利用諸如金-錫(Au-Sn)或金-金(Au-Au)之類的合金接面而電性連接起來。密封膠16例如可用塑模樹脂來形成。
同時，利用黏性元件18來將散熱元件17附著在絕緣基板13的後表面上。此散熱元件17是一種能夠傳遞半導體元件11之操作所產生的熱量的元件，且將此熱量向下經由密封膠16、引線14等而有效地將熱量向外驅散。此散熱元件17可用導熱性大於絕緣基板13之導熱性的各種材料來形成，例如，諸如鋁之類的金屬。同樣地，例如可利用丙烯族(acryl-family)的黏性元件18來將散熱元件17附著在絕緣基板13。
可撓性薄膜形態的絕緣基板13的後表面與散熱元件17的頂面之間形成有壓力吸收帶19(pressure absorbing zone)，能夠吸收外界施加的壓力。此壓力吸收帶19是藉由移除黏性元件18的一部分而形成的空間，且此空間既可以充滿空氣，也可以填充能夠緩解外界所施加壓力的壓力吸收材料。在本實施例中，壓力吸收帶19是被絕緣基板13、散熱元件17以及黏性元件18所密封的空間。為了更有效地散熱與吸收壓力，例如，壓力吸收帶19的高度可介於約50nm與約300nm之間。若壓力吸收帶19的高度小於或等於50nm，則壓力吸收效率會降低。同樣地，若壓力吸收帶19的高度等於或大於300nm，則散熱效率會降低。
圖1C是依照本發明之另一實施例的一種薄膜上晶片型半導體封裝的仰視圖。圖1C所示之薄膜上晶片型半導體封裝中的散熱元件17包括一突出物17a(protrusion)，其延伸至絕緣基板13的後表面的邊緣，除此之外，圖1C所示之薄膜上晶片型半導體封裝與圖1B所示之薄膜上晶片型半導體封裝是相同的。此突出物17a可連接至外界散熱元件(未繪示)，藉此來提高散熱效率。
圖2A是依照本發明之另一實施例的一種包含散熱元件17的薄膜上晶片型半導體封裝的橫剖面圖。圖2B是圖2A所示之薄膜上晶片型半導體封裝的仰視圖。在圖2A與圖2B中，相同的元件用相同的元件符號來表示，這裡將省略其詳細描述。
請參照圖2A與圖2B，絕緣基板13的後表面與黏性元件18的頂面之間存在一空間，此空間構成能夠吸收外界所施加的壓力之壓力吸收帶19。在本實施例中，黏性元件18具有固定厚度，而未被移除一部分。
詳細地說，本實施例中的壓力吸收帶19可以是黏性元件18實體上從絕緣基板13的後表面分離而形成的空間。為了更有效地散熱與吸收壓力，例如，壓力吸收帶19的高度可介於50nm與300nm之間。
圖3是依照本發明之另一實施例的一種具有散熱元件17的薄膜上晶片型半導體封裝的橫剖面圖。與圖1A、圖1B所示之元件相同的元件是用相同的元件符號來表示，這裡將省略其詳細描述。
請參照圖3，與絕緣基板13的後表面相接觸的黏性元件18之頂面被局部移除，因此絕緣基板13的後表面與黏性元件18之間存在一空間。此空間構成能夠吸收外界所施加的壓力之壓力吸收帶19。
圖4是依照本發明之另一實施例的一種具有散熱元件17的薄膜上晶片型半導體封裝的橫剖面圖。請參照圖4，與散熱元件17之頂面相接觸的黏性元件18的後表面被局部移除，因此黏性元件18的後表面與散熱元件17之間存在一空間。此空間構成能夠吸收外界所施加的壓力之壓力吸收帶19。
圖5是依照本發明之另一實施例的一種具有散熱元件17的薄膜上晶片型半導體封裝的橫剖面圖。黏性元件18的中心存在一空間，此空間構成能夠吸收外界所施加的壓力之壓力吸收帶19。
圖6是依照本發明之另一實施例的一種具有散熱元件17的薄膜上晶片型半導體封裝的橫剖面圖。不是黏性元件18被局部移除，而是與黏性元件18相接觸的散熱元件17的頂面被局部移除。因此，黏性元件18的後表面與散熱元件17之間存在一空間，此空間構成能夠吸收外界所施加的壓力之壓力吸收帶19。雖未繪示，相互接觸的黏性元件18之表面與散熱元件17之表面可都被局部移除，以形成構成壓力吸收帶的空間。
圖7A至圖9B是適用於本發明之實施例的各種形狀的黏性元件18的立體圖。
圖7A至圖7F繪示為黏性元件18被局部移除並且穿透的範例，這些範例是對應於圖1A的實施例。
請參照圖7A，黏性元件18的中心被局部移除並且穿透，因此所形成的空間構成壓力吸收帶19。若採用依照本實施例的黏性元件18，則形成被絕緣基板13、散熱元件17以及黏性元件18所密封的壓力吸收帶。雖然黏性元件18的一部分被移除所形成的空間的形狀是矩形，但本發明並不侷限於此，此空間可具有各種形狀，諸如圓形、橢圓形、多邊形。
請參照圖7B，黏性元件18中形成多個穿透的壓力吸收帶19。穿透的壓力吸收帶19的數量可變化多端，其位置既可規則排列也可不規則排列。
請參照圖7C，黏性元件18中形成多個條紋形(stripe)的閉合式(closed)穿透壓力吸收帶19。
請參照圖7D，與圖7A相比，圖7D繪示為單一非閉合式(unclosed)壓力吸收帶19對應於單一黏性元件18的實施例。
請參照圖7E，圖7C所示之具條紋形的壓力吸收帶19經延伸以使得黏性元件18分離成多個部分，從而形成多個穿透式壓力吸收帶19。若採用圖7D與圖7E所示之實施例，則壓力吸收帶19是非密封的，所以壓力吸收帶19連接至外界。
請參照圖7F，圖7A中的黏性元件18的角是直角，在此情形下，顯著的應力會施加在這些角上，從而造成黏性元件18可能被分離。因此，這些角可形成圓角來減小黏性元件18發生分離的機率。此外，這些角也可形成倒角來緩解施加在角上的應力。
圖8A至圖8C繪示為黏性元件18被局部移除但未穿透的範例，且這些範例是對應於圖3的實施例。雖然黏性元件18未穿透，但壓力吸收帶19的形狀可如圖7A至圖7F一樣變化多端。
圖9A與圖9B繪示為黏性元件18未被局部移除但包括壓力吸收帶19的範例，此壓力吸收帶19是位於預定位置處的凸面(convex)或凹面(concave)，這些範例是對應於圖2A的實施例。在圖9A中，單個黏性元件18對應地形成單個壓力吸收帶19。在圖9B中，單個黏性元件18對應地形成多個壓力吸收帶19。
圖10是將一種薄膜上晶片型半導體封裝應用於諸如液晶顯示器面板之類的電子裝置的實施例的示意圖。
請參照圖10，例如，用黏合劑22將圖2A所示之薄膜上晶片型半導體封裝的一端附著到電子裝置的基板20的頂面邊緣上，且用框架21來固定住。
請參照圖10，薄膜上晶片型半導體封裝經附著以使得表面絕緣層15的一部分與電子裝置的基板20相接觸，框架21與散熱元件17相接觸、且壓著並固定住此散熱元件17。此時，壓力吸收帶19位於接觸框架21的散熱元件17附近。因此，即使框架21從各個方向(諸如向上、向下、向左、向右等)施加力或震動在基板20上，壓力吸收帶19都能夠緩解這些力或震動，從而可避免散熱元件17從絕緣基板13上分離。
圖11A是依照本發明的一種用來傳送散熱元件17的散熱元件膠帶的圖式，圖11B是水平剖開圖11A所示之散熱元件膠帶而取得的橫剖面圖。
請參照圖11A與圖11B，散熱元件17被附著在承載帶25上，黏性元件18介於兩者之間，其中承載帶25是諸如聚醯亞胺之類的可繞膠帶。散熱元件17上可更形成諸如聚醯亞胺之類的保護膠帶26。黏性元件18可以是上述的本發明之各個實施例之一。
在製造依照本發明之實施例的薄膜上晶片型半導體封裝時，承載帶25是最後被移除的元件。保護膠帶26可最後移除，也可不用移除。
簡要描述一種製造圖1A所示之薄膜上晶片型半導體封裝的方法。藉由***凸塊12與密封膠16來將晶片型半導體元件11附著在絕緣基板上，此絕緣基板上已預先形成具有預定圖案的引線14與表面絕緣層15。接著，從圖11A所示之散熱元件膠帶上移除承載帶25，且附著上散熱元件17，使得暴露的黏性元件18附著在絕緣基板13的後表面上。如此一來，依照本發明的一種半導體封裝就形成了。
圖12是依照本發明之另一實施例的一種膠帶封裝200的橫剖面圖。請參照圖12，此膠帶封裝200可以是薄膜上晶片型封裝。此膠帶封裝200包括：膠帶基板210與半導體晶片250。膠帶基板210可以是可撓性印刷電路板(flexible printed circuit board,FBC)。
膠帶基板210包括：基膜220、配置在基膜220之第一表面上的電路圖案230以及用來保護此電路圖案230的保護膜240。基膜220可以是諸如聚醯亞胺或聚酯之類的絕緣膜。電路圖案230可包括銅圖案。此外，電路圖案230可包括鍍了錫、金或鎳(nickel)的銅圖案。保護膜240可包括阻焊層。保護膜240可按照使電路圖案230的一部分暴露出來的方式來配置在基膜220與電路圖案230上。
半導體晶片250包括凸塊260，其配置在半導體晶片250的表面上。半導體晶片250是附著在膠帶基板210上。半導體晶片250的凸塊260與膠帶基板210的電路圖案230的暴露部分相接觸。可採用膠帶自動接合技術來將電路圖案230與半導體晶片250的凸塊260附著在一起。半導體晶片250與基膜220之間的空間裡填充著底膠材料270，因此凸塊260與電路圖案230的暴露部分被覆蓋著。
此外，膠帶封裝200更包括黏著層280(adhesive layer)，其配置在基膜220的第二表面上，而此第二表面是位於半導體晶片250所在表面的對面。黏著層280可驅散從半導體晶片250上輻射的熱量。
黏著層280可包括散熱樹脂。構成黏著層280的樹脂可包括環氧樹脂(epoxy)、丙烯樹脂(acryl)、矽(silicon)樹脂等，且相對於黏著層280的重量分率為20%至80%。要提高散熱效率，樹脂可包含導熱柱(heat conductive pillars)。導熱柱的範例包括氧化鋁(alumina)(Al2 O3 )、氮化硼(boron nitride)(BN)、氮化鋁(aluminum nitride)(AlN)或金剛石(diamond)。
黏著層280可包括硬化材料。黏著層280可包括遇熱會變硬的樹脂、在室溫下會變硬的樹脂或遇紫外線會變硬的樹脂。黏著層280可採用兩步硬化過程來形成。在第一步驟中，硬化材料被施加到基膜220的第二表面上，且此硬化材料可達到20%至40%的硬化。在第二步驟中，膠帶封裝200的黏著層280在模組化(modularization)過程中被附著在顯示裝置的框架上，且硬化材料可達到90%至100%的硬化。在第二熱硬化步驟之後，黏著層280的體積相對於硬化操作之前的體積可發生0.1%範圍內的變化，且黏著層280可具有0.5W/mK至10W/mK的導熱率。此外，黏著層280可具有0℃至200℃的玻璃轉變溫度(Tg)，且可具有5ppm/℃至30ppm/℃的熱膨脹係數(CTE)。
膠帶封裝200可更包括薄膜元件290，其配置在基膜220的第二表面上。此薄膜元件290可配置在黏著層280的頂面上。薄膜元件290可包含相對於基膜220而言具有異質性的材料，使得當膠帶基板210以卷對卷(reel-to-reel)的方式進行操作時，薄膜元件290容易從黏著層280與基膜220上分離。
圖13是局部繪示膠帶封裝200被附著在顯示裝置100的框架之側面上的橫剖面圖。請參照圖13，膠帶封裝200的黏著層280附著在框架110的側面上，從而將膠帶封裝200固定在框架110上。從半導體晶片250輻射的熱量在垂直於半導體晶片250之頂面的方向上透過黏著層280而排出。
在圖13所示之顯示裝置100中，元件符號121代表顯示器面板，且元件符號125代表印刷電路板。顯示器面板100可包括下基板122與上基板123。下基板122與上基板123之間可配置一液晶(未繪示)。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11．．．半導體元件
12、260．．．凸塊
13、20、122、123．．．基板
14．．．導電引線
15．．．表面絕緣層
16．．．密封膠
17．．．散熱元件
17a．．．突出
18．．．黏性元件
19．．．壓力吸收帶
21、110．．．框架
22．．．黏合劑
25．．．承載帶
26．．．保護膠帶
100．．．顯示裝置
121．．．顯示器面板
125．．．印刷電路板
200．．．膠帶封裝
210．．．膠帶基板
220．．．基膜
230．．．電路圖案
240．．．保護膜
250．．．半導體晶片
270．．．未足量材料
280．．．黏著層
290．．．薄膜元件
圖1A是依照本發明之一實施例的一種具有散熱元件的薄膜上晶片型半導體元件的橫剖面圖。
圖1B是圖1A所示之薄膜上晶片型半導體元件的仰視圖。
圖1C是依照本發明之另一實施例的一種薄膜上晶片型半導體封裝的仰視圖。
圖2A是依照本發明之另一實施例的一種包含散熱元件的薄膜上晶片型半導體封裝的橫剖面圖。
圖2B是圖2A所示之薄膜上晶片型半導體封裝的仰視圖。
圖3是依照本發明之另一實施例的一種具有散熱元件的薄膜上晶片型半導體封裝的橫剖面圖。
圖4是依照本發明之另一實施例的一種具有散熱元件的薄膜上晶片型半導體封裝的橫剖面圖。
圖5是依照本發明之另一實施例的一種具有散熱元件的薄膜上晶片型半導體封裝的橫剖面圖。
圖6是依照本發明之另一實施例的一種具有散熱元件的薄膜上晶片型半導體封裝的橫剖面圖。
圖7A至圖9B是適用於本發明之實施例的各種形狀的黏性元件的立體圖。
圖10是將一種薄膜上晶片型半導體封裝應用於電子裝置的實施例的示意圖。
圖11A是依照本發明的一種散熱元件膠帶的圖式。
圖11B是水平剖開圖11A所示之散熱元件膠帶而取得的橫剖面圖。
圖12是依照本發明之另一實施例的一種膠帶封裝的橫剖面圖。
圖13是局部繪示膠帶封裝被附著在顯示裝置的框架之側面上的橫剖面圖。
11．．．半導體元件
12．．．凸塊
13．．．絕緣基板
14．．．導電引線
15．．．表面絕緣層
16．．．密封膠
17．．．散熱元件
18．．．黏性元件
19．．．壓力吸收帶

Claims (8)

  1. 一種薄膜上晶片型半導體封裝，包括：可撓性的絕緣基板；半導體元件，配置在所述絕緣基板的頂面上；以及散熱元件，配置在所述絕緣基板的後表面上；其中，於所述絕緣基板的所述後表面與所述散熱元件之間形成有一空間；所述薄膜上晶片型半導體封裝更包括：黏性元件，將所述絕緣基板的所述後表面與所述散熱元件附著在一起；所述空間是能夠吸收外界壓力的壓力吸收帶。
  2. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述壓力吸收帶是在對應於所述散熱元件之一的最少一個位置處形成。
  3. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述壓力吸收帶是被所述絕緣基板、所述散熱元件以及所述黏性元件所密封。
  4. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述壓力吸收帶是未密封的，以致於所述壓力吸收帶連接至外界。
  5. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述壓力吸收帶是介於所述絕緣基板的所述後表面與所述散熱元件之間的所述黏性元件被局部移除而形成的空間。
  6. 如申請專利範圍第1項所述之薄膜上晶片型半導體 封裝，其中所述壓力吸收帶是介於所述絕緣基板的所述後表面與所述散熱元件之間的所述黏性元件實體上從所述絕緣基板的所述後表面分離而形成的空間，而不是所述黏性元件被局部移除而形成的空間。
  7. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述黏性元件與所述散熱元件的水平形狀是相同的。
  8. 如申請專利範圍第1項所述之薄膜上晶片型半導體封裝，其中所述壓力吸收帶的高度是介於50nm與300nm之間。
TW098112534A 2008-04-17 2009-04-15 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置 TWI501360B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20080035821 2008-04-17
KR1020080088469A KR20100029629A (ko) 2008-09-08 2008-09-08 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
KR20080095518A KR101493869B1 (ko) 2008-04-17 2008-09-29 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치

Publications (2)

Publication Number Publication Date
TW200945517A TW200945517A (en) 2009-11-01
TWI501360B true TWI501360B (zh) 2015-09-21

Family

ID=41387283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112534A TWI501360B (zh) 2008-04-17 2009-04-15 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置

Country Status (3)

Country Link
JP (1) JP5207477B2 (zh)
CN (1) CN101692443B (zh)
TW (1) TWI501360B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424388B (zh) * 2010-04-30 2014-01-21 Au Optronics Corp 可撓式顯示器及其製造方法
CN102201390B (zh) * 2011-05-09 2012-11-07 厦门英诺尔电子科技股份有限公司 一种高像素摄像模组cof封装基板及其制成方法
CN105990276A (zh) * 2015-03-06 2016-10-05 奕力科技股份有限公司 具有散热结构的软性基板半导体封装装置
KR102532627B1 (ko) * 2016-06-10 2023-05-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备
CN108933111B (zh) * 2018-09-28 2020-03-31 上海天马有机发光显示技术有限公司 一种覆晶薄膜散热结构和一种显示装置
CN111755434A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
TWI710288B (zh) * 2020-01-22 2020-11-11 頎邦科技股份有限公司 電路板的散熱片貼合方法及其貼合裝置
KR102514310B1 (ko) * 2020-09-17 2023-03-28 스테코 주식회사 Ｃｏｆ 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785950B1 (ko) * 2006-11-09 2007-12-14 스테코 주식회사 Ｃｏｆ 패키지 및 그의 제조 방법
CN101156241A (zh) * 2005-04-06 2008-04-02 株式会社丰田自动织机 散热装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242333A (ja) * 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
KR19990044862A (ko) * 1997-11-14 1999-06-25 포만 제프리 엘 열전달 증강 부착 방법 및 장치
JP3491576B2 (ja) * 1999-10-20 2004-01-26 松下電器産業株式会社 半導体装置および半導体装置の実装構造
JP2005049662A (ja) * 2003-07-30 2005-02-24 Hitachi Displays Ltd 液晶表示装置
JP5489394B2 (ja) * 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156241A (zh) * 2005-04-06 2008-04-02 株式会社丰田自动织机 散热装置
KR100785950B1 (ko) * 2006-11-09 2007-12-14 스테코 주식회사 Ｃｏｆ 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
CN101692443A (zh) 2010-04-07
TW200945517A (en) 2009-11-01
JP5207477B2 (ja) 2013-06-12
JP2009260359A (ja) 2009-11-05
CN101692443B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
TWI501360B (zh) 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
US7915727B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
KR101493869B1 (ko) 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
US7911050B2 (en) Semiconductor device and method for manufacturing the same
US6724080B1 (en) Heat sink with elevated heat spreader lid
JP3150351B2 (ja) 電子装置及びその製造方法
JP2001291801A (ja) 直接取付けチップスケール・パッケージ
JP2011176112A (ja) 半導体集積回路及びその製造方法
TWI509756B (zh) 薄膜覆晶封裝結構
US6784524B2 (en) Stress shield for microelectronic dice
CN114520197A (zh) 挠性半导体封装构造
US7888790B2 (en) Bare die package with displacement constraint
JP2009110980A (ja) 半導体装置及び半導体装置の製造方法。
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5078631B2 (ja) 半導体装置
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
JPH0917827A (ja) 半導体装置
US20230335449A1 (en) Semiconductor package with stiffener structure and method forming the same
US20240014092A1 (en) Semiconductor package
KR20240071297A (ko) 반도체 패키지
CN118053824A (zh) 包括散热层的半导体封装
KR20230040450A (ko) 반도체 패키지 및 그의 제조 방법