TWI500167B - 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置 - Google Patents

功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置 Download PDF

Info

Publication number
TWI500167B
TWI500167B TW099135444A TW99135444A TWI500167B TW I500167 B TWI500167 B TW I500167B TW 099135444 A TW099135444 A TW 099135444A TW 99135444 A TW99135444 A TW 99135444A TW I500167 B TWI500167 B TW I500167B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
semiconductor film
nonlinear element
film
Prior art date
Application number
TW099135444A
Other languages
English (en)
Other versions
TW201135943A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201135943A publication Critical patent/TW201135943A/zh
Application granted granted Critical
Publication of TWI500167B publication Critical patent/TWI500167B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置
本發明係關於一種具有使用氧化物半導體的非線性元件的功率二極體及整流器。另外，本發明還有關於一種具有上述功率二極體或整流器的半導體裝置。
在半導體裝置中要求二極體具有高耐壓且低反向飽和電流等。為了滿足該要求，對使用碳化矽(SiC)的二極體進行了研討。這是由於作為半導體材料的碳化矽，其禁止帶的寬度為3 eV以上且在高溫下具有優越的導電率控制性並且與矽相比較不容易發生介電質擊穿，所以希望將其應用於反向飽和電流低且耐壓高的二極體。例如，已知降低了反向洩漏電流之使用碳化矽的肖特基勢壘二極體(參照專利文獻1)。
但是，碳化矽難以獲得優質的結晶並且具有製造裝置時的製程溫度高的問題。例如，當在碳化矽中形成雜質區域時使用離子植入法，但是為了摻雜劑的活性化及恢復因離子植入引起的結晶缺陷所需要的熱處理溫度需要1500℃以上。
另外，由於其成分中含有碳，所以存在不能利用熱氧化來製造優質的絕緣膜的問題。並且，由於碳化矽的化學性質極其穩定，所以難以以一般的濕式蝕刻來予以蝕刻。
[專利文獻1]日本專利申請公開第2000-133819號公報
如上所述，雖然使用碳化矽的二極體能夠實現高耐壓及低反向飽和電流，但是其實際製造過程中存在非常多的問題而難以實現。
於是，本發明的一個實施例的目的在於提供一種由反向飽和電流低的二極體所構成的功率二極體或整流器。另外，本發明的目的還在於使用低製程溫度(例如，低於或等於800℃)來製造反向飽和電流低的二極體，並提供一種由該二極體所構成的功率二極體或整流器。
本發明的一個實施例提供一種由能夠以低製程溫度進行製造且由導通(on-state)電流大且截止(off-state)電流小的場效應電晶體(例如，薄膜電晶體)所構成之能夠小型化的二極體構成的功率二極體及整流器。該二極體包括：設置在基板之上的第一電極；設置在第一電極上並與其接觸之經高純度化的氧化物半導體膜；設置在氧化物半導體膜上並與其接觸的第二電極；覆蓋第一電極、氧化物半導體膜及第二電極的閘極絕緣膜；以及以接觸於閘極絕緣膜且隔著第一電極、氧化物半導體膜及第二電極而對置或以接觸於閘極絕緣膜且環繞所述第二電極之方式而設置的第三電極，在該非線性元件中，第三電極係連接到所述第一電極或所述第二電極，並且在所述第一電極和第二電極之間流有電流。
可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。
可以獲得與現有的整流器相比有更高耐壓的整流器。
關於本發明的實施例模式將參照附圖而給予詳細說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明不侷限於以下說明，其模式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在下面的實施例模式所記載的內容中。注意，在以下說明的本發明的結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其重複說明。
另外，在本說明書中說明的各附圖中的各元件的大小、層的厚度或區域有時為了清晰可見而被誇大。因此，比例並不必然限於附圖中的比例。
另外，在本說明書中使用的“第一”、“第二”、“第三”等是用於避免多個結構元件的混淆，並不意味著對結構元件個數的限定。因此，也可以將“第一”適當地調換為“第二”或“第三”等來進行說明。
另外，電壓是指兩點電位之間的差，而電位是指某一點中的靜電場中的單位電荷所具有的靜電能量(電位能量)。但是，在一般情況下，將某一個點上的電位和成為標準的電位(例如，接地電位)之間的電位差簡稱為電位或電壓，在很多情況下將電位與電壓用作為同義詞。因此，在本說明書中，除了特別指定的情況之外，可以將電位稱為電壓，也可以將電壓稱為電位。
[實施例模式1]
在本實施例模式中，使用圖1A-1、1A-2、1B-1、1B-2、1C-1及1C-2對本發明的一個實施例的功率二極體及整流器的結構的一個例子進行說明。
圖1A-1示出本發明的一個實施例的功率二極體的一個結構例。在圖1A-1所示的功率二極體中，多個二極體係在正方向上串聯連接。
圖1B-1示出本發明的一個實施例的整流器的一個結構例。圖1B-1所示的整流器是由兩個二極體所構成的半波整流器。第一二極體的陽極係連接至低電位側基準電位(最好為接地電位)，第一二極體的陰極係連接至輸入部和第二二極體的陽極，第二二極體的陰極係連接至輸出部。
圖1C-1示出本發明的一個實施例的整流器的一個結構例。圖1C-1所示的整流器是由四個二極體所構成的全波整流器。第一二極體的陽極係連接至低電位側基準電位(最好為接地電位)，第一二極體的陰極係連接至“輸入部”。第二二極體的陽極係連接至“輸入部”，第二二極體的陰極係連接至高電位側基準電位(最好為電源電位)。第三二極體的陽極係連接至低電位側基準電位(最好為接地電位)，第三二極體的陰極係連接至“輸出部”。第四二極體的陽極係連接至“輸出部”，且第四二極體的陰極係連接至高電位側基準電位(最好為電源電位)。
這裏所使用的二極體可以藉由將場效應電晶體(例如，薄膜電晶體)的源極電極或汲極電極與閘極二極體相連接而獲得。圖2A和2B示出該種二極體的一個例子。圖1A-1的功率二極體可以如圖1A-2所示地使用電晶體來予以構成。圖1B-1的功率二極體可以如圖1B-2所示地使用電晶體來予以構成。圖1C-1的功率二極體可以如圖1C-2所示地使用電晶體來予以構成。
在圖2A和2B所示的二極體中，佈線125與第三電極113及第三電極115連接並且還與第二電極109連接，第二電極109隔著氧化物半導體膜107而與第一電極105連接。第一電極105與佈線131連接。
圖2A為二極體連接的薄膜電晶體133的俯視圖，圖2B相當於沿著圖2A的虛線A-B的剖面圖。
如圖2B所示，在形成在基板101之上的絕緣膜103之上層疊第一電極105、氧化物半導體膜107及第二電極109。另外，覆蓋第一電極105、氧化物半導體膜107及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111之上設置有第三電極113及第三電極115。在閘極絕緣膜111、第三電極113及第三電極115之上設置有用作為層間絕緣膜的絕緣膜117。在閘極絕緣膜111及絕緣膜117中形成有開口部，在開口部中形成連接到第一電極105的佈線131(參照圖2A)以及連接到第二電極109、第三電極113及第三電極115的佈線125。第一電極105用作為薄膜電晶體的源極電極或汲極電極的其中一者。第二電極109用作為薄膜電晶體的源極電極或汲極電極的另一者。第三電極113及第三電極115用作為薄膜電晶體的閘極電極。
本實施例模式的薄膜電晶體為豎型薄膜電晶體(vertical thin film transistor)，用作為閘極電極的第三電極113與第三電極115互相分開並且隔著第一電極105、氧化物半導體膜107及第二電極109而互相對置。
另外，薄膜電晶體是至少包括閘極、汲極電極及源極電極三個端子的元件，並且在汲極區與源極區之間具有通道形成區，電流能夠流過汲極區、通道形成區域以及源極區。這裏，因為源極電極和汲極電極根據薄膜電晶體的結構或操作條件等而改變，因此很難限定哪個是源極電極或汲極電極。因此，有時不將用作為源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將它們分別記為第一端子和第二端子。或者，有時將它們分別記為第一電極和第二電極。或者，有時將它們記為第一區和第二區。
基板101至少需要具有耐受後續的加熱處理程度的耐熱性。作為基板101，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板。
另外，作為玻璃基板，在後續的加熱處理的溫度較高時，使用應變點為730℃以上的基板即可。此外，作為玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，通常，藉由包含多於氧化硼的氧化鋇(BaO)，可以獲得更實用的耐熱玻璃。因此，最好使用與B2 O3 相比而包含更多BaO的玻璃基板。
另外，也可以使用陶瓷基板、石英基板、藍寶石基板等由絕緣體所構成的基板來代替上述玻璃基板。此外，也可以使用晶化玻璃基板等。
絕緣膜103可以由如氧化矽、氧氮化矽等的氧化物絕緣膜；或者如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等的氮化物絕緣膜來予以形成。另外，絕緣膜103還可以採用疊層結構，例如，可以採用從基板101側層疊上述氮化物絕緣膜中的任一以上及上述氧化物絕緣膜中的任一以上的結構。
第一電極105及第二電極109係由選自鋁、鉻、銅、鉭、鈦、鉬、鎢、釔中的元素；以上述元素為成分的合金；或組合上述元素的合金等來予以形成。另外，還可以使用選自錳、鎂、鋯、鈹、釷中的一種或多種材料。另外，第一電極105可以採用單層結構或兩層以上的疊層結構。例如，可以舉出含有矽的鋁膜單層結構；在鋁膜之上層疊鈦膜的兩層結構；在鎢膜之上層疊鈦膜的兩層結構；或者如下三層結構等：鈦膜、在該鈦膜之上層疊鋁膜，並在該鋁膜之上形成鈦膜。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹及鈧的元素中的一種元素或多種元素而成的膜；合金膜；或氮化膜。
另外，作為氧化物半導體膜107，可使用由InMO3 (ZnO)m (m>0且m不是整數)表示的薄膜。這裏，M表示選自Ga、Fe、Ni、Mn及Co中的一種或多種金屬元素。例如，作為M可以舉出：Ga；Ga和Ni；或Ga和Fe等。此外，除了作為M包含的金屬元素之外，上述氧化物半導體膜還可以包含作為雜質元素的其他的過渡金屬元素或該過渡金屬的氧化物。在具有由InMO3 (ZnO)m (m>0且m不是整數)表示的結構的氧化物半導體層中，將具有作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將該薄膜還稱為In-Ga-Zn-O類膜。
氧化物半導體膜107除了可以使用上述In-Ga-Zn-O類膜之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。此外，上述氧化物半導體膜還可以包含Si。
作為本實施例模式所使用的氧化物半導體膜107，氧化物半導體膜所含有的氫為5×1019 atoms/cm3 以下，較佳為5×1018 atoms/cm3 以下，更佳為5×1017 atoms/cm3 以下，除去氧化物半導體膜中所含有的氫。亦即，以儘量不含有主要成分以外的雜質的方式來使氧化物半導體膜高純度化。另外，氧化物半導體膜107的載子濃度為5×1014 atoms/cm3 以下，較佳為1×1014 atoms/cm3 以下，更佳為5×1012 atoms/cm3 以下，進一步較佳為1×1012 atoms/cm3 以下。亦即，氧化物半導體膜的載子濃度近乎為零。另外，能隙為2 eV以上，最好為2.5 eV以上，更佳為3 eV以上。另外，氧化物半導體膜中的氫濃度測定使用二次離子質譜分析法(SIMS)即可。另外，載子密度可以使用霍爾效應測定來進行測定。
將氧化物半導體膜107的厚度形成為30 nm至3000 nm即可。藉由將氧化物半導體膜107的厚度形成得較薄，可以縮短薄膜電晶體的通道長度，從而可以製造導通電流及場效應遷移率高的薄膜電晶體。另一方面，藉由將氧化物半導體膜107的厚度形成得較厚，典型上係形成為100 nm至3000 nm，可以製造高電力用的半導體裝置。
閘極絕緣膜111可以由氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜的單層或疊層來形成。閘極絕緣膜111之接觸於氧化物半導體膜107的部分最好含有氧，尤其較佳的是該部分係由氧化矽膜所形成。藉由使用氧化矽膜，可以對氧化物半導體膜107提供氧，而使其具有良好的特性。將閘極絕緣膜111的厚度設定為50 nm至500 nm即可。藉由將閘極絕緣膜111的厚度形成得較薄，可以製造場效應遷移率高的薄膜電晶體，由此可以在同一基板之上製造驅動電路。另一方面，藉由將閘極絕緣膜111的厚度形成得較厚，可以減少閘極洩漏電流。
另外，藉由使用鉿矽酸鹽(HfSiOx(x>0))、添加有N的HfSiOx(x>0)、鋁酸鉿(HfAlOx(x>0))、氧化鉿、氧化釔等的high-k材料作為閘極絕緣膜111，可以降低閘極洩漏。另外，還可以採用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜中的任一以上與high-k材料的疊層結構。
用作為閘極電極的第三電極113及第三電極115可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的元素；以上述元素為成分的合金；組合上述元素的合金膜等來形成。另外，還可以使用選自錳、鎂、鋯、鈹中的任一種或多種的材料。另外，第三電極113及第三電極115既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出含有矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；或如下三層結構等：鈦膜、在該鈦膜之上層疊鋁膜，並在該鋁膜之上形成鈦膜。或者，還可以使用組合鋁及選自鈦、鉭、鎢、鉬、鉻、釹、鈧的元素中的一種或多種的膜；合金膜；氮化膜。
作為本實施例模式的氧化物半導體膜，從氧化物半導體膜中除去n型雜質氫，並藉由儘量地不使其含有主要成分以外的雜質而使其高純度化以使其成為本徵(i型)或實質性的本徵氧化物半導體。也就是說，不是藉由添加雜質來使其i型化，而是藉由儘量去除氫、水、羥基或氫化物等的雜質以使其成為高純度化的i型(本徵半導體)或接近高純度化的i型氧化物半導體的氧化物半導體。由此，可以使費米能級(Ef)達到與本徵費米能級(Ei)相同的位準。
如上所述，藉由儘量地去除雜質，例如，即使薄膜電晶體的通道寬度W為1×104 μm且通道長度為3μm的元件，截止電流也非常低(10-13 A以下)，亞臨界值擺幅(S值)為0.1 V/dec.(閘極絕緣膜的厚度為100nm)。
如上所述，藉由儘量地不使氧化物半導體膜包含主要成分以外的雜質，典型上如氫、水、羥基或氫化物等來使其高純度化，可以使薄膜電晶體良好地操作。尤其是可以減少截止電流。
但是，在通道與基板實質上平行地形成的橫型薄膜電晶體(lateral thin film transistor)中，除了通道之外還需要將源極電極及汲極電極也橫向地設置，在基板上的薄膜電晶體的佔有面積變大，其妨礙小型化。但是，在豎型薄膜電晶體中，由於將源極電極、通道及汲極電極被層疊，所以可以減少在基板表面上的佔有面積。由此，可以實現薄膜電晶體的小型化。
另外，由於氧化物半導體膜的厚度可以控制豎型薄膜電晶體的通道長度，所以藉由將氧化物半導體膜107的厚度形成得較薄而可以形成通道長度短的薄膜電晶體。由於當通道長度短時可以減小源極電極、通道及汲極電極的串聯電阻，所以可以使薄膜電晶體的導通電流及場效應遷移率得以提高。另外，具有氫濃度被降低而被高純度化的氧化物半導體膜的薄膜電晶體的截止電流極低，當截止時成為幾乎沒有電流流過的絕緣狀態。由此，即使將氧化物半導體膜的厚度被形成得較薄以縮短豎型薄膜電晶體的通道長度，也可以獲得在非導通狀態下幾乎沒有截止電流的薄膜電晶體。
如上所述，藉由使用氫濃度降低之經高純度化的氧化物半導體膜，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例模式的二極體不侷限於圖2A和2B所示的二極體。在圖2A和2B所示的二極體中，在氧化物半導體膜107中自第二電極109向第一電極105流過電流，但是也可以如圖3A和3B所示那樣，採用在氧化物半導體膜107中自第一電極105向第二電極109流過電流的結構。
在圖3A和3B所示的二極體中，佈線125與第三電極113及第三電極115連接並連接至第一電極105。第一電極105隔著氧化物半導體膜107而被連接至第二電極109。第二電極109係連接至佈線131。
另外，在圖3A和3B所示的二極體中，由於佈線125以不與其他電極重疊的方式而設置，所以可以在抑制佈線125與這些電極之間產生寄生電容的同時進行操作。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極相連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(亦即，耐壓高)的二極體。
藉由使用上述二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。
另外，藉由使用上述二極體可以獲得具有比現有的整流器更高耐壓的整流器。
[實施例模式2]
在本實施例模式中，使用圖4A和4B對與實施例模式1不同結構之能夠用於本發明的一個實施例的功率二極體及整流器的二極體的一個例子進行說明。本實施例模式所說明的二極體可以藉由將場效應電晶體(例如，薄膜電晶體)的源極電極或汲極電極與閘極連接在一起而獲得。
在圖4A和4B所示的二極體中，佈線131與第一電極105及第三電極113相連接，佈線132與第一電極106及第三電極115相連接。第一電極105及第一電極106隔著氧化物半導體膜107而與第二電極109相連接。第二電極109與佈線129相連接。
圖4A為二極體連接的薄膜電晶體141、143的俯視圖，圖4B相當於沿著圖4A的虛線A-B的剖面圖。
如圖4B所示，在形成在基板101之上的絕緣膜103之上層疊第一電極105及第一電極106、氧化物半導體膜107及第二電極109。另外，覆蓋第一電極105、第一電極106、氧化物半導體膜107及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111之上設置有第三電極113及第三電極115。在閘極絕緣膜111、第三電極113及第三電極115之上設置有用作為層間絕緣膜的絕緣膜117。在絕緣膜117中形成有開口部，在開口部中形成有與第一電極105及第三電極113相連接的佈線131、與第一電極106及第三電極115相連接的佈線132(參照圖4A)以及與第二電極109相連接的佈線129。
第一電極105用作為薄膜電晶體141的源極電極或汲極電極的其中一者。第一電極106用作為薄膜電晶體143的源極電極或汲極電極的其中一者。第二電極109用作為薄膜電晶體141、143的源極電極或汲極電極中的另一者。第三電極113用作為薄膜電晶體141的閘極電極。第三電極115用作為薄膜電晶體143的閘極電極。
在本實施例模式中，分開設置第一電極105和第一電極106。(參照圖4A和4B)。
並且，在圖4A和4B中，薄膜電晶體141與薄膜電晶體143藉由第二電極109及佈線129而並聯連接。在這種情況下，第一電極105用作為薄膜電晶體141的源極電極及汲極電極的其中一者(例如，源極電極)。第二電極109用作為薄膜電晶體141的源極電極及汲極電極中的另一者(例如，汲極電極)。第三電極113用作為薄膜電晶體141的閘極電極。另外，第二電極109用作為薄膜電晶體143的源極電極及汲極電極的其中一者(例如，汲極電極)。第一電極106用作為薄膜電晶體143的源極電極及汲極電極中的另一者(例如，源極電極)。第三電極115用作為薄膜電晶體143的閘極電極。另外，還可以設置連接第一電極105及第一電極106的導電層。
另外，薄膜電晶體141和薄膜電晶體143可以藉由第二電極109來予以串聯連接。在這種情況下，也可以不設置佈線129，而採用自佈線132輸出信號的結構。
本實施例模式的薄膜電晶體141、143與實施例模式1同樣地使用氫濃度降低之經高純度化的氧化物半導體膜。由此，薄膜電晶體可以進行良好的操作。尤其是可以減少截止電流。由此，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例模式的二極體不侷限於圖4A和4B所示的二極體。在圖4A和4B所示的二極體中，在氧化物半導體膜107中自第一電極105向第二電極109流過電流，但是也可以如圖5A和5B所示那樣，採用在氧化物半導體膜107中自第二電極109向第一電極105流過電流的結構。
在圖5A和5B所示的二極體中，佈線125與第三電極113及第三電極115相連接並被連接至第二電極109。第二電極109隔著氧化物半導體膜107而被連接至第一電極105及第一電極106。第一電極105係連接至佈線131，第一電極106係連接至佈線132。
另外，雖然在圖5A和5B所示的二極體中，佈線125以重疊於薄膜電晶體141及薄膜電晶體143的方式而設置，但並不侷限於此，還可以與圖3A和3B同樣地，不與薄膜電晶體141及薄膜電晶體143重疊地設置佈線125，當佈線125不與薄膜電晶體141及薄膜電晶體143重疊時，可以在抑制佈線125與這些電極之間產生寄生電容的同時進行操作。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極相連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(亦即，耐壓高)的二極體。
藉由使用上述二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。
另外，藉由使用上述二極體可以獲得具有比現有的整流器更高耐壓的整流器。
[實施例模式3]
在本實施例模式中，使用圖6A和6B對與實施例模式1及實施例模式2不同的結構之能夠用於本發明的一個實施例的功率二極體及整流器的二極體的一個例子進行說明。本實施例模式所說明的二極體可以藉由將場效應電晶體(例如，薄膜電晶體)的源極電極或汲極電極與閘極相連接而獲得。
在圖6A和6B所示的二極體中，佈線131與第一電極105及第三電極113相連接。第一電極105隔著氧化物半導體膜107而與第二電極109相連接。第二電極109與佈線129相連接。
圖6A為二極體連接的薄膜電晶體145的俯視圖，圖6B相當於沿著圖6A的虛線A-B的剖面圖。
如圖6B所示，在形成在基板101之上的絕緣膜103之上層疊第一電極105、氧化物半導體膜107及第二電極109。另外，覆蓋第一電極105、氧化物半導體膜107及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111之上設置有第三電極113。在閘極絕緣膜111及第三電極113之上設置有用作為層間絕緣膜的絕緣膜117。在絕緣膜117中形成有開口部，在開口部中形成與第一電極105相連接的佈線131(參照圖6A)以及與第二電極109及第三電極113相連接的佈線129。
第一電極105用作為薄膜電晶體145的源極電極或汲極電極的其中一者。第二電極109用作為薄膜電晶體145的源極電極或汲極電極中的另一者。第三電極113用作為薄膜電晶體145的閘極電極。
在本實施例模式中，用作為閘極電極的第三電極113具有環形形狀。藉由將用作為閘極電極的第三電極113形成為環形，可以增大薄膜電晶體的通道寬度。由此，可以提高薄膜電晶體的導通電流。
本實施例模式的薄膜電晶體145與實施例模式1同樣地使用氫濃度降低之經高純度化的氧化物半導體膜。由此，薄膜電晶體可以進行良好的操作。尤其是可以減少截止電流。由此，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例模式的二極體不侷限於圖6A和6B所示的二極體。在圖6A和6B所示的二極體中，在氧化物半導體膜107中自第一電極105向第二電極109流過電流，但是也可以如圖7A和7B所示那樣，採用在氧化物半導體膜107中自第二電極109向第一電極105流過電流的結構。
在圖7A和7B所示的二極體中，佈線129與第二電極109及第三電極113相連接。第二電極109隔著氧化物半導體膜107而被連接至第一電極105。第一電極105係連接至佈線131。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極相連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(亦即，耐壓高)的二極體。
藉由使用上述二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。
另外，藉由使用上述二極體可以獲得具有比現有的整流器更高耐壓的整流器。
[實施例模式4]
在本實施例模式中，使用圖8A至8E對圖2A和2B所示之能夠用於本發明的一個實施例的功率二極體及整流器的二極體連接的場效應薄膜電晶體例如薄膜電晶體的製造過程進行說明。
如圖8A所示，在基板101之上形成絕緣膜103，在絕緣膜103之上形成第一電極105。第一電極105用作為薄膜電晶體的源極電極或汲極電極的其中一者。
絕緣膜103可以使用濺射法、CVD法或塗敷法等來予以形成。
另外，當利用濺射法來形成絕緣膜103時，最好一邊去除殘留在處理室內的氫、水、羥基或氫化物等，且同時一邊形成絕緣膜103。這是由於這樣可以使絕緣膜103中不含有氫、水、羥基或氫化物等的緣故。最好使用吸附式真空泵來去除殘留在處理室內的氫、水、羥基或氫化物等。作為吸附式真空泵，例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用設置有冷阱的渦輪泵。在使用低溫泵進行排氣的處理室中，氫、水、羥基或氫化物等被排出，所以利用該處理室形成絕緣膜103可以降低絕緣膜103中所含有的雜質之濃度。
另外，作為形成絕緣膜103時使用的濺射氣體，最好使用對氫、水、羥基或氫化物等雜質進行去除，所包含的氫、水、羥基或氫化物等雜質的濃度為1 ppm以下(較佳的是濃度為10 ppb以下)的高純度氣體。另外，濺射氣體是指引入到進行濺射的處理室內的氣體。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要被使用於絕緣膜的形成，而DC濺射法主要被使用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多源濺射裝置。多源濺射裝置既可以在同一反應室中層疊而形成不同的材料膜，又可以在同一反應室中同時對多種材料進行放電而進行膜形成。
此外，有利用如下濺射法的濺射裝置，該濺射法是：在處理室內具備磁體系統的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為濺射法，還可以使用在沉積期間使靶材物質和濺射氣體成分起化學反應而形成它們的化合物薄膜的反應濺射法、以及在沉積期間對基板也施加電壓的偏壓濺射法。
在本說明書的濺射法中，可以適當地應用上述濺射裝置及濺射方法。
在本實施例模式中，將基板101轉移到處理室，並引入含有去除了氫、水、羥基或氫化物等的高純度的氧的濺射氣體，並使用矽靶而在基板101之上形成氧化矽膜作為絕緣膜103。另外，當形成絕緣膜103時，基板101可以被加熱。
例如，在使用石英(最好是合成石英)；基板溫度為108℃；基板與靶材之間的距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻電源為1.5 kW；及含有氧及氬(氧(流量為25 sccm)：氬(流量為25 sccm)=1：1)氛圍的條件下，利用RF濺射法來形成氧化矽膜。至於膜厚度，例如可以形成為100 nm。另外，還可以使用矽靶來代替石英(最好是合成石英)。另外，作為濺射氣體，使用氧或氧及氬的混合氣體來進行。
另外，在絕緣膜103係使用疊層結構來予以構成時，例如，在氧化矽膜與基板之間，使用含有去除了氫、水、羥基或氫化物等的高純度的氮的濺射氣體及矽靶來形成氮化矽膜。此時，最好與氧化矽膜同樣地，一邊去除殘留在處理室內的氫、水、羥基或氫化物等，且同時一邊形成氮化矽膜。另外，在該製程中，基板101可以被加熱。
當層疊氮化矽膜和氧化矽膜作為絕緣膜103時，可以在同一處理室中使用公用的矽靶來形成氮化矽膜和氧化矽膜。首先，引入含有氮的濺射氣體，使用設置於處理室內的矽靶來形成氮化矽膜，然後，將含有氫的濺射氣體轉換為含有氧的濺射氣體，使用同一矽靶而形成氧化矽膜。由於可以不暴露於大氣地連續形成氮化矽膜和氧化矽膜，所以可以防止氮化矽膜表面上吸附氫、水、羥基或氫化物等雜質。
可以使用如下方法來形成第一電極105，亦即：在基板101之上利用濺射法、CVD法或真空蒸鍍法來形成導電膜，並在該導電膜之上藉由微影步驟而形成抗蝕劑掩模，並使用該抗蝕劑掩模而對導電膜進行蝕刻來形成第一電極105。或者，不利用微影步驟而利用印刷法、噴墨法來形成第一電極105以減少步驟的數目。另外，當第一電極105的端部為錐形時，可以提高後面形成的閘極絕緣膜的覆蓋率，所以是較佳的。藉由使第一電極105的端部與絕緣膜103的夾角為30度至60度(最好為40度至50度)，可以提高後面形成的閘極絕緣膜的覆蓋率。
在本實施例模式中，利用濺射法來形成50 nm厚的鈦膜、100 nm厚的鋁膜及50 nm厚的鈦膜作為用作為第一電極105的導電膜。接著，使用藉由微影步驟所形成的抗蝕劑掩模來進行蝕刻以形成島狀的第一電極105。
接著，如圖8B所示，在第一電極105之上形成氧化物半導體膜107及第二電極109。氧化物半導體膜107用作為薄膜電晶體的通道形成區，第二電極109用作為薄膜電晶體的源極電極或汲極電極的另一者。
這裏，對氧化物半導體膜107及第二電極109的製造方法進行說明。
在基板101及第一電極105之上利用濺射法而形成氧化物半導體膜。然後，在氧化物半導體膜之上形成導電膜。
為了儘量不使氧化物半導體膜107中含有氫，最好作為預處理在濺射裝置的預熱室中對形成有第一電極105的基板101進行預熱，來使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。另外，設置在預熱室中的排氣單元最好使用低溫泵。此外，還可以省略該預熱處理。另外，既可以對形成後面形成的閘極絕緣膜111之前的基板101進行該預熱處理，又可以對形成後面形成的第三電極113及第三電極115之前的基板101進行該預熱處理。
另外，在利用濺射法來形成氧化物半導體膜之前，藉由進行引入氬氣而產生電漿的反向濺射來去除附著在第一電極105的表面的塵屑和氧化膜，可以降低第一電極105與氧化物半導體膜間的介面處的電阻，所以是最好的。反向濺射是指不對靶材側施加電壓而使用高頻電源在氬氛圍中對基板側施加電壓以在基板附近形成電漿來進行修改表面的方法。另外，也可以使用氮、氦等代替氬氛圍。
在本實施例模式中，藉由使用In-Ga-Zn-O類金屬氧化物靶材的濺射法來形成氧化物半導體膜。另外，氧化物半導體膜還可以在稀有氣體(典型上為氬)氛圍下、氧氛圍下或稀有氣體(典型上為氬)及氧氛圍下利用濺射法來予以形成。另外，當使用濺射法時，可以使用包含2 wt%至10 wt%的SiO2 的靶材來形成。
另外，作為形成氧化物半導體膜時使用的濺射氣體，最好使用對氫、水、羥基或氫化物等雜質進行了去除，所包含的氫、水、羥基或氫化物等雜質的濃度為1 ppm以下(最好是濃度為10 ppb以下)的高純度氣體。
作為利用濺射法以形成氧化物半導體膜的靶材，可以使用以氧化鋅為主要成分的金屬氧化物的靶材。另外，金屬氧化物的靶材的其他的例子，可以使用含有In、Ga及Zn的金屬氧化物靶材(作為組成比，In2 O3 :Ga2 O3 :ZnO=1:1:1[摩爾比]，In:Ga:Zn=1:1:0.5[摩爾比])。或者，作為含有In、Ga及Zn的金屬氧化物靶材，可以使用具有如下組成比的靶材:In:Ga:Zn=1:1:1[摩爾比]或In:Ga:Zn=1:1:2[摩爾比]。金屬氧化物靶材的填充率為90%至100%，最好為95%至99.9%。如上所述，使用填充率(filling rate)高的金屬氧化物靶材所形成的氧化物半導體膜係緻密的。
至於氧化物半導體膜，將基板保存在減壓狀態下的處理室內，一邊去除殘留在處理室內的水分，一邊引入去除了氫、水、羥基或氫化物等的濺射氣體，並以金屬氧化物作為靶材在基板101之上形成氧化物半導體膜。最好使用吸附式真空泵來去除殘留在處理室內的氫、水、羥基或氫化物等。例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用設置有冷阱的渦輪泵。在使用低溫泵來進行排氣的處理室中，例如氫、水、羥基或氫化物等(更佳為含有碳原子的化合物也)被排出，所以可以降低氧化物半導體膜中所含有的雜質濃度。此外，還可以一邊對基板進行加熱而一邊形成氧化物半導體膜。
在本實施例模式中，作為氧化物半導體膜的膜形成條件的一個例子，可以使用以下條件：基板溫度為室溫；基板與靶材之間的距離為110 mm；壓力為0.4 Pa；直流(DC)電源為0.5 kW；氧及氬(氧(流量為15 sccm)：氬(流量為30 sccm))氛圍下。另外，藉由使用脈衝直流(DC)電源，可以減少膜形成時所產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是最好的。氧化物半導體膜最好為30 nm至3000 nm。此外，根據使用的氧化物半導體膜的材料的不同，適宜的厚度也不同，根據材料而選擇適宜的厚度即可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以適當地使用絕緣膜103所示的濺射法及濺射裝置。
成為第二電極109的導電膜可以適當地使用第一電極105的材料及方法。這裏，作為成為第二電極109的導電膜，依次層疊50 nm厚的鈦膜、100 nm厚的鋁膜及50 nm厚的鈦膜。
接著，藉由微影步驟而在導電膜之上形成抗蝕劑掩模，利用該抗蝕劑掩模而對成為第二電極109的導電膜及成為氧化物半導體膜107的氧化物半導體膜進行蝕刻，以形成島狀的第二電極109及氧化物半導體膜107。另外，還可以使用噴墨法來形成抗蝕劑掩模以代替藉由微影步驟來形成抗蝕劑掩模，以減少步驟的數目。藉由該蝕刻，藉由使第二電極109及氧化物半導體膜107的端部與第一電極105的夾角成為30度至60度(最好為40度至50度)，可以提高後面形成的閘極絕緣膜的覆蓋率。
另外，這裏的導電膜及氧化物半導體膜的蝕刻，既可以使用乾式蝕刻也可以使用濕式蝕刻，還可以兩種蝕刻都使用。根據材料而適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等)，以便形成所想要之形狀的氧化物半導體膜107及第二電極109。
另外，當成為第二電極109的導電膜及氧化物半導體膜的蝕刻速率與第一電極105的蝕刻速率不同時，選擇第一電極105的蝕刻速率低而成為第二電極109的導電膜及氧化物半導體膜的蝕刻速率高的條件。或者，選擇氧化物半導體膜的蝕刻速率低而成為第二電極109的導電膜的蝕刻速率高的條件，並在對成為第二電極109的導電膜進行蝕刻之後，選擇第一電極105的蝕刻速率低而氧化物半導體膜的蝕刻速率高的條件。
作為對氧化物半導體膜進行濕式蝕刻的蝕刻液，可使用磷酸、醋酸及硝酸的混合溶液、過氧化氫氨水(31 wt%過氧化氫水：28 wt%氨水：水=5:2:2)等。此外，也可以使用ITO-07N(由關東化學株式會社所製造)。
另外，濕式蝕刻之後的蝕刻劑與被蝕刻材料一起藉由清洗而被去除。也可以提純包括該被去除之材料的蝕刻液的廢液，以重新使用所含的材料。藉由從該蝕刻後的廢液回收包含在氧化物半導體膜中的銦等的材料並將它再使用，可以高效率地使用資源並實現低成本化。
另外，作為用於氧化物半導體膜的乾式蝕刻的蝕刻氣體，最好採用含有氯的氣體(氯類氣體，例如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、四氯化碳(CCl4 )等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 )等)、溴化氫(HBr)、氧(O2 )或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾式蝕刻法，可以使用平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法等。適當地調節蝕刻條件(施加到線圈形電極的電力之量、施加到基板側的電極的電力之量、基板側的電極溫度等)，以便蝕刻為所想要的加工形狀。
在本實施例模式中，使用過氧化氫氨水(銨、水、過氧化氫水的混合液)為蝕刻劑而對成為第二電極109的導電膜進行蝕刻之後，使用磷酸、醋酸及硝酸的混合溶液而對氧化物半導體膜進行蝕刻以形成島狀的氧化物半導體膜107。
接著，在本實施例模式中，進行第一加熱處理。將第一加熱處理溫度設定為高於或等於400℃且低於或等於750℃，最好設定為400℃以上且低於基板的應變點。這裏，藉由將基板放入到加熱處理裝置其中之一的電爐中，並在氮、稀有氣體等的惰性氣體氛圍下以450℃對氧化物半導體膜進行1個小時的加熱處理，然後藉由不使其接觸大氣以防止氫、水、羥基或氫化物等再次混入到氧化物半導體膜中，可以獲得氫濃度得以降低之經高純度化的i型化或實質上被i型化的氧化物半導體膜。也就是說，藉由該第一加熱處理，至少可以進行氧化物半導體膜107的脫水化及脫氫化的其中一者。
另外，在第一加熱處理中，最好不使氮或氦、氖、氬等稀有氣體中含有氫、水、羥基或氫化物等。另外，最好將引入於加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(亦即，將雜質濃度設定為1 ppm以下，最好設定為0.1 ppm以下)。
另外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時氧化物半導體膜進行晶化而形成微晶膜或多晶膜。例如，有時形成晶化率為90%以上或80%以上的微晶氧化物半導體膜。此外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時形成不含有結晶成分的非晶氧化物半導體膜。或者，有時形成非晶氧化物半導體膜中混有微晶部(具有粒徑為1 nm至20 nm(典型上為2 nm至4 nm))的氧化物半導體膜。
另外，也可以對形成島狀氧化物半導體膜之前的氧化物半導體膜進行第一加熱處理。此時，在第一加熱處理之後，從加熱裝置取出基板並對其進行蝕刻處理。
另外，可以在形成氧化物半導體膜之後；在氧化物半導體膜上層疊成為第二電極的導電膜之後；在第一電極、氧化物半導體膜及第二電極之上形成閘極絕緣膜之後；或者形成閘極電極之後進行用於對氧化物半導體膜進行脫水化及脫氫化的加熱處理。
接著，如圖8C所示，在第一電極105、氧化物半導體膜107、第二電極109之上形成閘極絕緣膜111。
i型化或實質上經i型化的氧化物半導體膜(氫濃度降低之經高純度化的氧化物半導體膜)由於去除了雜質，其對介面狀態、介面電荷極為敏感，所以該氧化物半導體膜與閘極絕緣膜111之間的介面十分重要。因此，接觸於經高純度化的氧化物半導體膜的閘極絕緣膜111被要求高品質化。
例如，藉由使用微波(2.45 GHz)的高密度電漿CVD，可以形成緻密且絕緣耐壓高之高品質的絕緣膜，所以是最好的。這是由於藉由氫濃度降低之經高純度化的氧化物半導體膜與高品質的閘極絕緣膜密接可以降低介面狀態而形成良好的介面特性的緣故。
當然，只要作為閘極絕緣膜能夠形成優質的絕緣膜，也可以使用濺射法或電漿CVD法等其他的膜形成方法。另外，還可以使用藉由閘極絕緣膜形成後的加熱處理閘極絕緣膜的膜質及與氧化物半導膜之間的介面特性而得到改善的絕緣膜。總之，只要作為閘極絕緣膜膜質良好並能夠降低與氧化物半導體膜之間的介面態密度，從而形成良好的介面的絕緣膜即可。
並且，在85℃、2×106 V/cm、12小時的閘極偏壓-熱應力試驗(BT試驗)中，當氧化物半導體膜中添加有雜質時，雜質與氧化物半導體膜的主要成分的鍵由於強電場(B：偏壓)與高溫(T：溫度)而被切斷，所產生的懸空鍵誘發臨界值電壓(Vth)的漂移。
針對於此，藉由儘量地去除氧化物半導體膜的雜質，尤其是氫或水等，以如上所述那樣地使氧化物半導體膜與閘極絕緣膜之間形成良好的介面特性，可以獲得在BT試驗中也穩定的薄膜電晶體。
藉由利用濺射法來形成閘極絕緣膜111，可以降低閘極絕緣膜111中的氫濃度。當利用濺射法來形成氧化矽膜時，使用矽或石英作為靶材，使用氧或氧及氬的混合氣體作為濺射氣體來進行膜形成。
閘極絕緣膜111還可以採用在第一電極105、氧化物半導體膜107及第二電極109側上層疊氧化矽膜及氮化矽膜的結構。例如，作為第一閘極絕緣膜形成厚度為5 nm至300 nm的氧化矽膜(SiOx (x>0))，並在第一閘極絕緣膜之上作為第二閘極絕緣膜而利用濺射法來層疊厚度為50 nm至200 nm的氮化矽膜(SiNy (y>0))，以形成厚度為100 nm的閘極絕緣膜。在本實施例模式中，在壓力為0.4 Pa、高頻電源為1.5 kW、氧及氬(氧(流量為25sccm)：氬(流量為25sccm)=1：1)氛圍下，利用RF濺射法來形成厚度為100 nm的氧化矽膜。
接著，可以在惰性氣體氛圍下或氧氣體氛圍下進行第二加熱處理(最好是200℃至400℃，例如，250℃至350℃)。另外，該第二加熱處理也可以在形成後面形成的第三電極113及第三電極115、絕緣膜117或佈線125、131的至少其中一個之後進行。藉由該加熱處理，可以將包含於氧化物半導體膜中的氫或水分擴散到閘極絕緣膜中。
然後，在閘極絕緣膜111之上形成用作為閘極電極的第三電極113及第三電極115。
作為第三電極113及第三電極115，可以藉由在閘極絕緣膜111之上，利用濺射法、CVD法或真空蒸鍍法來形成成為第三電極113及第三電極115的導電膜，然後在該導電膜之上，藉由微影步驟而形成抗蝕劑掩模，並使用該抗蝕劑掩模而對導電膜進行蝕刻來形成。
在本實施例模式中，在利用濺射法形成厚度為150 nm的鈦膜之後，使用藉由微影步驟所形成的抗蝕劑掩模來進行蝕刻以形成第三電極113及第三電極115。
藉由上述製程可以形成具有氫濃度降低之經高純度化的氧化物半導體膜107的薄膜電晶體133。
接著，如圖8D所示，在閘極絕緣膜111、第三電極113及第三電極115之上形成絕緣膜117，然後形成接觸孔、接觸孔119、接觸孔121及接觸孔123。
絕緣膜117可以使用如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等的氧化物絕緣膜；或如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等的氮化物絕緣膜來予以形成。此外，還可以使用氧化物絕緣膜及氮化物絕緣膜的疊層。
利用濺射法、CVD法等來形成絕緣膜117。另外，當利用濺射法來形成絕緣膜117時，可以將基板101加熱到100℃至400℃的溫度，並引入含有去除了氫、水、羥基或氫化物等的含有高純度的氮的濺射氣體使用矽靶材以形成絕緣膜。此時最好一邊去除殘留在處理室內的氫、水、羥基或氫化物等而一邊形成絕緣膜。
另外，還可以在形成絕緣膜117之後，進一步在大氣中以100℃至200℃進行1小時至30小時的加熱處理。藉由該加熱處理，可以獲得常關閉型(normally-off)薄膜電晶體。從而可以提高半導體裝置的可靠性。
藉由微影步驟來形成抗蝕劑掩模，並藉由選擇性地蝕刻以去除閘極絕緣膜111及絕緣膜117的一部分，而形成到達第一電極105、第二電極109、第三電極113及第三電極115的接觸孔119、接觸孔121及接觸孔123。
接著，在閘極絕緣膜111、接觸孔119、接觸孔121及接觸孔123之上形成導電膜，然後使用藉由微影步驟所形成的抗蝕劑掩模來進行蝕刻以形成佈線125及佈線131。另外，還可以利用噴墨法來形成抗蝕劑掩模。當利用噴墨法來形成抗蝕劑掩模時，由於不使用光罩，所以可以降低製造成本。
佈線125及佈線131可以與第一電極105同樣地形成。
另外，還可以在第三電極113及第三電極115與佈線125及佈線131之間設置用來平坦化的平坦化絕緣膜。作為平坦化絕緣膜的典型例子，可以使用如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料之外，還可以舉出低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料所形成的絕緣膜來形成平坦化絕緣膜。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如，烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對平坦化絕緣膜的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(例如，噴墨法、絲網印刷、膠版印刷等)等方法；刮片、輥塗機、幕塗機、刮刀塗佈機等工具(設備)。
藉由上述製程，可以降低氧化物半導體膜中的氫濃度而使其高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，由此可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例模式，可以製造不易引起擊穿現象(亦即，耐壓高)的二極體。
藉由使用根據本實施例模式的說明而製造的二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。另外，藉由使用上述二極體，可以獲得具有比現有的整流器更高耐壓的整流器。
另外，為了去除可能存在於氧化物半導體膜或者與該氧化物半導體膜接觸地設置的絕緣膜之間的介面中的氫、水分、羥基或氫化物(也稱為氫化合物)等雜質，使接觸於氧化物半導體膜設置的絕緣膜包含鹵素(例如，氟或氯)，或者也可以在使氧化物半導體膜露出的狀態下在含有鹵素的氣體氛圍中利用電漿處理以使氧化物半導體膜包含鹵素。當使絕緣膜中包含鹵素時，將該絕緣膜中的鹵素濃度設定為約5×1018 atoms/cm3 至1×1020 atoms/cm3 即可。
另外，如上所述，當使氧化物半導體膜中或氧化物半導體膜和與其接觸的絕緣膜的介面上包含鹵素並且接觸於氧化物半導體膜而設置的絕緣膜為氧化物絕緣膜時，最好使用氮類絕緣膜來覆蓋氧化物絕緣膜之不與氧化物半導體膜接觸的一側。也就是說，可以在與氧化物半導體膜相接觸的氧化物絕緣膜上以與該氧化物絕緣膜相接觸的方式而設置氮化矽膜等。藉由採用該種結構，可以防止氫、水分、羥基或氫化物等的雜質進入氧化物絕緣膜。
另外，圖3A和3B至圖7A和7B所示的二極體也可以同樣地形成。
本實施例模式可以與其他的實施例模式所記載的結構適當地組合而實施。
[實施例模式5]
在本實施例模式中，使用圖8A至8E及圖9A和9B而對能夠用於本發明的一個實施例的功率二極體及整流器的二極體的製造方法的具有與實施例模式4不同方式的氧化物半導體膜的二極體連接的場效應電晶體(例如，薄膜電晶體)及其製造方法進行說明。
與實施例模式4同樣地，如圖8A所示，在基板101之上形成絕緣膜103及第一電極105。接著，如圖8B所示，在第一電極105之上形成氧化物半導體膜107及第二電極109。
接著，進行第一加熱處理。本實施例模式中的第一加熱處理與上述實施例模式中的第一加熱處理不同，藉由該加熱處理，可以如圖9A所示那樣形成表面上形成有晶粒的氧化物半導體膜151。在本實施例模式中，使用至少利用電阻加熱器等的加熱器所產生的熱傳導和熱輻射的其中一者而對待處理物進行加熱的裝置來進行第一加熱處理。這裏，最好加熱溫度為500℃至700℃，更佳為650℃至700℃。另外，雖然本發明的實質部分對加熱處理溫度的上限沒有要求，但是加熱處理溫度的上限需要在基板101的耐熱溫度範圍內。另外，加熱處理時間最好為1分鐘至10分鐘。藉由利用RTA處理，可以以短時間來進行加熱處理，從而可以減小對基板101的熱度影響。也就是說，與長時間進行加熱處理的情況相比，可以升高加熱處理溫度的上限。此外，還能夠在氧化物半導體膜的表面附近選擇性地形成預定結構的晶粒。
作為可以用於本實施例模式的加熱裝置，可以舉出GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱待處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與待處理物起反應的惰性氣體，諸如氬等的稀有氣體或氮。
例如，作為第一加熱處理，可以利用GRTA，亦即：將基板移到加熱到650℃至700℃高溫的氮或稀有氣體等惰性氣體氛圍中，在進行幾分鐘的加熱之後，再將基板從加熱到高溫的惰性氣體中取出。藉由利用GRTA可以在短時間內進行高溫加熱處理。
另外，在第一加熱處理中，最好氮或氦、氖、氬等稀有氣體中不包含氫、水、羥基或氫化物等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更較的是設定為7N(99.99999%)以上(亦即，將雜質濃度設定為1 ppm以下，最好設定為0.1 ppm以下)。
另外，雖然只要是在形成氧化物半導體膜107之後就可以在任何時序進行上述加熱處理，但是為了促進脫水化或脫氫化，最好在氧化物半導體膜107的表面上設置其他的構成要素之前進行上述加熱處理。此外，上述加熱處理不限於一次，還可以進行多次。
這裏，圖9B示出圖9A的虛線153的放大圖。
氧化物半導體膜151包括以非晶為主要結構的非晶區155和形成在氧化物半導體膜151表面的晶粒157。另外，晶粒157係形成在與表面的距離(深度)為20 nm以下的區域(在表面附近)中。但是，當氧化物半導體膜151的厚度變大時不侷限於該深度。例如，當氧化物半導體膜151的厚度為200 nm以上時，“表面的附近(在表面附近)”是指與表面的距離(深度)為氧化物半導體膜的厚度的10%以下的區域。
這裏，非晶區155的主要結構為非晶氧化物半導體膜。另外，“主要”是指，例如，占50%以上的狀態，這裏是指非晶氧化物半導體膜在vol%(或wt%)上占50%以上的狀態。也就是說，除了非晶氧化物半導體膜之外有時還含有氧化物半導體膜的結晶等，最好氧化物半導體膜的結晶的含有率在vol%(或wt%)上小於50%但並不侷限於此。
當作為氧化物半導體膜的材料使用In-Ga-Zn-O類氧化物半導體膜時，最好上述非晶區155的組成中Zn的含量(atomic%)小於In或Ga的含量(atomic%)。藉由採用該種組成，易於形成預定的組成的晶粒157。
在這之後，與實施例模式4同樣地形成閘極絕緣膜和用作為閘極電極的第三電極來製造薄膜電晶體。
氧化物半導體膜151的表面接觸閘極絕緣膜而成為通道。藉由使成為通道的區域包括晶粒，可以降低源極電極、通道及汲極電極間的電阻並提高載子遷移率。由此，具有該氧化物半導體膜151的薄膜電晶體的場效應遷移率得以提高，從而可以實現良好的電特性。
另外，由於晶粒157比非晶區155穩定，藉由使其存在於氧化物半導體膜151的表面附近，可以降低非晶區155吸取雜質(例如，氫、水、羥基或氫化物等)的可能性。由此，可以提高氧化物半導體膜151的可靠性。
藉由以上的製程，可以降低氧化物半導體膜中的氫濃度，而使其高純度化。因而，可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，因而可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例模式可以製造不易引起擊穿現象(亦即，耐壓高)的二極體。
藉由使用根據本實施例模式的說明而製造的二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。另外，藉由使用上述二極體可以獲得具有比現有的整流器更高耐壓的整流器。
本實施例模式可以與其他的實施例模式所記載的結構適當地組合而實施。
[實施例模式6]
在本實施例模式中，使用圖8A至8E對能夠用於本發明的一個實施例的功率二極體及整流器且與實施例模式4及實施例模式5不同的圖2A和2B所示的二極體連接的場效應薄膜電晶體(例如，薄膜電晶體)的製造過程進行說明。
與實施例模式4同樣，如圖8A所示地在基板101之上形成第一電極105。
接著，如圖8B所示地，在第一電極105之上形成氧化物半導體膜107及第二電極109。
另外，在利用濺射法來形成氧化物半導體膜之前，藉由進行引入氬氣而產生電漿的反向濺射來去除附著在第一電極105的表面的塵屑和氧化膜，可以降低第一電極105及氧化物半導體膜的介面的電阻，所以是最好的。另外，也可以使用氮、氦等代替氬氛圍。
利用濺射法在基板101及第一電極105之上形成氧化物半導體膜。接著，在氧化物半導體膜之上形成導電膜。
在本實施例模式中，利用使用In-Ga-Zn-O類金屬氧化物靶材的濺射法來形成氧化物半導體膜。在本實施例模式中，將基板保存在減壓狀態下的處理室內，並將基板加熱至室溫或低於400℃。並且，邊去除殘留在處理室內的氫、水、羥基或氫化物等邊引入去除了氫、水、羥基或氫化物等的濺射氣體，並使用金屬氧化物為靶材而在基板101及第一電極105之上形成氧化物半導體膜。最好使用吸附式真空泵來去除殘留在處理室內的氫、水、羥基或氫化物等。例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用設置有冷阱的渦輪泵。在使用低溫泵進行排氣的處理室中，例如氫、水、羥基或氫化物(更最好含有碳原子的化合物也)等被排出，所以可以降低在該處理室中形成的氧化物半導體膜所含有的雜質濃度。另外，藉由一邊利用低溫泵去除殘留在處理室內的氫、水、羥基或氫化物等且一邊進行濺射，即使在基板溫度為室溫至低於400℃的情況下，也可以形成減少了氫原子、水等雜質的氧化物半導體膜。
在本實施例模式中，可以使用如下條件進行膜形成：基板與靶材之間的距離為100 mm；壓力為0.6 Pa；直流(DC)電源為0.5 kW；氧(氧流量比率為100%)氛圍下。另外，藉由使用脈衝直流(DC)電源，可以減少膜形成時所產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是最好的。氧化物半導體膜最好為30 nm至3000 nm以下。此外，根據使用的氧化物半導體材料的不同，適宜的厚度也不同，根據材料而選擇適宜的厚度即可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以使用絕緣膜103所示的濺射法。
接著，使用與第一電極105相同的材料及方法來形成成為第二電極109的導電膜。
接著，與實施例模式4同樣地，對成為第二電極109的導電膜及成為氧化物半導體膜107的氧化物半導體膜進行蝕刻，以形成島狀的第二電極109及氧化物半導體膜107。根據材料而適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等)，以便形成所想要的形狀的氧化物半導體膜107及第二電極109。
接著，如圖8C所示與實施例模式4同樣地，在第一電極105、氧化物半導體膜107及第二電極109之上形成閘極絕緣膜111。最好閘極絕緣膜111與氧化物半導體膜107的介面特性良好，藉由利用使用微波(2.45 GHz)的高密度電漿CVD法來形成閘極絕緣膜111，可以形成緻密的絕緣耐壓高且高品質的絕緣膜，所以是最好的。另外，只要作為閘極絕緣膜能夠形成優質的絕緣膜，也可以使用濺射法或電漿CVD法等其他的膜形成方法。
另外，在形成閘極絕緣膜111之前進行反向濺射，最好至少去除附著在氧化物半導體膜107表面上的抗蝕劑殘渣等。
另外，還可以在形成閘極絕緣膜111之前，藉由使用N2 O、N2 或Ar等的氣體的電漿處理來去除附著在暴露出的氧化物半導體膜的表面上的氫、水、羥基或氫化物等。另外，還可以進行使用氧和氬的混合氣體的電漿處理。當進行電漿處理時，最好不接觸大氣地形成接觸於氧化物半導體膜的一部分的閘極絕緣膜111。
另外，為了儘量不使閘極絕緣膜111包含氫、水、羥基或羥化物等，作為預處理，最好在濺射裝置的預熱室內而對形成有第一電極105至第二電極109的基板101進行預熱，以使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。或者，最好在形成閘極絕緣膜111之後，使用濺射裝置的預熱室而對基板101進行預加熱以使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。另外，預熱溫度為100℃至400℃，最好為150℃至300℃。另外，設置在預熱室中的排氣單元，最好使用低溫泵。此外，還可以省略該預熱處理。
閘極絕緣膜111還可以採用在第一電極105、氧化物半導體膜107及第二電極109側上層疊氧化矽膜及氮化矽膜的結構。例如，作為第一閘極絕緣膜，利用濺射法來形成厚度為5 nm至300 nm的氧化矽膜(SiOx (x>0))，並在第一閘極絕緣膜之上作為第二閘極絕緣膜層疊厚度為50 nm至200 nm的氮化矽膜(SiNy (y>0))以形成閘極絕緣膜。
接著，如圖8C所示，與實施例模式4同樣地在閘極絕緣膜111之上形成用作為閘極電極的第三電極113及第三電極115。
藉由上述製程，可以形成包括氫濃度被降低之氧化物半導體膜107的薄膜電晶體133。
如上所述，當形成氧化物半導體膜時，藉由去除殘留在反應氛圍中的氫、水、羥基或氫化物等，可以降低該氧化物半導體膜中的氫濃度。由此，可以實現氧化物半導體膜的穩定化。
接著，如圖8D所示，與實施例模式4同樣地在閘極絕緣膜111、第三電極113及第三電極115之上形成絕緣膜117之後，形成接觸孔119、接觸孔121及接觸孔123。
接著，如圖8E所示，與實施例模式4同樣地形成佈線125及佈線131。
在形成絕緣膜117之後，進一步與實施例模式4同樣地，在大氣中，以100℃至200℃的溫度進行1小時至30小時的加熱處理。藉由該加熱處理，可以獲得常關閉型薄膜電晶體。從而可以提高半導體裝置的可靠性。
另外，也可以在第三電極113及第三電極115及佈線125及佈線131之間設置用以平坦化的平坦化絕緣膜。
如上所述，當形成氧化物半導體膜時，藉由去除殘留在反應氛圍中的氫、水、羥基或氫化物等可以降低該氧化物半導體膜中的氫濃度而使其高純度化。由此，可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，因而可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於更高清晰度、操作速度快並在導通時能流過大量電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例模式可以製造不易引起擊穿現象(亦即，耐壓高)的二極體。
本實施例模式可以與其他的實施例模式所記載的結構適當地組合而實施。
藉由使用根據本實施例模式的說明而製造的二極體，可以獲得與現有的二極體相比而能夠流過更大量電流的功率二極體。另外，藉由使用上述二極體可以獲得比現有的整流器更高耐壓的整流器。
[實施例模式7]
可以將上述實施例模式所說明的整流器用於例如能夠進行無線通訊的半導體裝置的整流電路。這裏，能夠進行無線通訊的半導體裝置是指如RF晶片、RF標籤等。
圖10示出半導體裝置200的結構的一個例子。半導體裝置200包括天線電路202、解調變電路203、時鐘產生電路204、電源電路205、控制電路206、儲存電路207、編碼電路208及調變電路209。
天線電路202將由讀取/寫入器210所提供的載波轉換為交流電信號。天線電路202係設置有實施例模式1中說明的圖1A-1、1A-2、1B-1、1B-2、1C-1及1C-2所示的功率二極體或整流器。
解調變電路203對藉由天線電路202所轉換的交流電信號進行解調變，並將進行解調變的信號發送到控制電路206。另外，在沒有特殊必要的情況下，也可以不設置解調變電路203。
時鐘產生電路204提供控制電路206、儲存電路207及編碼電路208操作時所需要的時鐘信號。作為電路結構的例子，既可以由振盪電路所構成，也可以由分頻電路所構成。
電源電路205利用藉由天線電路202所轉換的交流電信號來產生電源電壓，並將操作時所需要的電源電壓提供給各電路。
控制電路206根據由解調變電路203進行解調變的信號進行指令分析且對儲存電路207進行控制，並將發送到外部的資料輸出到調變電路209等。
儲存電路207只要能夠儲存半導體裝置200所具有的資訊即可。儲存電路207包括具有記憶元件的電路及根據控制電路206而進行資料的寫入和資料的讀取的控制電路。儲存電路207至少儲存有半導體裝置200的個體標識資訊(1D)。個體標識資訊(1D)是用來與其他的回應裝置(利用者所有的其他的回應裝置及該利用者以外的人所有的回應裝置)而進行區分的。另外，作為儲存電路207，當儲存內容是半導體裝置200的固有資訊(個體標識資訊(ID)等)時，可以使用即使沒有電源的供給也能夠進行儲存的非易失性記憶體，當半導體裝置200所執行的處理中僅需進行暫時儲存時，也可以使用易失性記憶體。
編碼電路208將從儲存電路207的資料中抽出之自半導體裝置200發送到讀寫器210的資料的全部或一部分轉換為經編碼的信號。注意，當沒有需要時，也可以不設置編碼電路208。
調變電路209根據由編碼電路208所編碼之信號而對天線電路202施加負載調變。
讀寫器210與半導體裝置200進行無線通訊。也稱讀寫器210為讀寫器。使用圖10來對讀寫器210的一個例子進行說明。讀寫器210包括接收部211、發送部212、控制部213、介面部214及天線電路(天線電路215A及天線電路215B)。天線電路(天線電路215A及天線電路215B)包括天線(天線217A及天線217B)及諧振電容器(諧振電容器218A及諧振電容器218B)。天線(天線217A及天線217B)及諧振電容器(諧振電容器218A及諧振電容器218B)構成LC並聯諧振電路。
控制部213藉由介面部214，根據來自上層裝置216的資料處理指令及資料處理結果而對接收部211及發送部212進行控制。發送部212對發送到半導體裝置200的資料處理指令進行調變，並將來自天線電路215A的結果作為電磁波而輸出。接收部211對由天線電路215B所接收到的信號進行解調變，並將該信號輸出到控制部213作為資料處理結果。天線電路215B在接收無線信號時，接收因半導體裝置200輸出的信號而在天線電路215B中感應產生的電動勢作為電信號；而在發送信號時，向天線電路215A供應感應電流並從天線電路215A向半導體裝置200發送信號。
接著，使用圖11A至11F對上述說明之能夠進行無線通訊的半導體裝置的應用例進行說明。
圖11A至11F的半導體裝置200藉由利用能夠發送和接收電磁波的功能而能夠用於各種物品及系統。作為物品，例如可以舉出：鑰匙(參照圖11A)、紙幣、硬幣、證券、不記名債券、證書(駕駛執照或居住卡等，參照圖11B)、書、容器(培養皿等，參照圖11C)、個人物品(包或眼鏡等，參照圖11D)、包裝用容器類(包裝紙或瓶等，參照圖11E及11F)、記錄媒體(盤或錄影帶等)、車輛(自行車等)、食品、衣物、日用品、電子設備(液晶顯示設備、EL顯示設備、電視設備、或可攜式終端等)等。可以藉由將半導體裝置200貼到上述各種形狀的物品的表面上或嵌入上述各種形狀的物品中來進行固定。另外，這裏，作為系統可以舉出物品管理系統、認證功能系統或流通系統等。
本實施例模式可以與其他的實施例模式自由地組合。
101．．．基板
103．．．絕緣膜
105．．．第一電極
106．．．第一電極
107．．．氧化物半導體膜
109．．．第二電極
111．．．閘極絕緣膜
113．．．第三電極
115．．．第三電極
117．．．絕緣膜
119．．．接觸孔
121．．．接觸孔
123．．．接觸孔
125．．．佈線
129．．．佈線
131．．．佈線
132．．．佈線
133．．．薄膜電晶體
141．．．薄膜電晶體
143．．．薄膜電晶體
145．．．薄膜電晶體
151．．．氧化物半導體膜
153．．．虛線部
155．．．非晶區
157．．．晶粒
200．．．半導體裝置
202．．．天線電路
203．．．解調變電路
204．．．時鐘產生電路
205．．．電源電路
206．．．控制電路
207．．．儲存電路
208．．．編碼電路
209．．．調變電路
210．．．讀寫器
211．．．接收部
212．．．發送部
213．．．控制部
214．．．介面部
215A．．．天線電路
215B．．．天線電路
216．．．上層裝置
217A．．．天線
217B．．．天線
218A．．．諧振電容器
218B．．．諧振電容器
在附圖中：
圖1A-1、1A-2、1B-1、1B-2、1C-1及1C-2是說明本發明的一個實施例的功率二極體及整流器的圖形；
圖2A和2B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖3A和3B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖4A和4B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖5A和5B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖6A和6B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖7A和7B是說明本發明的一個實施例的二極體的俯視圖及剖面圖；
圖8A至8E是說明本發明的一個實施例的二極體的製造方法的剖面圖；
圖9A和9B是說明本發明的一個實施例的二極體的製造方法的剖面圖；
圖10是說明本發明的一個實施例的半導體裝置的一個例子的圖形；
圖11A至11F是說明本發明的一個實施例的半導體裝置的應用例的圖形。
101．．．基板
103．．．絕緣膜
105．．．第一電極
107．．．氧化物半導體膜
109．．．第二電極
111．．．閘極絕緣膜
113．．．第三電極
115．．．第三電極
117．．．絕緣膜
125．．．佈線
133．．．薄膜電晶體

Claims (21)

  1. 一種包括多個非線性元件的功率二極體，該多個非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到該第一電極或該第二電極，其中，該氧化物半導體膜在自該氧化物半導體膜的該側面延伸至為該氧化物半導體膜之該厚度的10%以下之深度的區域中包含晶粒，並且其中，該多個非線性元件係串聯連接在正向方向上。
  2. 一種包括多個非線性元件的功率二極體，該多個非線性元件各自包括：設置在基板之上的多個第一電極；設置在該多個第一電極上並與該多個第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極； 覆蓋該多個第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到任何該多個第一電極或該第二電極，其中，該氧化物半導體膜在自該氧化物半導體膜的該側面延伸至為該氧化物半導體膜之該厚度的10%以下之深度的區域中包含晶粒，並且其中，該多個非線性元件係串聯連接在正向方向上。
  3. 如申請專利範圍第2項的功率二極體，其中，該多個第一電極用作為源極電極和汲極電極的其中一者，其中，該第二電極用作為該源極電極和該汲極電極的另一者，並且其中，該第三電極用作為閘極電極。
  4. 一種包括多個非線性元件的功率二極體，該多個非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及 具有環形形狀的第三電極，該第三電極被設置而接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面，且該第三電極環繞該第二電極並連接到該第一電極或該第二電極，其中，該氧化物半導體膜在自該氧化物半導體膜的該側面延伸至為該氧化物半導體膜之該厚度的10%以下之深度的區域中包含晶粒，並且其中，該多個非線性元件係串聯連接在正向方向上。
  5. 如申請專利範圍第1、2、及4項中的任一項的功率二極體，其中，該氧化物半導體膜之利用二次離子質譜分析法所檢測出的氫濃度為5×1019 atoms/cm3 以下。
  6. 如申請專利範圍第1或4項的功率二極體，其中，該第一電極用作為源極電極和汲極電極的其中一者，其中，該第二電極用作為該源極電極和該汲極電極的另一者，並且其中，該第三電極用作為閘極電極。
  7. 如申請專利範圍第1、2、及4項中的任一項的功率二極體，其中，該氧化物半導體膜的載子濃度為5×1014 atoms/cm3 以下。
  8. 如申請專利範圍第1、2、及4項中的任一項的功率二極體，其中，至少該閘極絕緣膜之與該氧化物半導體膜相接觸的部分為氧化物絕緣膜。
  9. 一種包括如申請專利範圍第1、2、及4項中的任一 項的功率二極體的半導體裝置。
  10. 一種包括第一非線性元件和第二非線性元件的整流器，該第一非線性元件和該第二非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到該第一電極或該第二電極，其中，該第一非線性元件的陽極係連接到低電位側的基準電位，其中，該第一非線性元件的陰極係連接到輸入部和該第二非線性元件的陽極，並且其中，該第二非線性元件的陰極係連接到輸出部。
  11. 一種包括第一非線性元件和第二非線性元件的整流器，該第一非線性元件和該第二非線性元件分別包括：設置在基板之上的多個第一電極；設置在該多個第一電極上並與該多個第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相 接觸的第二電極；覆蓋該多個第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到該多個第一電極或該第二電極的任何一者，其中，該第一非線性元件的陽極係連接到低電位側的基準電位，其中，該第一非線性元件的陰極係連接到輸入部和該第二非線性元件的陽極，並且其中，該第二非線性元件的陰極係連接到輸出部。
  12. 一種包括第一非線性元件和第二非線性元件的整流器，該第一非線性元件和該第二非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及具有環形形狀的第三電極，該第三電極被設置而接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面，且該第三電極環繞該第二電極並連接到該第一電極或該第二電極， 其中，該第一非線性元件的陽極係連接到低電位側的基準電位，其中，該第一非線性元件的陰極係連接到輸入部和該第二非線性元件的陽極，並且其中，該第二非線性元件的陰極係連接到輸出部。
  13. 一種包括第一非線性元件至第四非線性元件的整流器，該第一非線性元件至該第四非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到該第一電極或該第二電極，其中，該第一非線性元件的陽極係連接到低電位側的基準電位，並且該第一非線性元件的陰極係連接到輸入部，其中，該第二非線性元件的陽極係連接到該輸入部，並且該第二非線性元件的陰極係連接到高電位側的基準電位，其中，該第三非線性元件的陽極係連接到該低電位側 的基準電位，並且該第三非線性元件的陰極係連接到輸出部，並且其中，該第四非線性元件的陽極係連接到該輸出部，並且該第四非線性元件的陰極係連接到該高電位側的基準電位。
  14. 一種包括第一非線性元件至第四非線性元件的整流器，該第一非線性元件至該第四非線性元件各自包括：設置在基板之上的多個第一電極；設置在該多個第一電極上並與該多個第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該多個第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面而設置的第三電極，且該第三電極係連接到該多個第一電極或該第二電極的任何一者，其中，該第一非線性元件的陽極係連接到低電位側的基準電位，並且該第一非線性元件的陰極係連接到輸入部，其中，該第二非線性元件的陽極係連接到該輸入部，並且該第二非線性元件的陰極係連接到高電位側的基準電位，其中，該第三非線性元件的陽極係連接到該低電位側 的基準電位，並且該第三非線性元件的陰極係連接到輸出部，並且其中，該第四非線性元件的陽極係連接到該輸出部，並且該第四非線性元件的陰極係連接到該高電位側的基準電位。
  15. 如申請專利範圍第11或14項的整流器，其中，該多個第一電極用作為源極電極和汲極電極的其中一者，其中，該第二電極用作為該源極電極和該汲極電極的另一者，並且其中，該第三電極用作為閘極電極。
  16. 一種包括第一非線性元件至第四非線性元件的整流器，該第一非線性元件至該第四非線性元件各自包括：設置在基板之上的第一電極；設置在該第一電極上並與該第一電極相接觸的氧化物半導體膜；設置在該氧化物半導體膜上並與該氧化物半導體膜相接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；以及具有環形形狀的第三電極，該第三電極被設置而接觸於該閘極絕緣膜並鄰接於該氧化物半導體膜的側面，且該第三電極環繞該第二電極並連接到該第一電極或該第二電極， 其中，該第一非線性元件的陽極係連接到低電位側的基準電位，並且該第一非線性元件的陰極係連接到輸入部，其中，該第二非線性元件的陽極係連接到該輸入部，並且該第二非線性元件的陰極係連接到高電位側的基準電位，其中，該第三非線性元件的陽極係連接到該低電位側的基準電位，並且該第三非線性元件的陰極係連接到輸出部，並且其中，該第四非線性元件的陽極係連接到該輸出部，並且該第四非線性元件的陰極係連接到該高電位側的基準電位。
  17. 如申請專利範圍第10、11、12、13、14、及16項中的任一項的整流器，其中，該氧化物半導體膜之利用二次離子質譜分析法所檢測出的氫濃度為5×1019 atoms/cm3 以下。
  18. 如申請專利範圍第10、12、13、及16項中的任一項的整流器，其中，該第一電極用作為源極電極和汲極電極的其中一者，其中，該第二電極用作為該源極電極和該汲極電極的另一者，並且其中，該第三電極用作為閘極電極。
  19. 如申請專利範圍第10、11、12、13、14、及16項 中的任一項的整流器，其中，該氧化物半導體膜的載子濃度為5×1014 atoms/cm3 以下。
  20. 如申請專利範圍第10、11、12、13、14、及16項中的任一項的整流器，其中，至少該閘極絕緣膜之與該氧化物半導體膜相接觸的部分為氧化物絕緣膜。
  21. 一種包括如申請專利範圍第10、11、12、13、14、及16項中的任一項的整流器的半導體裝置。
TW099135444A 2009-10-30 2010-10-18 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置 TWI500167B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009251203 2009-10-30

Publications (2)

Publication Number Publication Date
TW201135943A TW201135943A (en) 2011-10-16
TWI500167B true TWI500167B (zh) 2015-09-11

Family

ID=43921836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135444A TWI500167B (zh) 2009-10-30 2010-10-18 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置

Country Status (5)

Country Link
US (2) US8643004B2 (zh)
JP (2) JP5662761B2 (zh)
KR (1) KR101740684B1 (zh)
TW (1) TWI500167B (zh)
WO (1) WO2011052410A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
KR20120099657A (ko) 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
JP5484372B2 (ja) * 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
WO2007029844A1 (en) * 2005-09-06 2007-03-15 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
JP2007184552A (ja) * 2005-12-07 2007-07-19 Kovio Inc プロセス変動に耐性を有するダイオード、同ダイオードを有するスタンダードセル、同ダイオードを含むタグ及びセンサ、並びに同ダイオードを製造する方法

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2052853A (en) 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09321231A (ja) * 1996-03-29 1997-12-12 Toshiba Microelectron Corp 半導体回路、ｍｏｓ集積回路およびｉｃカード
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4312451B2 (ja) * 2002-12-24 2009-08-12 Ｎｅｃエレクトロニクス株式会社 静電気保護素子及び半導体装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20130181210A1 (en) 2007-10-30 2013-07-18 Moxtronics, Inc. High-performance heterostructure fet devices and methods
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
WO2010044341A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
KR20120099657A (ko) * 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
WO2007029844A1 (en) * 2005-09-06 2007-03-15 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
JP2007184552A (ja) * 2005-12-07 2007-07-19 Kovio Inc プロセス変動に耐性を有するダイオード、同ダイオードを有するスタンダードセル、同ダイオードを含むタグ及びセンサ、並びに同ダイオードを製造する方法

Also Published As

Publication number Publication date
JP5662761B2 (ja) 2015-02-04
JP2015065466A (ja) 2015-04-09
US20110101336A1 (en) 2011-05-05
US8643004B2 (en) 2014-02-04
TW201135943A (en) 2011-10-16
US20140131706A1 (en) 2014-05-15
WO2011052410A1 (en) 2011-05-05
KR20120084317A (ko) 2012-07-27
JP6039634B2 (ja) 2016-12-07
KR101740684B1 (ko) 2017-05-26
JP2011119668A (ja) 2011-06-16
US8941107B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
TWI500167B (zh) 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置
JP6966611B2 (ja) 半導体装置
US8916866B2 (en) Semiconductor device
TWI525637B (zh) 半導體裝置
JP5560358B2 (ja) 記憶装置
TWI496288B (zh) 非線性元件，顯示裝置及電子裝置
US8792260B2 (en) Rectifier circuit and semiconductor device using the same
US9224757B2 (en) DC-DC converter and manufacturing method thereof
TWI503751B (zh) 解調變電路及包括解調變電路之ｒｆｉｄ標籤

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees