JP2011119668A - パワーダイオード、整流器およびこれらを有する半導体装置 - Google Patents

パワーダイオード、整流器およびこれらを有する半導体装置 Download PDF

Info

Publication number
JP2011119668A
JP2011119668A JP2010238539A JP2010238539A JP2011119668A JP 2011119668 A JP2011119668 A JP 2011119668A JP 2010238539 A JP2010238539 A JP 2010238539A JP 2010238539 A JP2010238539 A JP 2010238539A JP 2011119668 A JP2011119668 A JP 2011119668A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
semiconductor film
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010238539A
Other languages
English (en)
Other versions
JP5662761B2 (ja
JP2011119668A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010238539A priority Critical patent/JP5662761B2/ja
Publication of JP2011119668A publication Critical patent/JP2011119668A/ja
Publication of JP2011119668A5 publication Critical patent/JP2011119668A5/ja
Application granted granted Critical
Publication of JP5662761B2 publication Critical patent/JP5662761B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】逆方向飽和電流の低い非線形素子（例えば、ダイオード）によりパワーダイオードまたは整流器を提供する。
【解決手段】基板１０１上に設けられた第１の電極１０５と、前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜１０７と、前記酸化物半導体膜上に接して設けられた第２の電極１０９と、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜１１１と、前記ゲート絶縁膜に接して設けられ、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向する複数の第３の電極１１３と、を有し、前記複数の第３の電極は、前記第１の電極または前記第２の電極と接続されている非線形素子によりパワーダイオードまたは整流器を構成する。
【選択図】図２

Description

本発明は、酸化物半導体を用いた非線形素子を有するパワーダイオードおよび整流器に関する。更にはこれらを有する半導体装置に関する。
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が低いことなどが要求されている。このような要求を満たすために、炭化シリコン（ＳｉＣ）を用いたダイオードが検討されている。すなわち、半導体材料としての炭化シリコンは、禁制帯幅が３ｅＶ以上であり高温での電気伝導度の制御性に優れ、シリコンより絶縁破壊しにくいため、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば、逆方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが知られている（特許文献１参照）。
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するときのプロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を形成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起された結晶欠陥の回復には１５００℃以上の熱処理が必要となる。
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁膜を作製することができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定であるため、通常のウエットエッチングが困難であるという問題を抱えている。
特開２０００−１３３８１９号公報
このように、炭化シリコンを用いるダイオードは、高耐圧、低逆方向飽和電流を実現することが期待されているが、実際にこれを製造するには、非常に多くの問題が内在しており、実現は困難を極めている。
そこで本発明の一態様は、逆方向飽和電流の低いダイオードにより構成されるパワーダイオードまたは整流器を提供することを目的とする。また、逆方向飽和電流の低いダイオードを低いプロセス温度（例えば、８００℃以下）で製造し、該ダイオードにより構成されるパワーダイオードまたは整流器を提供することを目的とする。
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小さい電界効果型トランジスタ、例えば薄膜トランジスタによって構成される、微細化が可能なダイオードを用いて構成されるパワーダイオードおよび整流器を提供する。該ダイオードは、基板上に設けられた第１の電極と、第１の電極上に接して設けられ、高純度化された酸化物半導体膜と、酸化物半導体膜上に接して設けられた第２の電極と、第１の電極、酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜と、ゲート絶縁膜に接して設けられ、第１の電極、酸化物半導体膜、及び前記第２の電極を介して対向し、または前記第２の電極を囲う第３の電極と、を有し、第３の電極は、前記第１の電極または前記第２の電極と接続され、前記第１の電極と第２の電極の間に電流が流れることを特徴とする。
従来よりも大電流を流すことができるパワーダイオードを得ることができる。
従来よりも耐圧の高い整流器を得ることができる。
本発明の一態様であるパワーダイオードおよび整流器を説明する図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードを説明する上面図及び断面図。 本発明の一態様であるダイオードの作製方法を説明する断面図。 本発明の一態様であるダイオードの作製方法を説明する断面図。 本発明の一態様である半導体装置の一例を説明する図。 本発明の一態様である半導体装置の適用例を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
（実施の形態１）
本実施の形態では、本発明の一態様であるパワーダイオードおよび整流器の構造の一例について、図１を用いて説明する。
図１（Ａ−１）は、本発明の一態様であるパワーダイオードの一構成例を示す。図１（Ａ−１）に示すパワーダイオードは、複数のダイオードが順方向に直列に接続されたものである。
図１（Ｂ−１）は、本発明の一態様である整流器の一構成例を示す。図１（Ｂ−１）に示す整流器は、２つのダイオードにより構成された半波整流器である。第１のダイオードのアノードは低電位側の基準電位（好ましくは接地電位）に接続され、第１のダイオードのカソードは入力部と第２のダイオードのアノードに接続され、第２のダイオードのカソードは出力部に接続されている。
図１（Ｃ−１）は、本発明の一態様である整流器の一構成例を示す。図１（Ｃ−１）に示す整流器は、４つのダイオードにより構成された全波整流器である。第１のダイオードのアノードは低電位側の基準電位（好ましくは接地電位）に接続され、第１のダイオードのカソードは「入力部」に接続されている。第２のダイオードのアノードは「入力部」に接続され、第２のダイオードのカソードは高電位側の基準電位（好ましくは電源電位）に接続されている。第３のダイオードのアノードは低電位側の基準電位（好ましくは接地電位）に接続され、第３のダイオードのカソードは「出力部」に接続されている。第４のダイオードのアノードは「出力部」に接続され、第４のダイオードのカソードは高電位側の基準電位（好ましくは電源電位）に接続されている。
ここで、用いるダイオードは電界効果型トランジスタ、例えば薄膜トランジスタのソースまたはドレインをゲートにダイオード接続させることで得ることができる。このようなダイオードの一例を図２に示す。図１（Ａ−１）は、トランジスタを用いて図１（Ａ−２）に示すように構成することができる。図１（Ｂ−１）は、トランジスタを用いて図１（Ｂ−２）に示すように構成することができる。図１（Ｃ−１）は、トランジスタを用いて図１（Ｃ−２）に示すように構成することができる。
図２に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０７を介して第１の電極１０５に接続されている。第１の電極１０５は配線１３１に接続されている。
図２（Ａ）はダイオード接続された薄膜トランジスタ１３３の上面図であり、図２（Ｂ）は図２（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図２（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上には層間絶縁膜として機能する絶縁膜１１７が設けられている。ゲート絶縁膜１１１及び絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図２（Ａ）参照）、第２の電極１０９および第３の電極１１３及び第３の電極１１５と接続する配線１２５が形成される。第１の電極１０５は、薄膜トランジスタのソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタのソース電極またはドレイン電極の他方として機能する。第３の電極１１３及び第３の電極１１５は、薄膜トランジスタのゲート電極として機能する。
本実施の形態の薄膜トランジスタは、縦型薄膜トランジスタであり、ゲート電極として機能する第３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を介して対向していることを特徴とする。
なお、薄膜トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２の領域と表記する場合がある。
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、一般に、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
絶縁膜１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁膜、または窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一つ以上との積層構造とすることができる。
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いることができる。また、第１の電極１０５は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
なお、酸化物半導体膜１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、ＧａとＮｉ、またはＧａとＦｅなどが挙げられる。また、上記の酸化物半導体膜において、Ｍとして含まれる金属元素の他に、不純物元素としてその他の遷移金属元素、または該遷移金属の酸化物が含まれていてもよい。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない。）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶこととする。
酸化物半導体膜１０７は、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜の他に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いてもよい。また、上記酸化物半導体膜にＳｉを含んでもよい。
本実施の形態で用いる酸化物半導体膜１０７は、酸化物半導体膜に含まれる水素が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、酸化物半導体膜に含まれる水素が除去されている。即ち、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化されている。また、酸化物半導体膜１０７のキャリア濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１２ａｔｏｍｓ／ｃｍ３以下である。即ち、酸化物半導体膜のキャリア濃度は、ゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。また、キャリア密度は、ホール効果測定により測定することができる。
酸化物半導体膜１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半導体膜１０７の厚さを薄くすることで、薄膜トランジスタのチャネル長を小さくすることが可能であり、オン電流及び電界効果移動度の高い薄膜トランジスタを作製することができる。一方、酸化物半導体膜１０７の厚さを厚くすることで、代表的には１００ｎｍ以上３０００ｎｍ以下とすることで、大電力用の半導体装置を作製することができる。
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。ゲート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１１１の厚さを薄くすることで、電界効果移動度の高い薄膜トランジスタを作製することができ、駆動回路を同一基板に作製することができる。一方、ゲート絶縁膜１１１の厚さを厚くすることで、ゲートリーク電流を低減することができる。
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉＯｘ（ｘ＞０））、Ｎが添加されたＨｆＳｉＯｘ（ｘ＞０）、ハフニウムアルミネート（ＨｆＡｌＯｘ（ｘ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることができる。
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電極１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
本実施の形態に係る酸化物半導体膜は、ｎ型不純物である水素を酸化物半導体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
上記したように、不純物を極力除去することにより、例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下ときわめて低く、サブスレッショルドスイング値（Ｓ値）は０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）となる。
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。
ところで、チャネルが基板と概略平行に形成される横型薄膜トランジスタにおいては、チャネルのほかにソース及びドレインを横方向に設ける必要があり、基板における薄膜トランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型薄膜トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低減することができる。この結果、薄膜トランジスタの微細化が可能である。
また、縦型薄膜トランジスタのチャネル長は、酸化物半導体膜の厚さで制御できるため、酸化物半導体膜１０７の厚さを薄くすることでチャネル長の小さい薄膜トランジスタとすることが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレインの直列抵抗を低減できるため、薄膜トランジスタのオン電流および電界効果移動度を上昇させることができる。また、水素濃度が低減され高純度化された酸化物半導体膜を有する薄膜トランジスタは、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁状態となる。このため、酸化物半導体膜の厚さを薄くし、縦型薄膜トランジスタのチャネル長を小さくしても、非導通状態のオフ電流がほとんど無い薄膜トランジスタとすることができる。
このように、水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図２に示すものに限定されない。図２に示すダイオードでは、酸化物半導体膜１０７中を第２の電極１０９から第１の電極１０５に電流が流れるが、図３に示すように、酸化物半導体膜１０７中を第１の電極１０５から第２の電極１０９に電流が流れる構成としてもよい。
図３に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第１の電極１０５と接続されている。第１の電極１０５は酸化物半導体膜１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１３１に接続されている。
なお、図３に示すダイオードでは、配線１２５が他の電極との重なりを避けて設けられているため、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
上記のダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。
または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
（実施の形態２）
本実施の形態では、本発明の一態様であるパワーダイオードおよび整流器に適用可能なダイオードの一例であって、実施の形態１とは異なる構造のものについて、図４を用いて説明する。本実施の形態にて説明するダイオードは、電界効果型トラジスタ、例えば薄膜トランジスタのソースまたはドレインにゲートが接続されたものである。
図４に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第１の電極１０５および第１の電極１０６は酸化物半導体膜１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１２９に接続されている。
図４（Ａ）はダイオード接続された薄膜トランジスタ１４１、１４３の上面図であり、図４（Ｂ）は図４（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図４（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、第１の電極１０６、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５及び第３の電極１１３と接続する配線１３１、第１の電極１０６及び第３の電極１１５と接続する配線１３２（図４（Ａ）参照）、第２の電極１０９と接続する配線１２９が形成される。
第１の電極１０５は、薄膜トランジスタ１４１のソース電極またはドレイン電極の一方として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４１、１４３のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４１のゲート電極として機能する。第３の電極１１５は、薄膜トランジスタ１４３のゲート電極として機能する。
本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されていることを特徴とする（図４（Ａ）および（Ｂ）を参照）。
更には、図４（Ａ）および（Ｂ）では、薄膜トランジスタ１４１と、薄膜トランジスタ１４３とが、第２の電極１０９及び配線１２９で並列に接続していることを特徴とする。この場合、第１の電極１０５は、薄膜トランジスタ１４１のソース電極及びドレイン電極の一方（例えばソース）として機能する。第２の電極１０９は、薄膜トランジスタ１４１のソース電極及びドレイン電極の他方（例えばドレイン）として機能する。第３の電極１１３は、薄膜トランジスタ１４１のゲート電極として機能する。また、第２の電極１０９は、薄膜トランジスタ１４３のソース電極及びドレイン電極の一方（例えばドレイン）として機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極及びドレイン電極の他方（例えばソース）として機能する。第３の電極１１５は、薄膜トランジスタ１４３のゲート電極として機能する。また、第１の電極１０５及び第１の電極１０６を接続する導電層が設けられてもよい。
または、薄膜トランジスタ１４１と薄膜トランジスタ１４３が第２の電極１０９で直列に接続されていてもよい。この場合、配線１２９を設けなくともよい。このとき、配線１３２から信号が出力される構成とすればよい。
本実施の形態の薄膜トランジスタ１４１、１４３は、実施の形態１と同様に、水素濃度が低減され高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図４に示すものに限定されない。図４に示すダイオードでは、酸化物半導体膜１０７中を第１の電極１０５及び第１の電極１０６から第２の電極１０９に電流が流れるが、図５に示すように、酸化物半導体膜１０７中を第２の電極１０９から第１の電極１０５及び第１の電極１０６に電流が流れる構成としてもよい。
図５に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体膜１０７を介して第１の電極１０５及び第１の電極１０６に接続されている。第１の電極１０５は配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
なお、図５に示すダイオードでは、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳して設けられているが、これに限定されず、図３と同様に、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しないように設けてもよく、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しない場合には、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
上記のダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。
または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
（実施の形態３）
本実施の形態では、本発明の一態様であるパワーダイオードおよび整流器に適用可能なダイオードの一例であって、実施の形態１及び実施の形態２とは異なる構造のものについて、図６を用いて説明する。本実施の形態にて説明するダイオードは、電界効果型トランジスタ、例えば薄膜トランジスタのソースまたはドレインにゲートが接続されたものである。
図６に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接続されている。第１の電極１０５は酸化物半導体膜１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１２９に接続されている。
図６（Ａ）はダイオード接続された薄膜トランジスタ１４５の上面図であり、図６（Ｂ）は図６（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図６（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５及び第３の電極１１３と接続する配線１３１（図６（Ａ）参照）、第２の電極１０９及び第３の電極１１３と接続する配線１２９が形成される。
第１の電極１０５は、薄膜トランジスタ１４５のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４５のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４５のゲート電極として機能する。
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴とする。ゲート電極として機能する第３の電極１１３を環状とすることで、薄膜トランジスタのチャネル幅を大きくすることができる。このため、薄膜トランジスタのオン電流を高めることができる。
本実施の形態の薄膜トランジスタ１４５は、実施の形態１と同様に、水素濃度が低減され高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
なお、本実施の形態のダイオードは、図６に示すものに限定されない。図６に示すダイオードでは、酸化物半導体膜１０７中を第１の電極１０５から第２の電極１０９に電流が流れるが、図７に示すように、酸化物半導体膜１０７中を第２の電極１０９から第１の電極１０５に電流が流れる構成としてもよい。
図７に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と接続されている。第２の電極１０９は酸化物半導体膜１０７を介して第１の電極１０５と接続されている。第１の電極１０５は配線１３１と接続されている。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
上記のダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。
または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
（実施の形態４）
本実施の形態では、本発明の一態様であるパワーダイオードおよび整流器に適用可能な、図２に示すダイオード接続された電界効果型トランジスタ、例えば薄膜トランジスタの作製工程について、図８を用いて説明する。
図８（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。第１の電極１０５は、薄膜トランジスタのソース電極またはドレイン電極の一方として機能する。
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これは、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物の濃度を低減できる。
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下まで除去された、高純度ガスであることが好ましい。なお、スパッタガスとは、スパッタリングを行う処理室内に導入するガスをいう。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いることもできる。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形成する際は、基板１０１は加熱されていてもよい。
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとするとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて行う。
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
絶縁膜１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
第１の電極１０５は、基板１０１上に導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下（好ましくは４０°以上５０°以下）とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができる。
本実施の形態では、第１の電極１０５となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、島状の第１の電極１０５を形成する。
次に、図８（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。酸化物半導体膜１０７は薄膜トランジスタのチャネル形成領域として機能し、第２の電極１０９は薄膜トランジスタのソース電極またはドレイン電極の他方として機能する。
ここで、酸化物半導体膜１０７及び第２の電極１０９の作製方法について、説明する。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。
酸化物半導体膜１０７に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁膜１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３及び第３の電極１１５形成前の基板１０１に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が濃度１ｐｐｍ以下（好ましくは濃度１０ｐｐｂ以下）まで除去された、高純度ガスであることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットにおいて充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。このように、充填率の高い金属酸化物ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜は、減圧状態の処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板１０１上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）が排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。
本実施の形態では、酸化物半導体膜の成膜条件の一例として、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶縁膜１０３に示したスパッタリング法及びスパッタリング装置を適宜用いることができる。
第２の電極１０９となる導電膜は、第１の電極１０５の材料及び手法を適宜用いることができる。ここでは、第２の電極１０９となる導電膜として、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。
次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジストマスクを用いて第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜１０７を形成する。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極１０５のなす角の角度を３０°以上６０°以下（好ましくは４０°以上５０°以下）とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
なお、ここでの導電膜及び酸化物半導体膜のエッチングは、ドライエッチングでもウエットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
なお、第２の電極１０９となる導電膜及び酸化物半導体膜と、第１の電極１０５とのエッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極１０９となる導電膜及び酸化物半導体膜のエッチングレートの高い条件を選択する。または、酸化物半導体膜のエッチングレートが低く、第２の電極１０９となる導電膜のエッチングレートの高い条件を選択して、第２の電極１０９となる導電膜をエッチングした後、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。
酸化物半導体膜をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
また、酸化物半導体膜のドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
本実施の形態では、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体膜をエッチングして、島状の酸化物半導体膜１０７を形成する。
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさせずに、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐことで、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体膜を得ることができる。即ち、この第１の加熱処理によって酸化物半導体膜１０７の脱水化及び脱水素化の少なくとも一方を行うことができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、酸化物半導体膜が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体膜の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
また、酸化物半導体膜の第１の加熱処理は、島状の酸化物半導体膜を形成する前の酸化物半導体膜に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、酸化物半導体膜に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体膜を形成した後、酸化物半導体膜上に第２の電極となる導電膜を積層した後、第１の電極、酸化物半導体膜及び第２の電極上にゲート絶縁膜を形成した後、またはゲート電極を形成した後のいずれで行ってもよい。
次に、図８（Ｃ）に示すように、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンまたは石英を用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁膜１１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理により、酸化物半導体膜中に含まれる水素若しくは水分をゲート絶縁膜に拡散させることができる。
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
第３の電極１１３及び第３の電極１１５は、ゲート絶縁膜１１１上に第３の電極１１３及び第３の電極１１５となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。
本実施の形態では、厚さ１５０ｎｍのチタン膜をスパッタリング法により形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減され高純度化された酸化物半導体膜１０７を有する薄膜トランジスタ１３３を形成することができる。
次に、図８（Ｄ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコンターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ましい。
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁膜１１１及び絶縁膜１１７の一部を除去して形成することができる。
次に、ゲート絶縁膜１１１、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、配線１２５及び配線１３１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
配線１２５及び配線１３１は、第１の電極１０５と同様に形成することができる。
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
上記の工程を経て酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。その結果、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態にて説明したように作製したダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
なお、酸化物半導体膜または、該酸化物半導体膜に接して設けられる絶縁膜との界面に存在しうる、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を排除するため、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませてもよい。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とすればよい。
なお、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜との界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素系絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリコン膜などを設ければよい。このような構造とすることで、水素、水分、水酸基または水素化物などの不純物が酸化物絶縁膜に侵入することを防止することができる。
なお、図３乃至図７に示すダイオードも同様に形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態の形態では、本発明の一態様であるパワーダイオードおよび整流器に適用可能なダイオードの作製方法であって、実施の形態４とは異なる形態の酸化物半導体膜を有するダイオード接続された電界効果型トランジスタ、例えば薄膜トランジスタとその作製方法について、図８及び図９を用いて説明する。
実施の形態４と同様に、図８（Ａ）に示すように、基板１０１上に絶縁膜１０３及び第１の電極１０５を形成する。次に、図８（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態における第１の加熱処理とは異なるものであり、当該加熱処理によって、図９（Ａ）に示すように、表面に結晶粒が形成される酸化物半導体膜１５１を形成することができる。本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方によって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適である。なお、加熱処理温度の上限に関し、発明の本質的な部分からの要求はないが、加熱処理温度の上限は基板１０１の耐熱温度の範囲内とする必要がある。また、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用することで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の上限を引き上げることが可能である。また、酸化物半導体膜の表面近傍に、所定の構造の結晶粒を選択的に形成することが可能である。
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した窒素または希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、上記の加熱処理は、酸化物半導体膜１０７を形成した後であればいずれのタイミングで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体膜１０７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一回に限らず、複数回行っても良い。
ここで、図９（Ａ）の破線部１５３の拡大図を図９（Ｂ）に示す。
酸化物半導体膜１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体膜１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面からの距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、酸化物半導体膜１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体膜１５１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面からの距離（深さ）が酸化物半導体膜の厚さの１０％以下である領域をいう。
ここで、非晶質領域１５５は、非晶質酸化物半導体膜を主たる構成としている。なお、「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定される必要はない。
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いる場合には、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有量（原子％）未満となるようにするのが好適である。このような組成とすることにより、所定の組成の結晶粒１５７を形成することが容易になるためである。
この後、実施の形態４と同様に、ゲート絶縁膜と、ゲート電極として機能する第３の電極を形成して薄膜トランジスタを作製する。
酸化物半導体膜１５１の表面はゲート絶縁膜と接するため、チャネルとなる。チャネルとなる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減すると共に、キャリア移動度が上昇する。このため、当該酸化物半導体膜１５１を有する薄膜トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導体膜１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体膜１５１の信頼性を向上させることができる。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態にて説明したように作製したダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、本発明の一態様であるパワーダイオードおよび整流器に適用可能な図２に示すダイオード接続された電界効果型トランジスタ、例えば薄膜トランジスタの作製工程であって、実施の形態４及び実施の形態５とは異なるものについて、図８を用いて説明する。
実施の形態４と同様に、図８（Ａ）に示すように、基板１０１上に第１の電極１０５を形成する。
次に、図８（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや酸化膜を除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を低減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。
本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリング法により形成する。本実施の形態では、減圧状態の処理室内に基板を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１０１及び第１の電極１０５上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、当該処理室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しながらスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの不純物を低減した酸化物半導体膜を形成することができる。
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶縁膜１０３に示したスパッタリング法を適宜用いることができる。
次に、第２の電極１０９となる導電膜を、第１の電極１０５の材料及び手法を用いて形成する。
次に、実施の形態４と同様に、第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び酸化物半導体膜１０７を形成する。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
次に、図８（Ｃ）に示すように、実施の形態４と同様に、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、酸化物半導体膜１０７との界面特性が良好なものとすることが好ましく、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法でゲート絶縁膜１１１を形成することで、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。また、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の形成方法を適用することができる。
なお、ゲート絶縁膜１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体膜１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
また、ゲート絶縁膜１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体膜の表面に付着した水素、水、水酸基または水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体膜の一部に接するゲート絶縁膜１１１を形成することが好ましい。
また、ゲート絶縁膜１１１に、水素、水、水酸基または水素化物などがなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または、ゲート絶縁膜１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜とを積層した構造とすることもできる。例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、ゲート絶縁膜とする。
次に、図８（Ｃ）に示すように、実施の形態４と同様に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減された酸化物半導体膜１０７を有する薄膜トランジスタ１３３を形成することができる。
上記のように酸化物半導体膜を形成する際に、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体膜中の水素濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
次に、図８（Ｄ）に示すように、実施の形態４と同様に、ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
次に、図８（Ｅ）に示すように、実施の形態４と同様に、配線１２５及び配線１３１を形成する。
絶縁膜１１７の形成後、さらに、実施の形態４と同様に、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
なお、第３の電極１１３及び第３の電極１１５及び配線１２５及び配線１３１の間に平坦化のための平坦化絶縁膜を設けてもよい。
上記のように酸化物半導体膜を形成するに際し、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
このような薄膜トランジスタのソースまたはドレインをゲートと接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施の形態にて説明したように作製したダイオードを用いることで、従来よりも大電流を流すことができるパワーダイオードを得ることができる。または、上記のダイオードを用いることで、従来よりも耐圧の高い整流器を得ることができる。
（実施の形態７）
上記実施の形態で説明した整流器は、例えば無線通信可能な半導体装置の整流回路として適用することができる。ここで、無線通信可能な半導体装置は、例えばＲＦチップ、ＲＦタグなどと呼ばれるものである。
半導体装置２００の構成の一例を図１０に示す。半導体装置２００はアンテナ回路２０２と、復調回路２０３と、クロック発生回路２０４と、電源回路２０５と、制御回路２０６と、記憶回路２０７と、符号化回路２０８と、変調回路２０９と、を有する。
アンテナ回路２０２は、リーダ／ライタ２１０から供給された搬送波を、交流の電気信号に変換する。アンテナ回路２０２には、実施の形態１で説明し、図１に示したパワーダイオードまたは整流器が設けられている。
復調回路２０３は、アンテナ回路２０２が変換した交流の電気信号を復調し、復調した信号を制御回路２０６に送信する。なお、復調回路２０３は特に必要のない場合には設けなくともよい。
クロック発生回路２０４は、制御回路２０６と、記憶回路２０７と、符号化回路２０８の動作に必要なクロック信号を供給する。回路構成の例としては、発振回路で構成してもよいし、分周回路で構成してもよい。
電源回路２０５は、アンテナ回路２０２にて変換された交流の電気信号を用いて電源電圧を生成し、動作に必要な電源電圧を各回路に供給する。
制御回路２０６は、復調回路２０３にて復調された信号に基づき、命令の解析、記憶回路２０７の制御を行い、外部に送信するデータについて変調回路２０９への出力等を行う。
記憶回路２０７は、半導体装置２００が有すべき情報を記憶できるものであればよい。記憶回路２０７は、記憶素子を含む回路と、制御回路２０６に従ってデータの書き込みやデータの読み出しを行う制御回路と、を有する。記憶回路２０７には、少なくとも、半導体装置２００自体の個体識別情報（ＩＤ）が記憶されている。個体識別情報（ＩＤ）は、他の応答装置（利用者が所有している他の応答装置及び当該利用者以外の者が所有する応答装置）と区別するために用いられる。また、記憶回路２０７としては、記憶内容が半導体装置２００に固有の情報（個体識別情報（ＩＤ）等）であれば電源が供給されずとも記憶の保持が可能な不揮発性メモリを用い、半導体装置２００が行う処理に際して一時的な記憶を保持するのみであれば、揮発性メモリを用いればよい。
符号化回路２０８は、記憶回路２０７のデータから抽出された、半導体装置２００からリーダ／ライタ２１０に送信するデータの全部又は一部を符号化された信号に変換する。なお、符号化回路２０８は特に必要のない場合には設けなくともよい。
変調回路２０９は、符号化回路２０８により符号化された信号に基づき、アンテナ回路２０２に負荷変調を加える。
リーダ／ライタ２１０は、半導体装置２００と無線通信を行う。リーダ／ライタ２１０は、リーダ／ライタともいう。リーダ／ライタ２１０の一例について、図１０を用いて説明する。リーダ／ライタ２１０は、受信部２１１、送信部２１２、制御部２１３、インターフェイス部２１４、アンテナ回路（アンテナ回路２１５Ａ及びアンテナ回路２１５Ｂ）を有する。アンテナ回路（アンテナ回路２１５Ａ及びアンテナ回路２１５Ｂ）はアンテナ（アンテナ２１７Ａ及びアンテナ２１７Ｂ）及び共振容量（共振容量２１８Ａ及び共振容量２１８Ｂ）を有する。アンテナ（アンテナ２１７Ａ及びアンテナ２１７Ｂ）及び共振容量（共振容量２１８Ａ及び共振容量２１８Ｂ）はＬＣ並列共振回路を構成する。
制御部２１３は、インターフェイス部２１４を介して上位装置２１６からのデータ処理命令及びデータ処理結果に基づいて、受信部２１１及び送信部２１２を制御する。送信部２１２は半導体装置２００に送信するデータ処理命令を変調し、アンテナ回路２１５Ａから電磁波として出力する。受信部２１１は、アンテナ回路２１５Ｂにて受信された信号を復調し、データ処理結果として制御部２１３に出力する。アンテナ回路２１５Ｂは、無線信号の受信時に、半導体装置２００により出力された信号によってアンテナ回路２１５Ｂに誘導される起電力を電気的信号として受信する。また、送信時には、アンテナ回路２１５Ａに誘導電流を供給し、アンテナ回路２１５Ａより半導体装置２００に信号を送信する。
次に、上記説明した無線通信可能な半導体装置の適用例について図１１を用いて説明する。
図１１の半導体装置２００は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品としては、例えば、鍵（図１１（Ａ）を参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票など、図１１（Ｂ）を参照）、書籍類、容器類（シャーレなど、図１１（Ｃ）を参照）、装身具（鞄や眼鏡など、図１１（Ｄ）を参照）、包装用容器類（包装紙やボトルなど、図１１（Ｅ）および（Ｆ）を参照）、記録媒体（ディスクやビデオテープなど）、乗物類（自転車など）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末など）などが挙げられる。半導体装置２００は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、ここでシステムとしては、物品管理システム、認証機能システム、流通システムなどが挙げられる。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
１０１ 基板
１０３ 絶縁膜
１０５ 第１の電極
１０６ 第１の電極
１０７ 酸化物半導体膜
１０９ 第２の電極
１１１ ゲート絶縁膜
１１３ 第３の電極
１１５ 第３の電極
１１７ 絶縁膜
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ 薄膜トランジスタ
１４１ 薄膜トランジスタ
１４３ 薄膜トランジスタ
１４５ 薄膜トランジスタ
１５１ 酸化物半導体膜
１５３ 破線部
１５５ 非晶質領域
１５７ 結晶粒
２００ 半導体装置
２０２ アンテナ回路
２０３ 復調回路
２０４ クロック発生回路
２０５ 電源回路
２０６ 制御回路
２０７ 記憶回路
２０８ 符号化回路
２０９ 変調回路
２１０ リーダ／ライタ
２１１ 受信部
２１２ 送信部
２１３ 制御部
２１４ インターフェイス部
２１５Ａ アンテナ回路
２１５Ｂ アンテナ回路
２１６ 上位装置
２１７Ａ アンテナ
２１７Ｂ アンテナ
２１８Ａ 共振容量
２１８Ｂ 共振容量

Claims (17)

  1. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記第１の電極または前記第２の電極と接続された複数の第３の電極と、を有する非線形素子を複数有し、
    前記非線形素子が順方向に直列に接続されていることを特徴とするパワーダイオード。
  2. 基板上に設けられた複数の第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記複数の第１の電極のいずれかまたは前記第２の電極と接続された複数の第３の電極と、を有する非線形素子を複数有し、
    前記非線形素子が順方向に直列に接続されていることを特徴とするパワーダイオード。
  3. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第２の電極を囲い、前記第１の電極または前記第２の電極と接続された環状の第３の電極と、を有する非線形素子を複数有し、
    前記非線形素子が順方向に直列に接続されていることを特徴とするパワーダイオード。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の電極は、ソース電極およびドレイン電極の一方として機能し、
    前記第２の電極は、ソース電極およびドレイン電極の他方として機能し、
    前記第３の電極は、ゲート電極として機能することを特徴とするパワーダイオード。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物半導体膜は、キャリア濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とするパワーダイオード。
  6. 請求項１乃至請求項５のいずれか一において、
    前記ゲート絶縁膜は、少なくとも前記酸化物半導体膜に接する部分が酸化物絶縁膜であることを特徴とするパワーダイオード。
  7. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記第１の電極または前記第２の電極と接続された複数の第３の電極と、を有する第１の非線形素子と第２の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、
    前記第１の非線形素子のカソードは入力部と第２の非線形素子のアノードに接続され、
    前記第２の非線形素子のカソードは出力部に接続されていることを特徴とする整流器。
  8. 基板上に設けられた複数の第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、 前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向する複数の第３の電極と、を有し、
    前記ゲート絶縁膜に接して設けられ、前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記複数の第１の電極のいずれかまたは前記第２の電極と接続された複数の第３の電極と、を有する第１の非線形素子と第２の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、
    前記第１の非線形素子のカソードは入力部と第２の非線形素子のアノードに接続され、
    前記第２の非線形素子のカソードは出力部に接続されていることを特徴とする整流器。
  9. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第２の電極を囲い、前記第１の電極または前記第２の電極と接続された環状の第３の電極と、を有する第１の非線形素子と第２の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、
    前記第１の非線形素子のカソードは入力部と第２の非線形素子のアノードに接続され、
    前記第２の非線形素子のカソードは出力部に接続されていることを特徴とする整流器。
  10. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記第１の電極または前記第２の電極と接続された複数の第３の電極と、を有する第１乃至第４の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、カソードは入力部に接続され、
    前記第２の非線形素子のアノードは前記入力部に接続され、カソードは高電位側の基準電位に接続され、
    前記第３の非線形素子のアノードは低電位側の基準電位に接続され、カソードは出力部に接続され、
    前記第４の非線形素子のアノードは出力部に接続され、カソードは高電位側の基準電位に接続されていることを特徴とする整流器。
  11. 基板上に設けられた複数の第１の電極と、
    前記第１の電極上に接して設けられた二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記複数の第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して対向し、前記複数の第１の電極のいずれかまたは前記第２の電極と接続された複数の第３の電極と、を有する第１乃至第４の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、カソードは入力部に接続され、
    前記第２の非線形素子のアノードは前記入力部に接続され、カソードは高電位側の基準電位に接続され、
    前記第３の非線形素子のアノードは低電位側の基準電位に接続され、カソードは出力部に接続され、
    前記第４の非線形素子のアノードは出力部に接続され、カソードは高電位側の基準電位に接続されていることを特徴とする整流器。
  12. 基板上に設けられた第１の電極と、
    前記第１の電極上に接して設けられ、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられた第２の電極と、
    前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記第２の電極を囲い、前記第１の電極または前記第２の電極と接続された環状の第３の電極と、を有する第１乃至第４の非線形素子を有し、
    前記第１の非線形素子のアノードは低電位側の基準電位に接続され、カソードは入力部に接続され、
    前記第２の非線形素子のアノードは前記入力部に接続され、カソードは高電位側の基準電位に接続され、
    前記第３の非線形素子のアノードは低電位側の基準電位に接続され、カソードは出力部に接続され、
    前記第４の非線形素子のアノードは出力部に接続され、カソードは高電位側の基準電位に接続されていることを特徴とする整流器。
  13. 請求項７乃至請求項１２のいずれか一において、
    前記第１の電極は、ソース電極およびドレイン電極の一方として機能し、
    前記第２の電極は、ソース電極およびドレイン電極の他方として機能し、
    前記第３の電極は、ゲート電極として機能することを特徴とする整流器。
  14. 請求項７乃至請求項１３のいずれか一において、
    前記酸化物半導体膜は、キャリア濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であることを特徴とする整流器。
  15. 請求項７乃至請求項１４のいずれか一において、
    前記ゲート絶縁膜は、少なくとも前記酸化物半導体膜に接する部分が酸化物絶縁膜であることを特徴とする整流器。
  16. 請求項１乃至請求項６のいずれか一に記載のパワーダイオードを有する半導体装置。
  17. 請求項７乃至請求項１５のいずれか一に記載の整流器を有する半導体装置。
JP2010238539A 2009-10-30 2010-10-25 半導体装置 Expired - Fee Related JP5662761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010238539A JP5662761B2 (ja) 2009-10-30 2010-10-25 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009251203 2009-10-30
JP2009251203 2009-10-30
JP2010238539A JP5662761B2 (ja) 2009-10-30 2010-10-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014246449A Division JP6039634B2 (ja) 2009-10-30 2014-12-05 半導体装置

Publications (3)

Publication Number Publication Date
JP2011119668A true JP2011119668A (ja) 2011-06-16
JP2011119668A5 JP2011119668A5 (ja) 2013-11-21
JP5662761B2 JP5662761B2 (ja) 2015-02-04

Family

ID=43921836

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010238539A Expired - Fee Related JP5662761B2 (ja) 2009-10-30 2010-10-25 半導体装置
JP2014246449A Expired - Fee Related JP6039634B2 (ja) 2009-10-30 2014-12-05 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014246449A Expired - Fee Related JP6039634B2 (ja) 2009-10-30 2014-12-05 半導体装置

Country Status (5)

Country Link
US (2) US8643004B2 (ja)
JP (2) JP5662761B2 (ja)
KR (1) KR101740684B1 (ja)
TW (1) TWI500167B (ja)
WO (1) WO2011052410A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
KR20120099657A (ko) 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
JP5484372B2 (ja) * 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321231A (ja) * 1996-03-29 1997-12-12 Toshiba Microelectron Corp 半導体回路、ｍｏｓ集積回路およびｉｃカード
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
JP2011502364A (ja) * 2007-10-30 2011-01-20 モクストロニクス，インコーポレイテッド 高性能ヘテロ構造ｆｅｔデバイス及び方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2052853A (en) 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4312451B2 (ja) * 2002-12-24 2009-08-12 Ｎｅｃエレクトロニクス株式会社 静電気保護素子及び半導体装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
WO2010044341A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
KR20120099657A (ko) * 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321231A (ja) * 1996-03-29 1997-12-12 Toshiba Microelectron Corp 半導体回路、ｍｏｓ集積回路およびｉｃカード
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
JP2011502364A (ja) * 2007-10-30 2011-01-20 モクストロニクス，インコーポレイテッド 高性能ヘテロ構造ｆｅｔデバイス及び方法

Also Published As

Publication number Publication date
JP5662761B2 (ja) 2015-02-04
JP2015065466A (ja) 2015-04-09
US20110101336A1 (en) 2011-05-05
US8643004B2 (en) 2014-02-04
TW201135943A (en) 2011-10-16
US20140131706A1 (en) 2014-05-15
WO2011052410A1 (en) 2011-05-05
KR20120084317A (ko) 2012-07-27
JP6039634B2 (ja) 2016-12-07
TWI500167B (zh) 2015-09-11
KR101740684B1 (ko) 2017-05-26
US8941107B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
JP5662761B2 (ja) 半導体装置
JP6570683B2 (ja) 半導体装置の作製方法
JP6345304B2 (ja) 半導体装置
JP5893121B2 (ja) 半導体装置
JP5160693B2 (ja) 半導体装置
US8792260B2 (en) Rectifier circuit and semiconductor device using the same
US8525585B2 (en) Demodulation circuit and RFID tag including the demodulation circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141205

R150 Certificate of patent or registration of utility model

Ref document number: 5662761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees