TWI497585B - 基板處理方法及基板處理裝置 - Google Patents
基板處理方法及基板處理裝置 Download PDFInfo
- Publication number
- TWI497585B TWI497585B TW100122278A TW100122278A TWI497585B TW I497585 B TWI497585 B TW I497585B TW 100122278 A TW100122278 A TW 100122278A TW 100122278 A TW100122278 A TW 100122278A TW I497585 B TWI497585 B TW I497585B
- Authority
- TW
- Taiwan
- Prior art keywords
- upper electrode
- substrate
- dielectric
- electrode
- substrate processing
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims description 146
- 239000000758 substrate Substances 0.000 title claims description 109
- 238000003672 processing method Methods 0.000 title claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000010453 quartz Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000011282 treatment Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000009832 plasma treatment Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/3255—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Description
本發明係關於在一處理室內變更處理條件以對基板施行複數電漿處理之基板處理方法及基板處理裝置。
對以半導體晶圓為首之基板施行配線加工等時，需對基板施行微細加工處理，可廣泛應用利用電漿之基板處理方法。
近年來，伴隨基板之大面積化，於應用反應性離子蝕刻(Reaction Ion Etching)處理方法之基板處理方法中，為實現於基板表面蝕刻速率之均一化已研究出各種方法，有人提議下列方法：於包含上部電極與下部電極之基板處理裝置腔室內構造中，將介電質嵌入上部電極，以補償於電極平面電壓之不均一性(參照例如專利文獻1)。
另一方面，為製作作為基板之例如半導體晶圓(以下僅稱「晶圓」。)，需對一晶圓施行複數電漿處理，近年來業界要求實現於一處理室(腔室)內依序變更處理條件以實施複數電漿處理之所謂1腔室複數處理。
在此，為實現如此之要求，有人提議製作一種基板處理裝置，於包含上部電極與下部電極之基板處理裝置腔室內構造中，呈上部電極及下部電極其中一方可相對於另一方移動之構造，藉由使係上部電極與下部電極之間隔之間隙變動使上部電極及下部電極之間之電場強度變化以創造複數處理條件。
【專利文獻1】日本特表2007-505450號公報
然而，呈上部電極及下部電極其中一方可相對於另一方移動之構造之基板處理裝置中，雖可不開放腔室而變更處理條件，但於夾在上部電極及下部電極之間之處理空間周邊部會引起電漿擴散，故難以實現該處理空間中電漿之均一密度分布，其結果，有難以實現對基板施行均一之電漿處理，並同時於一腔室進行複數處理之問題。
本發明之目的在於提供一種基板處理方法及基板處理裝置，可實現對基板施行均一之電漿處理，並同時於一腔室進行複數處理。
為達成上述目的，申請專利範圍第1項所記載之基板處理方法使用電漿對基板施行蝕刻處理，該基板處理方法係藉由一基板處理裝置進行，而該基板處理裝置包含：收納室，收納該基板；下部電極，配置於該收納室內以載置該基板；上部電極，與該下部電極對向配置；高頻電源，連接該下部電極；處理空間，位於該上部電極及該下部電極之間；及接地部，電性連接於該上部電極；且該上部電極與該下部電極其中一方可相對於另一方移動；該基板處理方法係在上述基板處理裝置中，使該基板之蝕刻速率變化，其特徵在於：將介電質嵌入該上部電極的至少一部分，將產生於該處理空間之電漿與該接地部之間之電位差，分割為該電漿與該介電質間之電位差，及該介電質與該接地之間之電位差，並使該上部電極與該下部電極之間隔變動。
申請專利範圍第2項所記載之基板處理方法如申請專利範圍第1項之基板處理方法，其中，該上部電極呈平板狀，該介電質沿該上部電極平面方向設置。
申請專利範圍第3項所記載之基板處理方法如申請專利範圍第2項之基板處理方法，其中，該介電質僅設在與由該下部電極所
載置之基板中央部對向之該上部電極部分。
申請專利範圍第4項所記載之基板處理方法如申請專利範圍第2項之基板處理方法，其中，該介電質呈於中心部具有穿通孔之圓板狀，嵌入該上部電極，俾該穿通孔與由該下部電極所載置之基板中央部對向。
申請專利範圍第5項所記載之基板處理方法如申請專利範圍第1至4項中任一項之基板處理方法，其中縮小該上部電極與該下部電極之間隔以增大該蝕刻速率。
申請專利範圍第6項所記載之基板處理方法如申請專利範圍第1至5項中任一項之基板處理方法，其中，該介電質由石英、氧化釔(Y2
O3
)、氧化鋁(Al2
O3
)、二氧化矽(SiO2
)、氮化鋁(AlN)、氮化硼(BN)及碳化矽(SiC)其中任一者所構成。
為達成上述目的，申請專利範圍第7項所記載之基板處理裝置應用於如申請專利範圍第1至6項中任一項之基板處理方法，其特徵在於包含：收納室，收納基板；下部電極，配置於該收納室內，載置該基板；上部電極，與該下部電極對向配置；高頻電源，連接該下部電極；處理空間，位於該上部電極及該下部電極之間；接地部，電性連接該上部電極；且該上部電極及該下部電極其中一方可相對於另一方移動，且介電質嵌入該上部電極至少一部分。
申請專利範圍第8項所記載之基板處理方法如申請專利範圍第7項之基板處理裝置，其中，該上部電極呈平板狀，該介電質沿該上部電極平面方向設置。
依本發明，介電質嵌入上部電極至少一部分，產生於處理空間之電漿及接地部之間之電位差經分割為電漿及介電質之間之電位差，以及介電質及接地部之間之電位差，故可使嵌入介電質之部分及電漿之間之電位差，與未嵌入介電質之部分及電漿之間之電位差不同，藉此，可對應部位控制處理空間中之電漿密度，藉此，可實現處理空間中電漿之均一密度分布。其結果，可對基板施行均一之電漿處理。且使上部電極與下部電極之間隔變動，故可使上部電極及下部電極之間之電漿密度變化以創造複數處理條件，藉此可實現於一腔室進行複數處理。亦即，可對基板施行均一之電漿處理，並同時實現於一腔室進行複數處理。
以下參照圖式並同時詳細說明關於本發明之實施形態。
圖1係顯示依本發明實施形態之基板處理裝置概略構成之剖面圖。此基板處理裝置對晶圓W施行既定電漿蝕刻處理。
圖1中，基板處理裝置10具有收納直徑例如300mm之晶圓W之圓筒形狀腔室11(處理室)，於圖中下方該腔室11內部配置有載置晶圓W之圓板形狀基座12(下部電極)，於圖中上端腔室11由可任意開閉之圓板狀蓋部13包覆。
腔室11內部藉由TMP(Turbo Molecular Pump)及DP(Dry Pump)(皆省略圖示)等減壓，且腔室11內部之壓力藉由APC閥(省略圖示)控制。
基座12經由第1匹配器15連接第1高頻電源14，且經由第2匹配器17連接第2高頻電源16，第1高頻電源14對基座12施加相對較低之頻率，例如係13MHz之高頻電力之偏壓電力，第2高頻電源16對基座12施加相對較高之頻率，例如係40MHz之高頻電力之電漿產生電力。又，基座12對腔室11內部處理空間PS施加電漿產生電力。
於基座12上部配置有於內部具有靜電電極18之靜電夾盤19。靜電夾盤19以圓板狀陶瓷構件構成，靜電電極18連接直流電源20。若對靜電電極18施加正直流電壓，於晶圓W中靜電夾盤19側之面(以下稱「背面」。)即會產生負電位而在靜電電極18及晶圓W背面之間產生電場，藉由起因於該電場之庫侖力或強生-拉貝克力，晶圓W由靜電夾盤19吸附固持。
且於基座12載置有係環狀構件之對焦環21，俾包圍經吸附固持之晶圓W。對焦環21藉由導電體，例如與構成晶圓W之材料相同之單晶矽構成。對焦環21由導電體所構成，故導致下列作用：電漿之分布區域不僅擴大至晶圓W上且擴大至該對焦環21上，維持在晶圓W周緣部上電漿之密度與在該晶圓W中央部上電漿之密度大致相同。藉此，可維持對晶圓W全面施行之電漿蝕刻處理之均一性。
於基座12之圖中上部配置噴淋頭22，俾與基座12對向。噴淋頭22包含：上部電極24，具有多數氣體孔23並具導電性；介電質26，經嵌入該上部電極24，例如由石英所構成；冷卻板25，以可裝卸並懸吊之方式支持上部電極24及介電質26；及軸28，更以懸吊方式支持該冷卻板25以作為支持構件。
於介電質26設有連通上部電極24氣體孔23之氣體孔27。上部電極24電性接地，用作為針對朝腔室11內部施加之電漿產生電力之接地電極。且上部電極24外徑與腔室11內徑大致相等，將上部電極24配置成活動配合於腔室11內部。且上部電極24經由後述之伸縮囊32或蓋部13、腔室11壁部電性連接接地部36。
軸28穿通蓋部13，該軸28上部連接配置於基板處理裝置10上方之升降機構(省略圖示)。該升降機構使軸28沿圖中上下方向移動，而於此時，具有上部電極24之噴淋頭22於腔室11內部如活塞般上下動。藉此，可調整係噴淋頭22及基座12之間之空間厚度之間隙G(以下僅稱「間隙G」。)。噴淋頭22沿圖中上下方向移動量之最大值為例如70mm。
噴淋頭22包含：處理氣體導入系，由沿圖中上下方向穿通軸28之氣體流路31、緩衝室29或氣體孔23、27所構成；及氣體供給管33，連接用以自外部對該處理氣體導入系供給處理氣體之氣體供給源(省略圖示)。
且於以懸吊方式支持上下動並作為電極之噴淋頭22之軸28部分之外周部，配置有呈同心狀，具有真空遮斷功能之伸縮囊32。
圓筒狀伸縮囊32之圖中上方一端接合蓋部13之下表面，圖中下方一端接合噴淋頭22冷卻板25之上表面。藉此，吸收軸28穿通蓋部13之穿通部中相對於蓋部13電極之位移，密封軸28周邊氛圍與腔室11內部，保持腔室11內部與大氣之隔絕狀態。又，於圖1中，以實線表示最下降時之噴淋頭22，以虛線表示最上昇時之噴淋頭22。
如此之構成之基板處理裝置10中，經由上部電極24氣體孔23及介電質26氣體孔27朝腔室11內部導入自氣體供給管33對緩衝室29供給之處理氣體，藉由自第2高頻電源16經由基座12對腔室11內部施加之電漿產生用電力激發經導入之處理氣體以使其為電漿。藉由第1高頻電源14對基座12施加之偏壓用電力朝晶圓W導入電漿中之正離子，以對晶圓W施行電漿蝕刻處理。
基板處理裝置10具有之控制部(省略圖示)之CPU按照對應電漿蝕刻處理之程式控制基板處理裝置10各構成構件之動作。
又，在上部電極24及基座12其中一方相對於另一方可移動之基板處理裝置中，介電質26未嵌入上部電極24之裝置，亦即上述習知之基板處理裝置內，藉由因對基座12施加之電漿產生電力於基座12附近產生之一致的電場激發電漿而使其密度升高，且於上部電極24附近，藉由因電漿及上部電極24之電位差產生之一致的電場激發電漿而使其密度升高，其結果，處理空間PS中電漿密度升高。
然而，於處理空間PS周邊部因該處理空間PS朝周邊之電漿擴散導致電漿密度降低，其結果，難以實現於處理空間PS電漿之均一密度分布。針對此，藉由使間隙G狹窄雖可抑制電漿擴散至某程度，但仍無法完全消除電漿密度分布之不均一。亦即，習知之基板處理裝置中，難以對晶圓施行均一之電漿處理，並同時實現於一腔室進行複數處理。
鑑於如此之狀況，本案發明人為在對基座12施加電漿產生用
電力與偏壓用電力之基板處理裝置中，確立可對晶圓施行均一之電漿處理，並同時實現於一腔室進行複數處理之基板處理方法及基板處理裝置而戮力研究，結果發現如圖1所示，使上部電極24可相對於基座12移動，並藉由將介電質26嵌入電性接地之上部電極24中與基座12之對向面，可實現處理空間PS中電漿之均一密度分布，並創造複數處理條件，而終至完成本發明。
以下，詳細說明關於本發明基板處理方法之原理。
圖1中，介電質26如以下述式(1)所示，具有對應其厚度、介電常數之電容量。
CB
=ε×S/d．．．．．．(1)
在此，CB表示電容量(靜電容量)，ε表示介電常數，S表示絕緣性構件(間隙G或介電質26)之表面積，d表示絕緣性構件之厚度。
於作為電容器之介電質26嵌入上部電極24之部分，電容器***處理空間PS及接地部36之間，故可將處理空間PS之電漿及接地部36之間之電位差分割為該電漿及上部電極24(介電質26)之間之電位差，以及作為電容器之介電質26及接地部36之間之電位差。因此，可減小電漿及上部電極24之間之電位差，可降低電漿密度。
另一方面，於介電質26未嵌入上部電極24之部分，未分割處理空間PS之電漿及接地部36之間之電位差，故未減小電漿及上部電極24之間之電位差，可某程度直接維持高電漿密度。
亦即，上部電極24中，在與電漿擴散之處理空間PS周邊部對向之部分不嵌入介電質26，在與處理空間PS中央部對向之部分嵌入介電質26，藉此可提高處理空間PS周邊部中之電漿密度，並同時降低處理空間PS中央部中之電漿密度，藉此，可實現處理空間PS中電漿之均一密度分布。
且藉由使間隙G狹窄，使基座12附近電漿密度高之區域，與上部電極24附近電漿密度高之區域接近以提高處理空間PS中之電漿密度，或藉由使間隙G擴張，使基座12附近電漿密度高之區域，與上部電極24附近電漿密度高之區域脫離以降低處理空間PS中之電漿密度，藉此可實現電漿之均一密度分布，並同時創造複數處理
條件。
亦即，本發明中，藉由因使介電質26部分嵌入上部電極24以降低晶圓W上部(處理空間PS)之電漿密度，與使上部電極24與基座12之間之間隙G變化產生之相乘作用，對晶圓W施行均一之電漿處理，並同時實現於一腔室進行複數處理。又，此時，若使上部電極24與基座12接近而減小間隙G，基座12附近電漿密度高之區域，與上部電極24附近電漿密度高之區域即會接近，故處理空間PS之電漿密度增大而提升晶圓W中之蝕刻速率(E/R)。
以下說明關於為確認上述本發明之基板處理方法之原理進行之實驗例。
求取作為介電質26將石英板嵌入上部電極24之圖1之裝置中，以3.4mm、10mm、15mm使石英板厚度變化，分別使腔室內壓力為60mTorr(7.98Pa)，使對基座12施加之電漿產生用電力為400W，使偏壓用電力為1000W，作為處理氣體使用C4
F8
：45sccm，Ar：1000sccm，O2
：30sccm之混合氣體，使基座12之溫度為20℃，使上部電極24之溫度為60℃，對載置於基座12之晶圓W施行電漿蝕刻處理時晶圓W中E/R之間隙相依性，顯示結果於圖2。圖2中，縱軸表示E/R，橫軸表示自晶圓W中心部之距離。且(A)表示石英板厚度為3.4mm之情形，(B)表示石英板厚度為10mm之情形，(C)表示石英板厚度為15mm之情形。又，間隙G在22mm至80mm之範圍內變動。各曲線圖中「Gap30」、「Gap50」、「Gap80」‧‧‧等在上部電極24與基座12之間之間隙G變化時以「mm」單位表示各間隙G。
已知圖2中此電漿蝕刻處理內晶圓W中央部中之E/R與周邊部中之E/R大小大致相同，藉由使間隙G變動E/R以高感度變化，且石英板厚度愈厚E/R之間隙相依性愈大。
特別是石英板厚度愈厚E/R之間隙相依性愈大可想見係因以下理由。
石英板厚度較厚時，介電質26之靜電容量CB
減小，介電質26
及接地部36之間之電位差增大，故相對而言處理空間PS之電漿及上部電極24(介電質26)之間之電位差減小。其結果，電漿及上部電極24之間之電場強度減弱，電漿密度降低。在此，若使間隙G狹窄，基座12附近電漿密度高之區域，與上部電極24附近電漿密度高之區域即會接近，故電漿密度上昇。亦即，石英板厚度較厚時，在間隙G變動時電漿密度之變化量增大。因此，E/R之間隙相依性亦增大。
另一方面，石英版厚度較薄時，介電質26之靜電容量CB
增大，介電質26及接地部36之間之電位差減小，故相對而言處理空間PS之電漿及上部電極24(介電質26)之間之電位差增大。其結果，電漿及上部電極24之間之電場強度不減弱，電漿密度亦不降低。在此，即使令間隙G狹窄，使基座12附近電漿密度高之區域，與上部電極24附近電漿密度高之區域接近，因自接近前起電漿密度已高，故電漿密度仍不大幅變化。因此，E/R之間隙相依性減小。
且依實驗例1之結果，就增大E/R之間隙相依性之觀點，亦即就擴大E/R之控制幅度之觀點而言，石英板厚度宜厚，具體而言宜在10mm以上，約15mm更佳。
求取作為介電質26將石英板嵌入上部電極24之圖1之裝置中，以3.4mm、10mm、15mm使石英板厚度變化，分別使腔室內壓力為80mTorr(1.06×10Pa)，使對基座12施加之電漿產生用電力為500W，使偏壓用電力為1000W，作為處理氣體使用CF4
：250sccm，Ar：200sccm之混合氣體，使基座12之溫度為20℃，使上部電極24之溫度為60℃，對載置於基座12之晶圓W施行電漿蝕刻處理時晶圓W中E/R之間隙相依性，顯示結果於圖3。圖3中，縱軸表示E/R，橫軸表示自晶圓W中心部之距離。且(A)表示石英板厚度為3.4mm之情形，(B)表示石英板厚度為10mm之情形，(C)表示石英板厚度為15mm之情形。又，間隙G在22mm至80mm之範圍內變動。各曲線圖中「Gap30」、「Gap50」、「Gap80」‧‧‧等與圖2相同，在上部電極24與基座12之間之間隙G變化時以「mm」單位表示各間
隙G。
已知圖3中此電漿蝕刻處理內晶圓W中央部之E/R大於周邊部之E/R，在此亦藉由使間隙G變動E/R以高感度變化，且石英板厚度愈厚E/R之間隙相依性愈大。
依本實施形態，使介電質26部分嵌入上部電極24，將處理空間PS之電漿及接地部36之間之電位差分割為該電漿及上部電極24之間之電位差，以及作為電容器之介電質26及接地部36之間之電位差，並使上部電極24相對於基座12可移動，使其間隙G變動，藉此使處理空間PS中之電漿密度變化，故可對晶圓W施行均一之電漿處理，並同時實現於一腔室進行複數處理。
且依本實施形態，藉由不開放腔室而僅使間隙G變動，可變更處理條件，故可在複數處理所構成之電漿處理中確保高處理效率。
圖2及圖3中，雖愈使介電質26厚度增厚愈可擴大相對於間隙G變動寬E/R之控制幅度，但於介電質需設置用以對處理空間PS供給處理氣體之氣體孔27，通常為開設多數0.5mmφ之氣體孔其厚度在製造上有相當限制，介電質26之厚度例如最大約為15mm。
作為上部電極準備有以下3種規格。
首先，準備不嵌入介電質26，僅由鋁材37所構成，面對處理空間PS之部分藉由薄膜之氧化釔38包覆之規格(比較例1)(圖4(A))。
且準備將φ360mm之圓板狀介電質26朝中央部嵌入上部電極，以環狀鋁材39包圍該介電質26周圍，該鋁材39面對處理空間PS之部分藉由薄膜之氧化釔40包覆之規格(實施例1)(圖4(B))。此規格中設定介電質26面對處理空間PS之部分，與鋁材39面對處理空間PS之部分於相同高度。亦即，本規格中上部電極面對處理空間PS之部分以平面構成。
且準備將φ360mm之圓板狀介電質26朝中央部嵌入上部電極，以環狀鋁材41包圍該介電質26周圍，該鋁材41面對處理空間PS之部分藉由薄膜之氧化釔42包覆之規格(實施例2)(圖4(C))。此規格中鋁材41面對處理空間PS之部分較介電質26面對處理空間PS之
部分更朝處理空間PS突出。亦即本規格中於上部電極面對處理空間PS之部分，周邊部朝處理空間PS突出。
於基板處理裝置10，分別使用上述比較例1、實施例1及實施例2，藉由電漿蝕刻處理對晶圓W中之氧化矽膜進行蝕刻以形成φ250nm之孔，測定此時E/R於晶圓W面內之均一性。作為電漿蝕刻處理之條件，腔室11內部壓力為40mTorr(5.33Pa)，對基座12施加之電漿產生用電力為2700W，偏壓用電力為3000W，作為處理氣體使用C4
F6
：30sccm，Ar：1100sccm，O2
：30sccm之混合氣體，RDC為50，基座12之溫度為20℃，上部電極之溫度為60℃，腔室11之側壁溫度為60℃。且分別設定間隙G為22mm、25mm、30mm、35mm。
圖5係顯示使用比較例1、實施例1及實施例2之上部電極而進行之電漿蝕刻處理中E/R於晶圓面內均一性之測定結果之曲線圖。圖5中，「◆」表示比較例1，「■」表示實施例1，「▲」表示實施例2。
如圖5所示，已知實施例1及實施例2之均一性較比較例1佳。可想見此係因藉由將介電質26嵌入上部電極中與處理空間PS中央部對向之部分，可使處理空間PS周邊部中之電漿密度升高，並同時使處理空間PS中央部中之電漿密度降低，藉此可實現處理空間PS中電漿之均一密度分布。
且已知分別於比較例1、實施例1及實施例2中愈使間隙G狹窄均一性愈提升。可想見此係因愈使間隙G狹窄，因產生於上部電極表面之鞘所導致之電漿圍束效果愈增大而抑制電漿擴散，其結果，處理空間PS周邊部之電漿密度不會大幅降低。
且已知實施例2之均一性較實施例1佳。可想見此係因實施例2中鋁材41面對處理空間PS之部分較介電質26面對處理空間PS之部分更朝處理空間PS突出，故產生於上部電極表面之鞘於上部電極周邊部較中央部更朝處理空間PS突出，因鞘所導致之電漿圍束效果更為增大。
本實施形態中，上部電極24呈平板狀，介電質26可沿上部電
極24平面方向部分設置。例如，亦可將介電質26僅嵌入與由基座所載置之晶圓W中央部對向之上部電極24部分。
圖6顯示依本實施形態基板處理裝置之第1變形例。
圖6中，使介電質26a僅嵌入與由基座所載置之晶圓W中央部對向之上部電極24a部分，於嵌入介電質26a之部分，處理空間PS之電漿及接地部36之間之電位差分割為該電漿及介電質26a之間之電位差，以及作為電容器之介電質26a及接地部36之間之電位差，故可降低處理空間PS中與晶圓W中央部對向之部分之電漿密度。藉此，可增大間隙G變動時與晶圓W中央部對向之部分之電漿密度之變化量，藉此可使晶圓W中央部中E/R之控制幅度大於晶圓W周緣部。其結果，藉由使間隙G變動可積極控制晶圓W中央部中之E/R，提高例如晶圓W中E/R之面內均一性。
圖7顯示依本實施形態基板處理裝置之第2變形例。
圖7中，介電質26b嵌入與由基座所載置之晶圓W中央部以外之周邊部對向之上部電極24b部分，於環狀介電質26b中央部嵌合有一部分上部電極。此時，於嵌入介電質26b之部分，處理空間PS之電漿及接地部36之間之電位差分割為該電漿及介電質26b之間之電位差，以及作為電容器之介電質26b及接地部36之間之電位差，故可降低處理空間PS中與晶圓W周邊部對向之部分之電漿密度。藉此，可增大間隙G變動時與晶圓W周邊部對向之部分之電漿密度之變化量，藉此可使根據間隙G之變動晶圓W周邊部中E/R之控制幅度大於晶圓W中央部。其結果，藉由使間隙G變動可積極控制晶圓W周邊部中之E/R。
圖8顯示依本實施形態基板處理裝置之第3變形例，示意顯示上部電極、嵌入該上部電極之環狀介電質、基座及由基座載置之晶圓W。
圖8中，介電質26c嵌入與由基座所載置之晶圓W中央部以外之周邊部對向之上部電極24c部分，環狀介電質26c之中央部係空間部35。此時亦與上述第2變形例相同，可使根據間隙G之變動晶圓W周邊部中E/R之控制幅度大於晶圓W中央部。
本實施形態中，嵌入上部電極24之介電質26由介電常數與係上部電極24之構成材料，例如SiC或Si不同之材料所構成。亦即，作為介電質26之構成材料，可適當使用例如石英、氧化釔(Y2
O3
)、氧化鋁(Al2
O3
)、二氧化矽(SiO2
)等金屬氧化物、氮化鋁(AlN)等金屬氮化物、以及氮化硼(BN)或碳化矽(SiC)其中任一者。
本實施形態中，即使不將介電質26嵌入上部電極24而代之以於該部分設置空間部亦可獲得相同效果。此時，空間部用作為介電質。
本實施形態中，不易直接找到最佳處理條件，故宜首先以對應處理目的應可獲得最佳處理條件之條件實施電漿蝕刻處理，接著，根據該處理條件及處理結果，找出各種處理條件俾更接近最佳程序條件。
本實施形態中，雖已以提升晶圓W中E/R之面內均一性之情形為中心進行說明，但本發明亦可適用於提高或降低晶圓W中任意部分之E/R之情形。
且本實施形態中，上部電極24雖可相對於基座12移動，但基座12亦可相對於上部電極24移動。
以上，關於本發明，雖已使用實施形態進行說明，但本發明不由上述實施形態限定。
且上述實施形態中，經施行電漿處理之基板不限於半導體元件用晶圓，亦可係用於包含LCD(Liquid Crystal Display)之FPD(Flat Panel Display)等之各種基板，或光罩、CD基板、印刷基板等。
且本發明之目的亦可藉由對系統或是裝置供給記憶有實現上述實施形態功能之軟體程式碼之記憶媒體，該系統或是裝置之電腦(或CPU或MPU等)讀取由記憶媒體收納之程式碼而加以實施以達成之。
此時，自記憶媒體讀取之程式碼本身實現上述實施形態之功能，該程式碼及記憶該程式碼之記憶媒體構成本發明。
且作為用以供給程式碼之記憶媒體，可使用例如軟碟(註冊商標)、硬碟、磁光碟、CD-ROM、CD-R、CD-RW、DVD-ROM、
DVD-RAM、DVD-RW、DVD+RW等光碟、磁帶、非揮發性之記憶卡、ROM等。或亦可經由網路下載程式碼。
且亦包含下列情形：不僅藉由實施電腦讀取之程式碼，實現上述實施形態之功能，亦根據該程式碼之指示，在電腦上運轉之OS(作業系統)等進行一部分或全部實際之處理，藉由此處理實現上述實施形態之功能。
且亦包含下列情形：將自記憶媒體讀取之程式碼寫入***電腦之功能擴張板或連接電腦之功能擴張單元中所具有之記憶體後，根據該程式碼之指示，該擴張功能包含於擴張板或擴張單元之CPU等進行一部分或全部實際之處理，藉由該處理實現上述實施形態之功能。
CB
‧‧‧靜電容量
G‧‧‧間隙
PS‧‧‧處理空間
W‧‧‧晶圓
10‧‧‧基板處理裝置
11‧‧‧腔室(處理室)
12‧‧‧基座(下部電極)
13‧‧‧蓋部
14‧‧‧第1高頻電源
15‧‧‧第1匹配器
16‧‧‧第2高頻電源
17‧‧‧第2匹配器
18‧‧‧靜電電極
19‧‧‧靜電夾盤
20‧‧‧直流電源
21‧‧‧對焦環
22‧‧‧噴淋頭
23、27‧‧‧氣體孔
24、24a、24b、24c‧‧‧上部電極
25‧‧‧冷卻板
26、26a、26b、26c‧‧‧介電質
28‧‧‧軸
29‧‧‧緩衝室
31‧‧‧氣體流路
32‧‧‧伸縮囊
33‧‧‧氣體供給管
35‧‧‧空間部
36‧‧‧接地部
37、39、41‧‧‧鋁材
38、40、42‧‧‧氧化釔
圖1係顯示依本發明實施形態之基板處理裝置概略構成之剖面圖。
圖2(A)~(C)係顯示依本實施形態實驗例1之結果圖。
圖3(A)~(C)係顯示依本實施形態實驗例2之結果圖。
圖4(A)~(C)係顯示於實驗例3使用之上部電極構造之概略圖，圖4(A)係比較例1，圖4(B)係實施例1，圖4(C)係實施例2。
圖5係顯示圖4中比較例1、實施例1及實施例2使用上部電極進行之電漿蝕刻處理中E/R於晶圓面內均一性之測定結果之曲線圖。
圖6係顯示依本實施形態之基板處理裝置之第1變形例圖。
圖7係顯示依本實施形態之基板處理裝置之第2變形例圖。
圖8係顯示依本實施形態之基板處理裝置之第3變形例圖。
Claims (14)
- 一種基板處理方法，在一基板處理裝置中使用電漿對基板施行蝕刻處理，而該基板處理裝置包含：收納室，收納該基板；下部電極，配置於該收納室內以載置該基板；上部電極，與該下部電極對向配置；高頻電源，連接該下部電極；處理空間，位於該上部電極及該下部電極之間；及接地部，電性連接於該上部電極；且該上部電極與該下部電極其中一方可相對於另一方移動；該基板處理方法包含：將介電質嵌入該上部電極的至少一部分，將產生於該處理空間之電漿與該接地部之間之電位差，分割為該電漿與該介電質間之電位差，及該介電質與該接地部之間之電位差；在維持該上部電極與該下部電極之間的間隔在一第一距離的同時，對該基板執行一第一處理；在該第一處理之後，藉由改變該間隔至一第二距離而改變蝕刻速率；及在維持該間隔於該第二距離的同時，藉由使用改變後的蝕刻速率對該基板執行一第二處理。
- 如申請專利範圍第1項之基板處理方法，其中，該上部電極為平板狀電極，該介電質沿該上部電極的平面方向設置。
- 如申請專利範圍第2項之基板處理方法，其中，該介電質僅設於與由該下部電極所載置之基板中央部對向之該上部電極部分。
- 如申請專利範圍第2項之基板處理方法，其中，該介電質呈於中心部具有穿通孔之圓板狀，嵌入該上部電極，俾該穿通孔與由該下部電極所載置之基板中央部對向。
- 如申請專利範圍第1至4項中任一項之基板處理方法，其中，縮小該上部電極與該下部電極之間隔以增大該蝕刻速率。
- 如申請專利範圍第1至4項中任一項之基板處理方法，其中，該介電質由石英、氧化釔(Y2 O3 )、氧化鋁(Al2 O3 )、二氧化矽(SiO2 )、氮化鋁(AlN)、氮化硼(BN)及碳化矽(SiC)其中任一者所構成。
- 如申請專利範圍第1項之基板處理方法，其中該介電質的厚度係10-15mm。
- 一種基板處理裝置，包含：收納室，收納基板；下部電極，配置於該收納室內，載置該基板；上部電極，與該下部電極對向配置；高頻電源，連接該下部電極；處理空間，位於該上部電極及該下部電極之間；及接地部，電性連接該上部電極；其中介電質嵌入該上部電極的至少一部分，且該上部電極及該下部電極其中一方可相對於另一方移動，藉此能夠在維持該上部電極與該下部電極之間的間隔於一第一距離的同時對該基板執行一第一處理，以及在維持該間隔於一第二距離的同時對該基板執行一第二處理。
- 如申請專利範圍第8項之基板處理裝置，其中，該上部電極為平板狀之電極，該介電質沿該上部的電極平面方向設置。
- 如申請專利範圍第8項之基板處理裝置，其中，該介電質為圓板狀且直徑與該基板實質相同，且嵌入該上部電極而與該基板對向，且該介電質的下表面係配置於與該上部電極的周邊部的下表面相同的平面之中，該上部電極的周邊部包圍該介電質且未與該基板對向。
- 如申請專利範圍第8項之基板處理裝置，其中，該介電質為圓板狀且直徑與該基板實質相同，且嵌入該上部電極而與該基板對向，且該上部電極的周邊部的下表面較該介電質的下表面更朝該處理空間突出，該上部電極的周邊部包圍該介電質且未與該基板對 向。
- 如申請專利範圍第8項之基板處理裝置，其中，該介電質直徑小於該基板，且嵌入該上部電極而與該基板的中央部對向，且該介電質的下表面係配置於與該上部電極的周邊部的下表面相同的平面之中，該上部電極的周邊部包圍該介電質。
- 如申請專利範圍第8項之基板處理裝置，其中，該介電質為環狀且嵌入該上部電極而與該基板的周邊部對向，且該介電質的下表面係配置於與該上部電極的中央部的下表面相同的平面之中，該上部電極的中央部被該介電質包圍。
- 如申請專利範圍第8項之基板處理裝置，其中，該介電質為環狀且嵌入該上部電極而與該基板的周邊部對向，且該介電質的下表面較該上部電極的中央部的下表面更朝該處理空間突出，該上部電極的中央部係與該基板的中央部對向。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010144164A JP5809396B2 (ja) | 2010-06-24 | 2010-06-24 | 基板処理方法及び基板処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201216357A TW201216357A (en) | 2012-04-16 |
| TWI497585B true TWI497585B (zh) | 2015-08-21 |
Family
ID=45352948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100122278A TWI497585B (zh) | 2010-06-24 | 2011-06-24 | 基板處理方法及基板處理裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8592319B2 (zh) |
| JP (1) | JP5809396B2 (zh) |
| KR (1) | KR101756853B1 (zh) |
| CN (2) | CN104282523B (zh) |
| TW (1) | TWI497585B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130115418A1 (en) * | 2011-11-03 | 2013-05-09 | Coorstek, Inc. | Multilayer rare-earth oxide coatings and methods of making |
| JP2013247161A (ja) * | 2012-05-23 | 2013-12-09 | Ulvac Japan Ltd | ドライエッチング装置 |
| WO2014129246A1 (ja) * | 2013-02-21 | 2014-08-28 | 株式会社 イアス | 基板のエッチング装置及び基板の分析方法 |
| US9293303B2 (en) * | 2013-08-30 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low contamination chamber for surface activation |
| KR101800321B1 (ko) * | 2016-04-18 | 2017-11-22 | 최상준 | 건식 에칭장치 |
| JP6932070B2 (ja) * | 2017-11-29 | 2021-09-08 | 東京エレクトロン株式会社 | フォーカスリング及び半導体製造装置 |
| KR20200131432A (ko) * | 2019-05-14 | 2020-11-24 | 삼성전자주식회사 | 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치 |
| CN112309807B (zh) * | 2019-08-02 | 2022-12-30 | 中微半导体设备(上海)股份有限公司 | 等离子体刻蚀设备 |
| KR102439099B1 (ko) * | 2020-03-19 | 2022-09-02 | 매그나칩 반도체 유한회사 | 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법 |
| JPWO2023281286A1 (zh) * | 2021-07-08 | 2023-01-12 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010018272A1 (en) * | 2000-01-26 | 2001-08-30 | Hiroshi Haji | Plasma treatment apparatus and method |
| TW200401365A (en) * | 2002-06-27 | 2004-01-16 | Tokyo Electron Ltd | Plasma processing method |
| TW200644117A (en) * | 2005-03-31 | 2006-12-16 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
| US20070283888A1 (en) * | 1999-08-10 | 2007-12-13 | Jacques Schmitt | Plasma Reactor for the Treatment of Large Size Substrates |
| TW201003771A (en) * | 2008-03-25 | 2010-01-16 | Tokyo Electron Ltd | Plasma processing apparatus |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119684A (ja) * | 1984-11-14 | 1986-06-06 | Ulvac Corp | スパツタエツチング装置 |
| JPH01244619A (ja) * | 1988-03-25 | 1989-09-29 | Mitsubishi Electric Corp | プラズマドライエッチング方法 |
| JPH03203317A (ja) * | 1989-12-29 | 1991-09-05 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| JPH08250488A (ja) * | 1995-01-13 | 1996-09-27 | Seiko Epson Corp | プラズマ処理装置及びその方法 |
| JP3959745B2 (ja) * | 1995-04-07 | 2007-08-15 | セイコーエプソン株式会社 | 表面処理装置 |
| DE60043505D1 (de) * | 1999-05-06 | 2010-01-21 | Tokyo Electron Ltd | Apparat für die plasma-behandlung |
| JP2004165674A (ja) * | 2000-01-26 | 2004-06-10 | Matsushita Electric Ind Co Ltd | ワークのプラズマ処理装置およびワークのプラズマ処理方法 |
| JP4454781B2 (ja) * | 2000-04-18 | 2010-04-21 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP2003007682A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | プラズマ処理装置用の電極部材 |
| JP4047616B2 (ja) * | 2002-04-03 | 2008-02-13 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
| JP4472372B2 (ja) * | 2003-02-03 | 2010-06-02 | 株式会社オクテック | プラズマ処理装置及びプラズマ処理装置用の電極板 |
| CN100553400C (zh) * | 2003-05-14 | 2009-10-21 | 积水化学工业株式会社 | 制造等离子处理设备的方法 |
| CN1323751C (zh) * | 2003-05-27 | 2007-07-04 | 松下电工株式会社 | 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法 |
| EP1665323B1 (en) | 2003-09-10 | 2007-06-13 | OC Oerlikon Balzers AG | Voltage non-uniformity compensation method for high frequency plasma reactor for the treatment of rectangular large area substrates |
| JP4654738B2 (ja) * | 2005-04-05 | 2011-03-23 | パナソニック株式会社 | プラズマ処理装置 |
| US7943007B2 (en) * | 2007-01-26 | 2011-05-17 | Lam Research Corporation | Configurable bevel etcher |
-
2010
- 2010-06-24 JP JP2010144164A patent/JP5809396B2/ja active Active
-
2011
- 2011-06-23 US US13/167,574 patent/US8592319B2/en active Active
- 2011-06-23 KR KR1020110061214A patent/KR101756853B1/ko active IP Right Grant
- 2011-06-24 CN CN201410521359.3A patent/CN104282523B/zh active Active
- 2011-06-24 TW TW100122278A patent/TWI497585B/zh active
- 2011-06-24 CN CN201110175740.5A patent/CN102299067B/zh active Active
-
2013
- 2013-10-23 US US14/060,964 patent/US9524847B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070283888A1 (en) * | 1999-08-10 | 2007-12-13 | Jacques Schmitt | Plasma Reactor for the Treatment of Large Size Substrates |
| US20010018272A1 (en) * | 2000-01-26 | 2001-08-30 | Hiroshi Haji | Plasma treatment apparatus and method |
| TW200401365A (en) * | 2002-06-27 | 2004-01-16 | Tokyo Electron Ltd | Plasma processing method |
| TW200644117A (en) * | 2005-03-31 | 2006-12-16 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
| TW201003771A (en) * | 2008-03-25 | 2010-01-16 | Tokyo Electron Ltd | Plasma processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140048210A1 (en) | 2014-02-20 |
| JP2012009624A (ja) | 2012-01-12 |
| US20110318934A1 (en) | 2011-12-29 |
| KR20110140102A (ko) | 2011-12-30 |
| KR101756853B1 (ko) | 2017-07-11 |
| JP5809396B2 (ja) | 2015-11-10 |
| CN102299067B (zh) | 2014-11-05 |
| CN102299067A (zh) | 2011-12-28 |
| CN104282523A (zh) | 2015-01-14 |
| US9524847B2 (en) | 2016-12-20 |
| CN104282523B (zh) | 2017-04-12 |
| TW201216357A (en) | 2012-04-16 |
| US8592319B2 (en) | 2013-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI497585B (zh) | 基板處理方法及基板處理裝置 | |
| US10651071B2 (en) | Substrate processing apparatus and substrate removing method | |
| KR101677239B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| TWI411034B (zh) | A plasma processing apparatus and a method and a focusing ring | |
| JP5759718B2 (ja) | プラズマ処理装置 | |
| US10103011B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP4869610B2 (ja) | 基板保持部材及び基板処理装置 | |
| KR102069773B1 (ko) | 피처리체의 처리 장치 및 피처리체의 재치대 | |
| JP5348919B2 (ja) | 電極構造及び基板処理装置 | |
| US8157953B2 (en) | Plasma processing apparatus | |
| JP2012004160A (ja) | 基板処理方法及び基板処理装置 | |
| KR101898079B1 (ko) | 플라즈마 처리 장치 | |
| US20100041240A1 (en) | Focus ring, plasma processing apparatus and plasma processing method | |
| JP2014017292A (ja) | プラズマ処理装置および処理方法 | |
| US20170338084A1 (en) | Plasma processing method | |
| TW202004899A (zh) | 蝕刻裝置、及蝕刻方法 | |
| JP2014187231A (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| KR101828082B1 (ko) | 표면 평탄화 방법 |