TWI489524B - 形成多晶矽膜之方法 - Google Patents

形成多晶矽膜之方法 Download PDF

Info

Publication number
TWI489524B
TWI489524B TW097138788A TW97138788A TWI489524B TW I489524 B TWI489524 B TW I489524B TW 097138788 A TW097138788 A TW 097138788A TW 97138788 A TW97138788 A TW 97138788A TW I489524 B TWI489524 B TW I489524B
Authority
TW
Taiwan
Prior art keywords
gas
film
flow rate
polycrystalline germanium
particle size
Prior art date
Application number
TW097138788A
Other languages
English (en)
Other versions
TW200921766A (en
Inventor
Mitsuhiro Okada
Takahiro Miyahara
Toshiharu Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200921766A publication Critical patent/TW200921766A/zh
Application granted granted Critical
Publication of TWI489524B publication Critical patent/TWI489524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

形成多晶矽膜之方法
本發明係關於用於在諸如半導體晶圓之目標基板上形成摻雜有磷或硼的多晶矽膜(複晶矽膜)之多晶矽膜形成方法，且特定言之係關於用於半導體製程之技術。本文中使用之術語"半導體製程"包括各種類型之製程，其經執行以在諸如半導體晶圓或用於例如液晶顯示器(LCD)之平板顯示器(FPD)之玻璃基板的目標基板上藉由於該目標基板上以預定圖案形成半導體層、絕緣層及導電層而製造半導體器件或具有待連接至半導體器件之佈線層、電極及其類似物之結構。
半導體器件包含各種薄膜，其中一者為摻雜有磷(P)或硼(B)之多晶矽膜。該等摻雜多晶矽膜用於電阻器元件、閘電極及互連線。
在形成此類型之摻雜多晶矽膜的情況下，通常使用低壓化學氣相沈積(CVD)，因為此製程具高可控性，且不對目標基板產生損害(與離子植入不同)。
習知地，廣泛使用垂直熱處理裝置以藉由低壓CVD形成摻雜有磷之多晶矽膜。在於垂直熱處理裝置中形成摻雜有磷之多晶矽膜的情況下，將上面支撐有許多半導體晶圓(其可簡稱為晶圓)之晶舟載入至反應管中。接著，將反應管內部設定在(例如)590℃或590℃以上之溫度，且將諸如單矽烷(SiH4 )氣體及磷化氫(PH3 )氣體之處理氣體供應至反應管中，同時將反應管內部設定在預定真空水準(例如，日本專利申請案KOKAI公開案第9-129562號)。存在一替代方法，其中二矽烷(Si2 H6 )氣體替代單矽烷氣體用作膜形成氣體，且將處理溫度設定為(例如)580℃或580℃以下以形成摻雜有磷之非晶矽膜，且接著，在例如600℃至1,000℃之溫度下對非晶矽膜進行退火及複晶化(例如，日本專利申請案KOKAI公開案第7-86173號)。
近年來，半導體器件之設計原則已愈加朝向小型化改變，此要求在形成圖案中之非常高的處理準確性。然而，在藉由上文描述之技術形成摻雜有磷之多晶矽膜的情況下，膜之晶粒度具有約300nm之下限，其使得難以滿足所需微型製造。
本發明之一目標為提供用於形成多晶矽膜之多晶矽膜形成方法，其允許摻雜有磷或硼之多晶矽膜具有精細晶粒。
根據本發明之第一態樣，提供用於形成摻雜有磷或硼之多晶矽膜之多晶矽膜形成方法，該方法包含：在反應容器內部加熱置放於真空氛圍中之目標基板，且朝該反應容器中供應一矽膜形成氣體、一用於以磷或硼摻雜一膜之摻雜氣體，及一含有用以延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化之組份的粒度調整氣體，藉此在目標基板上沈積摻雜有磷或硼之矽膜。
根據本發明之第二態樣，提供用於形成摻雜有磷或硼之多晶矽膜之多晶矽膜形成方法，該方法包含：在目標基板上沈積摻雜有磷或硼之非晶矽膜，同時將容納目標基板之反應容器內部設定在真空氛圍之第一壓力及400℃至650℃之第一溫度，且以第一流動速率朝反應容器中供應矽烷族氣體，以小於該第一流動速率之第二流動速率朝反應容器中供應用於以磷或硼摻雜一膜之摻雜氣體，且以小於第一流動速率之第三流動速率朝反應容器中供應含有用以延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化之組份的粒度調整氣體，該粒度調整氣體包含至少一選自由C2 H4 氣體、N2 O氣體、NO氣體及NH3 氣體組成之群的氣體；及對該非晶矽膜執行熱處理，同時將容納目標基板之反應容器內部設定在高於第一壓力之第二壓力及550℃至1,100℃且高於第一溫度之第二溫度，藉此將非晶矽膜轉化為摻雜有磷或硼之多晶矽膜。
本發明之額外目標及優勢將在以下描述中得到陳述，且部分將自該描述顯而易見，或可藉由實踐本發明而被習得。可經由後文中特別指出之手段及組合來實現並獲得本發明之目標及優勢。
併入說明書且組成其一部分之隨附圖式說明本發明之實施例，且詳細描述與上文所列之概括描述及下文所列之實施例一起用以闡述本發明之原理。
現將參看隨附圖式描述本發明之實施例。在以下描述中，以相同參考數字表示具有大體上相同之功能及配置的組成元件，且將僅在必要時進行重複描述。
圖1為展示用於執行根據本發明之實施例之膜形成方法的膜形成裝置之剖視正面圖。膜形成裝置1包括爐2，該爐2係由具有頂板之圓柱形熱絕緣套管3及安置於熱絕緣套管3內表面中的加熱器4形成。爐2係支撐於底板5上。
爐2覆蓋具有一由外管11及內管12形成之雙重管結構的反應容器或反應管10。外管11係由(例如)石英製成且具有封閉頂部，而內管12係由(例如)石英製成且以同心方式安置於外管11內部。加熱器4係經設定以環繞反應管10。
外管11及內管12在其底部處係由一由(例如)不鏽鋼製成之圓柱形歧管13支撐。歧管13具有一底部口，其藉由罩蓋部分14打開及以氣密密封狀態關閉。
罩蓋部分14具有在中心處延伸之旋轉桿15並藉由(例如)磁流體密封以氣密密封狀態可旋轉地支撐。旋轉桿15之下端係連接至由升降台16支撐之旋轉機構17，且旋轉桿15之上端係固定在轉盤18。經由熱絕緣圓柱體19將由(例如)石英製成之晶圓固持器或晶舟20置放於轉盤18上。晶舟20係經結構化以支撐一些(諸如約50至150)以預定間隔沿垂直方向堆疊之晶圓W。升降台16係藉由升降機構(未圖示)上下移動以將晶舟20載入至反應管10中及自反應管10卸載晶舟20。在將晶舟20載入至反應管10中時，罩蓋部分14與歧管13緊密接觸以將此部分設定為氣密密封狀態。
膜形成裝置1包括膜形成氣體供應機構21、摻雜氣體供應機構22及粒度調整氣體供應機構23。膜形成氣體供應機構21係用於將膜形成氣體供應至反應管10中。摻雜氣體供應機構22係用於將摻雜氣體供應至反應管10中。粒度調整氣體供應機構23係用於將用於調整待形成之摻雜多晶矽膜之晶粒度的氣體供應至反應管10中。
膜形成氣體供應機構21包括膜形成氣體供應源25及在底部附近穿過歧管13之側壁以自膜形成氣體供應源25供應膜形成氣體的膜形成氣體管線26。膜形成氣體管線26具備開關閥27及諸如質量流量控制器之流動速率控制器28來以受控流動速率供應膜形成氣體。膜形成氣體可為諸如單矽烷(SiH4 )氣體或二矽烷(Si2 H6 )氣體之矽烷族氣體。
摻雜氣體供應機構22包括摻雜氣體供應源29及在底部附近穿過歧管13之側壁以自摻雜氣體供應源29供應摻雜氣體的摻雜氣體管線30。摻雜氣體管線30具備開關閥31及諸如質量流量控制器之流動速率控制器32來以受控流動速率供應摻雜氣體。摻雜氣體可為用於以磷(P)摻雜膜之磷摻雜氣體或用於以硼(B)摻雜膜之硼摻雜氣體。磷摻雜氣體可為磷化氫(PH3 )氣體。硼摻雜氣體可為氟化硼(BF3 )氣體。
粒度調整氣體供應機構23包括粒度調整氣體供應源33及在底部附近穿過歧管13之側壁以自粒度調整氣體供應源33供應粒度調整氣體的粒度調整氣體管線34。粒度調整氣體管線34具備開關閥35及諸如質量流量控制器之流動速率控制器36來以受控流動速率供應粒度調整氣體。設想粒度調整氣體供應組份以與多晶矽晶體之Si鍵結且藉此延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化。該組份可選自碳(C)、氮(N)及氧(O)，且較佳地使用其中至少一者。因此，粒度調整氣體可選自含有此等組份中之至少一者的氣體，諸如含C氣體、含N氣體及含O氣體。特定言之，此氣體可由C2 H4 氣體、N2 O氣體、NO氣體及NH3 氣體中之一者或複數者形成。在該等氣體中，考慮穩定性、可控性及有效性，將C2 H4 氣體用作含C氣體為較佳的。
排氣管線38在上側附近連接至歧管13之側壁以經由外管11與內管12之間的間隙排出處理氣體。排氣管線38連接至用於自反應管10內部排出氣體的真空泵39(經由其上包括壓力調整閥等等之壓力調整機構40)。在使用壓力調整機構40以將反應管10內部之壓力調整為預定值時，反應管10之內部由真空泵39排空。
膜形成裝置1包括包含電腦之控制區50，其控制裝置1中之各別組件，諸如閥之驅動機構、質量流量控制器、加熱器電源及升降機構。控制區50包括儲存部分，其儲存用於在膜形成裝置1中執行製程的包括製程參數及製程序列之配方及用於讀取配方的程式等等。
接著，將給出對在上文描述之膜形成裝置中執行之膜形成方法的闡述。
首先，由加熱器4對反應管10內部加熱，使得晶舟20之中心(在垂直方向上的中心部分)經設定於較佳400℃至650℃，諸如525℃之溫度。在此狀態下，藉由升降台16經由底部口將其上支撐有一數目(諸如150)之晶圓W的晶舟20載入至反應管10中。
接著，將反應管10內部真空排氣為0.133Pa至26.6Pa，諸如0.399Pa之真空水準。其後，自膜形成氣體供應源25經由膜形成氣體管線26以100至3,000mL/min(sccm)，且較佳300至2,000mL/min之流動速率將諸如單矽烷氣體之膜形成氣體供應至內管12中。同時，自摻雜氣體供應源29經由摻雜氣體管線30以小於膜形成氣體之流動速率的流動速率將摻雜氣體供應至內管12中。在使用諸如磷化氫氣體之磷摻雜氣體的情況下，以1至500mL/min(sccm)，且較佳50至300mL/min之流動速率供應其。在替代磷摻雜氣體使用諸如氟化硼氣體之硼摻雜氣體的情況下，以0.05至50mL/min(sccm)，且較佳0.5至10mL/min之流動速率供應其。
另外，與膜形成氣體及摻雜氣體之供應同時，自粒度調整氣體供應源33經由粒度調整氣體管線34以小於膜形成氣體之流動速率的流動速率將粒度調整氣體供應至內管12中。粒度調整氣體之適當流動速率視氣體之類型而不同。在使用C2 H4 氣體之情況下，以1至100mL/min(sccm)，且較佳5至50mL/min之流動速率供應其。在使用N2 O氣體之情況下，以50mL/min(sccm)或較小之流動速率供應其。在使用NO氣體之情況下，以1至5mL/min(sccm)之流動速率供應其。在使用NH3 氣體之情況下，以1至100mL/min(sccm)之流動速率供應其。
接著，將反應管10內部排氣至較佳26.6Pa至266.6Pa，諸如53.3Pa之壓力，且以(例如)1rpm至10rpm之轉數旋轉晶舟20。藉由使用此等條件，執行膜形成製程歷時30分鐘。
在膜形成氣體為二矽烷氣體且粒度調整氣體為C2 H4 氣體之情況下，可將製程條件設定為如下。特定言之，以10至1,000mL/min(sccm)，且較佳50至500mL/min之流動速率供應二矽烷氣體。以1至100mL/min(sccm)，且較佳1至50mL/min之流動速率供應C2 H4 氣體。可將摻雜氣體之流動速率設定為處於與上文所述相同的範圍內。將膜形成溫度設定為350℃至650℃，同時將膜形成壓力設定為6.67Pa至1,333.3Pa，且較佳地設定為26.6Pa至666.6Pa。
藉由如上文所述而執行之膜形成製程，沈積摻雜有磷之非晶矽膜。在替代磷化氫氣體使用氟化硼氣體之情況下，以相同方式沈積摻雜有硼之非晶矽膜。
在膜形成製程之後，經由淨化氣體管線(未圖示)將諸如N2 氣體之淨化氣體供應至反應管10中以自反應管10內部排氣。接著，在供應諸如N2 氣體之預定退火氣體時，在高於膜形成壓力之壓力及高於膜形成溫度之溫度下執行退火製程。退火壓力較佳設定為2,666Pa至101,330Pa，且更佳設定為91,997Pa至101,330Pa。將退火溫度設定為較佳550℃至1,100℃，諸如950℃。可藉由使用單獨的熱處理裝置來執行退火製程。
藉由如上文所述而執行之退火製程，非晶矽膜結晶且轉化為多晶矽膜。因此形成之摻雜有磷或硼的多晶矽膜具有精細之晶粒度，且因此可非常良好地執行半導體器件之微型製造。
在此點上，習知的摻雜有磷或硼之多晶矽膜具有約300nm之粒度，其使得難以滿足所需微型製造。另一方面，根據本發明，使用粒度調整氣體以供應組份來與多晶矽晶體之Si鍵結且藉此延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化。特定言之，出於此目的，藉由使用分別含有碳(C)、氮(N)及氧(O)之含C氣體、含N氣體及含O氣體中的至少一者，使矽晶體小型化為100nm或100nm以下，藉此促進預定微型製造。
此係歸因於在將碳(C)、氮(N)及氧(O)供應至多晶矽膜中時分別形成Si-C鍵、Si-N鍵及Si-O鍵之機制。多晶矽晶體由柱狀晶體形成且可隨結晶之進行而生長以具有較大柱狀晶體。然而，在形成Si-C鍵、Si-N鍵及/或Si-O鍵之情況下，該等鍵延遲柱狀晶體之生長且促進隨機及小型化晶體之形成。
要求含C氣體、含N氣體及含O氣體在不高於膜形成溫度之溫度下分解且分別使C、N及O擴散至膜中。由如上文所描述之C2 H4 氣體、N2 O氣體、NO氣體及NH3 氣體來舉例說明此等氣體。
接著，將給出對藉由使用粒度調整氣體執行膜形成之實驗的結果之闡述。
特定言之，在圖1所示之裝置中，執行實驗以使得在晶舟上所支撐之50個晶圓上形成摻雜有磷的多晶矽膜，其中使用SiH4 氣體作為膜形成氣體，使用PH3 氣體作為摻雜氣體，個別地使用C2 H4 氣體、N2 O氣體及NO氣體作為粒度調整氣體。將基本條件設定為如下。
(1)膜形成製程：溫度：525℃，反應管內部之壓力：53.3Pa，SiH4 氣體流動速率：500mL/min(sccm)，且PH3 氣體流動速率：56.3mL/min(sccm)。
(2)退火製程：溫度：950℃，反應管內部之壓力：96,000Pa，且退火氣體(N2 氣體)流動速率：10,000mL/min(sccm)。
在第一實驗中，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且藉由二次離子質譜儀(SIMS)來量測因此形成之膜中的元素之密度。將量測條件設定為如下。
主要離子類型：Cs+ ，主要加速電壓：3.0kV，偵測區域：180mm×180mm，且量測機器：PHI ADEPT1010。
圖2A至圖2C展示此實驗之結果，其中圖2A係得自C2 H4 氣體，圖2B係得自N2 O氣體，且圖2C係得自NO氣體。如圖2A至圖2C中所示，C2 H4 氣體之使用使得C被引入至膜中，N2 O氣體之使用主要使得O被引入至膜中(但亦引入N)，且NO氣體之使用主要使得N被引入至膜中(但亦引入O)。在每一情況下，元素至膜中之引入量係與氣體流動速率成比例地增加。
在第二實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且在晶舟之頂部、中心及底部處之晶圓上量測膜形成速率。圖3展示此實驗之結果。如圖3中所示，膜形成速率視氣體之類型而有極大不同，其中C2 H4 氣體之使用致使膜形成速率隨流動速率之改變而有最小之改變。相互比較NO氣體與N2 O氣體之使用，NO氣體之使用致使膜形成速率隨流動速率之增大而更急劇地減小，亦即，此改變極視NO氣體之供應速率而定。因此，C2 H4 氣體及N2 O氣體之使用致使膜形成速率在晶圓間恆定而不受流動速率影響，而NO氣體之使用致使膜形成速率於晶圓間具一大變化，即使在3mL/min(sccm)之小流動速率下。
在第三實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且在晶舟之頂部、中心及底部處之晶圓上量測膜厚度之平面均勻性。圖4展示此實驗之結果。如圖4中所示，C2 H4 氣體及N2 O氣體之使用致使平面均勻性穩定而不受流動速率及晶圓位置影響，而NO氣體之使用致使對流動速率之依賴性強，使得平面均勻性在3mL/min(sccm)下底側上係遠較差的。
自圖3及圖4所示之結果判斷，已確認將C2 H4 氣體用作為C摻雜氣體在膜形成速率之穩定性的方面係最佳的。
在第四實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且在晶舟之頂部、中心及底部處之晶圓上量測膜中之磷濃度。圖5展示此實驗之結果。如圖5中所示，C2 H4 氣體之使用使得磷濃度隨流動速率之改變而基本上無改變，且致使磷濃度在晶圓間之變化非常小。另一方面，N2 O氣體及NO氣體之使用致使磷濃度隨流動速率之增大而減小。另外，NO氣體之使用致使磷濃度在晶圓間3mL/min(sccm)之流動速率下具大變化。退火與上文描述條件一起使用之況下，可獲得幾乎相同之圖案。自上文描述之結果判斷，已確認將C2 H4 氣體用作為C摻雜氣體在磷濃度之穩定性的方面為最佳的。
在第五實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且在晶舟之頂部、中心及底部處之晶圓上量測膜之濁度。濁度為表示表面狀態(表面粗糙度)之指數，其中其較低值表示較佳的表面狀態。藉由在於暗場測試中歸因於雷射束之散射而產生之低頻信號的基礎上偵測經處理晶圓表面之均勻性、粗糙度及鰭片不均勻性(fin unevenness)而獲得濁度。圖6展示此實驗之結果。如圖6中所示，C2 H4 氣體及N2 O氣體之使用致使表面狀態在流動速率增大之情況下獲充分改良。然而，NO氣體之使用致使表面狀態在流動速率增大之情況下無充分改良。
在第六實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜，且接著量測膜之粒度。藉由以透射電子顯微鏡(TEM)進行的對攝影影像之粒度分析來量測粒度。圖7展示藉由此實驗獲得之流動速率與粒度之間的關係。如圖7中所示，每一氣體之使用提供使粒度減小至100nm或100nm以下之目標水準的效應。在該等氣體中，NO氣體之使用致使粒度在小流動速率下急劇減小。另一方面，C2 H4 氣體之使用致使粒度隨流動速率之改變而具最小之減小率。N2 O氣體之使用致使在其之間的中等程度之效應。然而，三種氣體之使用在所達成粒度上未展示出大的差異。自上文描述之結果判斷，已確認考慮可控性，C2 H4 氣體之使用對於獲得預定粒度為最佳的，因為粒度隨著流動速率之改變而逐漸改變。圖8為展示元素之濃度與粒度之間的關係之曲線圖。關於元素之濃度，圖8之水平軸表示對於N2 O氣體的膜中之O濃度，對於NO氣體的膜中之N濃度及對於C2 H4 氣體的膜中之C濃度，其對應於圖2A至圖2C中所示之SIMS的結果。如圖8中所示，C2 H4 氣體之使用致使粒度之改變隨C濃度之改變而具良好線性。此亦支援以下事實：考慮粒度可控性，C2 H4 氣體之使用為最佳的。
在第七實驗中，在上文描述之條件下，分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜，且接著量測膜之電阻率。圖9展示藉由此實驗獲得之流動速率與電阻率之間的關係。如圖9中所示，電阻率視氣體之類型而極大地不同，但每一氣體之使用均致使電阻率在氣體流動速率增大之情況下增大，其中C2 H4 氣體之使用傾向於展示出最低的電阻率。圖10為展示元素之濃度與電阻率之間的關係之曲線圖。關於元素之濃度，圖10之水平軸表示對於N2 O氣體的膜中之O濃度，對於NO氣體的膜中之N濃度及對於C2 H4 氣體的膜中之C濃度，其對應於圖2A至圖2C中所示之SIMS的結果。如圖10中所示，C之使用傾向於展示出最低的電阻率，但此未必得到滿足，因為電阻率亦視膜中之磷濃度而定。圖11為展示在表示於水平軸上之粒度與表示於垂直軸上之電阻率之間的關係之曲線圖。如圖11中所示，電阻率隨粒度之減小而增大。
自上文描述之結果判斷，已確認粒度調整氣體可包含用作含N氣體之NO氣體、用作含O氣體之N2 O氣體及用作含C氣體之C2 H4 氣體中的任一者，但在總體上考慮穩定性、可控性及電阻率，將C2 H4 氣體用作為含C氣體為最佳的。另外，因為電阻率隨粒度之減小而增大，所以應判定粒度調整氣體之流動速率以設定使得電阻率處於容許範圍內之粒度。
根據上文描述之本發明之實施例，在供應含有用以延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化的組份之粒度調整氣體之同時執行膜形成。因此，將摻雜有磷或硼之多晶矽膜形成為具有精細晶粒。
本發明不限於上文描述之實施例，且其可以各種方式被修改。舉例而言，在上文描述之實施例中，非晶矽膜首先形成，且接著藉由退火而複晶化。或者，本發明可應用於在600℃或600℃以上之多晶矽形成溫度下執行膜形成以直接形成多晶矽膜的情況。在上文描述之實施例中，執行分批製程以一同處理複數個基板。或者，本發明可應用於單基板製程。
粒度調整氣體可為不同於實施例中所描述之氣體的氣體，只要該氣體含有用以與多晶矽晶體之Si鍵結且藉此延遲自多晶矽晶體形成柱狀晶體且促進多晶矽晶體之小型化的組份便可。目標物件不限於半導體晶圓，且其可為諸如用於平板顯示器(FPD)之玻璃基板的另一基板。
熟習此項技術者將易於想到額外優勢及修改。因此，本發明在其較廣態樣上不限於本文中所展示及描述的特定細節及代表性實施例。因此，可在不脫離如由所附申請專利範圍及其等效物界定的一般發明概念之精神或範疇之情況下進行各種修改。
1．．．膜形成裝置
2．．．爐
3．．．圓柱形熱絕緣套管
4．．．加熱器
5．．．底板
10．．．反應容器或反應管
11．．．外管
12．．．內管
13．．．圓柱形歧管
14．．．罩蓋部分
15．．．旋轉桿
16．．．升降台
17．．．旋轉機構
18．．．轉盤
19．．．熱絕緣圓柱體
20．．．晶圓固持器或晶舟
21．．．膜形成氣體供應機構
22．．．摻雜氣體供應機構
23．．．粒度調整氣體供應機構
25．．．膜形成氣體供應源
26．．．膜形成氣體管線
27．．．開關閥
28．．．流動速率控制器
29．．．摻雜氣體供應源
30．．．摻雜氣體管線
31．．．開關閥
32．．．流動速率控制器
33．．．粒度調整氣體供應源
34．．．粒度調整氣體管線
35．．．開關閥
36．．．流動速率控制器
38．．．排氣管線
39．．．真空泵
40．．．壓力調整機構
50．．．控制區
W．．．晶圓
圖1為展示用於執行根據本發明之實施例之膜形成方法的膜形成裝置之剖視正面圖；
圖2A、圖2B及圖2C為展示由二次離子質譜儀(SIMS)量測的摻雜有磷之非晶矽膜中之元素之密度的曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來形成膜，同時將每一氣體之流動速率設定為不同值；
圖3為展示流動速率與膜形成速率之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來形成摻雜有磷之非晶矽膜，同時將每一氣體之流動速率設定為不同值；
圖4為展示晶舟之頂部、中心及底部處之晶圓上的膜厚度之平面均勻性之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來形成摻雜有磷之非晶矽膜，同時將每一氣體之流動速率設定為不同值；
圖5為展示晶舟之頂部、中心及底部處之晶圓上的膜中之磷濃度之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值；
圖6為展示晶舟之頂部、中心及底部處之晶圓上的膜之濁度之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值；
圖7為展示流動速率與粒度之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜；
圖8為展示元素之濃度與粒度之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜；
圖9為展示流動速率與電阻率之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜；
圖10為展示元素之濃度與電阻率之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，同時將每一氣體之流動速率設定為不同值，且隨後進行退火以獲得多晶矽膜；且
圖11為展示粒度與電阻率之間的關係之曲線圖，其中分別藉由使用C2 H4 氣體、N2 O氣體及NO氣體來執行膜形成製程，且隨後進行退火以獲得多晶矽膜。

Claims (12)

  1. 一種用於形成一摻雜有磷或硼之多晶矽膜之多晶矽膜形成方法，該方法包含：在一反應容器內部加熱一置放於一真空氛圍中之一目標基板，且朝該反應容器中供應一矽膜形成氣體、一用於以磷或硼摻雜一膜之摻雜氣體，及C2 H4 作為一含有一用以延遲自一多晶矽晶體形成柱狀晶體且促進該多晶矽晶體之小型化之組份的粒度調整氣體，藉此在該目標基板上沈積一摻雜有磷或硼之矽膜。
  2. 如請求項1之方法，其中該矽膜為一非晶矽膜，且該方法進一步包含對該非晶矽膜執行一熱處理，藉此將該非晶矽膜轉化為一摻雜有磷或硼之多晶矽膜。
  3. 如請求項1之方法，其中該矽膜形成氣體包含一矽烷族氣體。
  4. 如請求項1之方法，其中該方法係經配置以形成具有100nm或100nm以下之平均粒度的多晶矽晶體之多晶矽膜。
  5. 如請求項1之方法，其中以一小於該矽膜形成氣體之流動速率的流動速率供應該粒度調整氣體。
  6. 一種用於形成一摻雜有磷或硼之多晶矽膜之多晶矽膜形成方法，該方法包含：在該目標基板上沈積一摻雜有磷或硼之非晶矽膜，同時將容納一目標基板之反應容器內部設定在一真空氛圍之第一壓力及400℃至650℃之第一溫度，且以第一流動速率朝該反應容器中供應一矽烷族氣體，以一小於該第 一流動速率之第二流動速率朝該反應容器中供應一用於以磷或硼摻雜一膜之摻雜氣體，且以一小於該第一流動速率之第三流動速率朝該反應容器中供應C2 H4 作為一含有一用以延遲自一多晶矽晶體形成柱狀晶體且促進該多晶矽晶體之小型化之組份的粒度調整氣體；及對該非晶矽膜執行一熱處理，同時將容納該目標基板之該反應容器內部設定在高於該第一壓力之第二壓力及550℃至1,100℃且高於該第一溫度之第二溫度，藉此將該非晶矽膜轉化為一摻雜有磷或硼之多晶矽膜。
  7. 如請求項6之方法，其中該方法係經配置以形成具有100nm或100nm以下之平均粒度的多晶矽晶體之多晶矽膜。
  8. 如請求項6之方法，其中該矽烷族氣體包含SiH4 氣體或Si2 H6 氣體。
  9. 如請求項8之方法，其中該摻雜氣體包含PH3 氣體或BF3 氣體。
  10. 如請求項9之方法，其中該矽烷族氣體為SiH4 氣體，該第一流動速率為100mL/min至3,000mL/min，該粒度調整氣體為C2 H4 氣體，且該第三流動速率為1mL/min至100mL/min。
  11. 如請求項9之方法，其中該矽烷族氣體為Si2 H6 氣體，該第一流動速率為10mL/min至1,000mL/min，該粒度調整氣體為C2 H4 氣體，且該第三流動速率為1mL/min至100mL/min。
  12. 如請求項6之方法，其中該第一壓力為26.6Pa至266.6Pa，且該第二壓力為91,997Pa至101,330Pa。
TW097138788A 2007-10-12 2008-10-08 形成多晶矽膜之方法 TWI489524B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007266558A JP5311791B2 (ja) 2007-10-12 2007-10-12 ポリシリコン膜の形成方法

Publications (2)

Publication Number Publication Date
TW200921766A TW200921766A (en) 2009-05-16
TWI489524B true TWI489524B (zh) 2015-06-21

Family

ID=40572163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138788A TWI489524B (zh) 2007-10-12 2008-10-08 形成多晶矽膜之方法

Country Status (5)

Country Link
US (1) US7923357B2 (zh)
JP (1) JP5311791B2 (zh)
KR (1) KR101196576B1 (zh)
CN (1) CN101409232B (zh)
TW (1) TWI489524B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5794949B2 (ja) * 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
JP2016092051A (ja) * 2014-10-30 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6541591B2 (ja) * 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6554438B2 (ja) 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
CN106328586A (zh) * 2016-08-24 2017-01-11 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板
US20190390949A1 (en) * 2018-06-21 2019-12-26 Applied Materials, Inc. Methods, apparatuses and systems for conductive film layer thickness measurements
JP7190880B2 (ja) 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4014037A (en) * 1974-03-30 1977-03-22 Sony Corporation Semiconductor device
GB2297427A (en) * 1995-01-25 1996-07-31 Nec Corp Stacked capacitor electrode having a large surface area
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
TW200633022A (en) * 2005-02-07 2006-09-16 Samsung Electronics Co Ltd Method of manufacturing an epitaxial semiconductor substrate and method of manufacturing a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420887A1 (de) * 1984-06-05 1985-12-05 Telefunken electronic GmbH, 7100 Heilbronn Solarzelle
CN1021528C (zh) * 1991-03-19 1993-07-07 浙江大学 半导体气相外延的减压方法及***
JPH0786173A (ja) 1993-09-16 1995-03-31 Tokyo Electron Ltd 成膜方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
JP3373990B2 (ja) 1995-10-30 2003-02-04 東京エレクトロン株式会社 成膜装置及びその方法
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
JP2004146735A (ja) * 2002-10-28 2004-05-20 Mitsubishi Heavy Ind Ltd シリコン光起電力素子及びその製造方法
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP3872071B2 (ja) * 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4014037A (en) * 1974-03-30 1977-03-22 Sony Corporation Semiconductor device
GB2297427A (en) * 1995-01-25 1996-07-31 Nec Corp Stacked capacitor electrode having a large surface area
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
TW200633022A (en) * 2005-02-07 2006-09-16 Samsung Electronics Co Ltd Method of manufacturing an epitaxial semiconductor substrate and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP5311791B2 (ja) 2013-10-09
KR101196576B1 (ko) 2012-11-01
CN101409232B (zh) 2012-04-25
US20090124077A1 (en) 2009-05-14
TW200921766A (en) 2009-05-16
KR20090037821A (ko) 2009-04-16
CN101409232A (zh) 2009-04-15
US7923357B2 (en) 2011-04-12
JP2009099582A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI489524B (zh) 形成多晶矽膜之方法
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
US7354858B2 (en) Film formation method and apparatus for semiconductor process
KR101451716B1 (ko) 성막 방법 및 성막 장치
US20080246101A1 (en) Method of poly-silicon grain structure formation
KR101552856B1 (ko) 성막 방법 및 성막 장치
KR20180038536A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5697849B2 (ja) 半導体装置の製造方法及び基板処理装置
JP6774972B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW201308407A (zh) 矽膜之形成方法與設備
JPH0786174A (ja) 成膜装置
US20230170215A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, recording medium and method of processing substrate
KR100861853B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US5677235A (en) Method for forming silicon film
KR102072272B1 (ko) 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체
KR100413914B1 (ko) 성막방법
KR20200030451A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP4553227B2 (ja) 熱処理方法
US20230151480A1 (en) Film deposition method and method for forming polycrystalline silicon film
CN111748788B (zh) 成膜方法和成膜装置
JP2007324478A (ja) 基板処理装置
KR100280690B1 (ko) 도우프트 박막의 막형성방법
KR20200115171A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees