TWI489122B - 電路使用期計量裝置與方法 - Google Patents

電路使用期計量裝置與方法 Download PDF

Info

Publication number
TWI489122B
TWI489122B TW102127684A TW102127684A TWI489122B TW I489122 B TWI489122 B TW I489122B TW 102127684 A TW102127684 A TW 102127684A TW 102127684 A TW102127684 A TW 102127684A TW I489122 B TWI489122 B TW I489122B
Authority
TW
Taiwan
Prior art keywords
circuit
associated signal
relationship
target
lifetime
Prior art date
Application number
TW102127684A
Other languages
English (en)
Other versions
TW201506423A (zh
Inventor
Ta Hsun Yeh
Yuh Sheng Jean
Chi Shun Weng
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW102127684A priority Critical patent/TWI489122B/zh
Priority to US14/330,250 priority patent/US20150035555A1/en
Publication of TW201506423A publication Critical patent/TW201506423A/zh
Application granted granted Critical
Publication of TWI489122B publication Critical patent/TWI489122B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

電路使用期計量裝置與方法
本發明是關於計量裝置與方法,尤其是關於電路使用期計量裝置與方法。
一般電子元件(例如一積體電路)的使用期與其操作條件有關。在正常的操作條件下,一積體電路具有一正常使用期;然而,若使用者藉由改變該積體電路之操作條件以達到更高的運作表現,該積體電路之使用期就會相對應地衰減。通常而言,使用者可提高該積體電路之操作電壓及/或工作頻率來加強該積體電路的運作表現(例如速度),但操作條件設定的愈嚴苛及/或超載運作的時間愈久,該積體電路的使用期就會衰減得愈多。儘管一積體電路於生產過程中會進行可靠度分析以瞭解該積體電路之正常使用期,不過由於使用者的使用習慣無法預知,因此該積體電路之實際使用期限可能與預期期限有很大落差。
鑑於上述,本發明之一目的在於提供一種電路使用期計量裝置與一種電路使用期計量方法,以偵測一目標電路之剩餘使用期,藉此及早作出因應。
本發明揭露了一種電路使用期計量裝置,用來估測一目標電路之剩餘使用期。依據本發明之一實施例,該電路使用期計量裝置包含:一關聯訊號產生電路,用來提供一關聯訊號,該關聯訊號產生電路與該目標電路之至少一操作條件係相應地變化;一儲存電路,用來儲存一參考時脈與該關聯訊號之一初始關係;一計量電路,耦接該參考時脈接收端與該關聯訊號產生電路,用來計量該參考時脈與該關聯訊號之一當前關係;以及一估測電路,耦接該儲存電路與該計量電路,用來依據該初始關係與該當前關係產生一估測值,其中該估測值指示該目標電路之剩餘使用期。
上述實施例中,該電路使用期計量裝置可進一步包含:一控制電路,耦接該估測電路,用來依據該估測值限制該至少一操作條件之變化範圍,藉此延長該目標電路之剩餘使用期或避免其惡化。
本發明亦揭露了一種電路使用期計量方法,係由本發明之電路使用期計量裝置或其等效裝置來執行,用來估測一目標電路之剩餘使用期。依據本發明之一實施例,該電路使用期計量方法包含下列步驟:接收一參考時脈;利用一關聯訊號產生電路提供一關聯訊號,該關聯訊號產生電路與前述目標電路之至少一操作條件係相應地變化;儲存該參考時脈與該關聯訊號之一初始關係;計量該參考時脈與該關聯訊號之一當前關係;以及依據該初始關係與該當前關係產生一估測值,其中該估測值指示該目標電路之剩餘使用期。
上述實施例中,該電路使用期計量方法可進一步包含:依據該估測值限制該至少一操作條件之變化範圍,藉此延長該目標電路之剩餘使用期或避免其惡化。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含電路使用期計量裝置與方法,用來估測一目標電路之剩餘使用期,藉此自動地或讓使用者選擇性地依據該剩餘使用期調整該目標電路之操作條件,以延長該目標電路之剩餘使用期或避免其惡化。該裝置及方法可應用於一積體電路或一系統裝置,在實施為可能的前提下,本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明,亦即本發明之實施並不限於後敘之實施例。由於本發明之電路使用期計量裝置所包含之部分元件單獨而言可能為已知元件,因此在不影響該裝置發明之充分揭露及可實施性的前提下,以下說明對於已知元件的細節將予以節略。此外,本發明之電路使用期計量方法可藉由本發明之電路使用期計量裝置或其等效裝置來實現,在不影響該方法發明之充分揭露及可實施性的前提下,以下方法發明之說明將著重於步驟內容而非硬體。
請參閱圖1,其係本發明之電路使用期計量裝置之一實施例的示意圖,該實施例可估測一目標電路之剩餘使用期,並據以提供一估測值以供因應,該目標電路可以是一積體電路或該積體電路中容易受操作條件改變所影響的部分(例如運作速度最快的部分),並可包含於該電路使用期計量裝置中或獨立於該電路使用期計量裝置外。如圖所示,該電路使用期計量裝置100包含:一參考時脈接收端110,用來接收一參考時脈,該參考時脈與一目標電路120之剩餘使用期不相關,或兩者之相關性可忽略,因此該參考時脈可作為估測該剩餘使用期之基準,本實施例中,該參考時脈係一晶體時脈(例如一石英振盪器所產生之時脈)或衍生自該晶體時脈之一振盪時脈(例如一鎖相迴路所產生之時脈);一關聯訊號產生電路130,用來提供一關聯訊號,該關聯訊號產生電路130與前述目標電路120之至少部分操作條件係相應地變化(例如同步或比例變化),藉此使該關聯訊號反映出該目標電路120之剩餘使用期,舉例來說,當該目標電路120之操作電壓、操作頻率及/或使用次數上升時,該關聯訊號產生電路130之操作電壓、操作頻率及/或使用次數也一同上升,因此若該目標電路120之狀態退化,該關聯訊號產生電路130之狀態也會同步退化,使得該關聯訊號反映出該退化狀態;一儲存電路140(例如一非揮發性記憶體),用來儲存該參考時脈與該關聯訊號之一初始關係,以作為估測該剩餘使用期之參考依據,舉例來說,該儲存電路140儲存該參考時脈與該關聯訊號之一初始週期比例或其等效值,以作為該初始關係;一計量電路150(例如一計數電路),耦接該參考時脈接收端110與該關聯訊號產生電路120,用來計量該參考時脈與該關聯訊號之一當前關係,以作為估測該剩餘使用期之比較依據,舉例來說,該計量電路150計量該參考時脈與該關聯訊號之一當前週期比例或其等效值,以作為該當前關係;以及一估測電路160,耦接該儲存電路140與該計量電路150,用來依據上述初始關係與當前關係產生一估測值,其中該估測值用以指示該目標電路130之剩餘使用期或其等效值,亦即該估測值對應或相關於該目標電路130之剩餘使用期。舉例來說,該估測值可以是該當前關係與該初始關係之比例、或該比例乘以一固定或可變係數、或與該比例相對應之一預設值(例如一查找表之數值)或預估的剩餘使用期。
請繼續參閱圖1,本實施例中,該參考時脈係由一參考時脈產生電路(未圖示)所產生,該參考時脈產生電路可包含於該電路使用期計量裝置100中或獨立於該計量裝置100外。另外,該關聯訊號產生電路130於一實施樣態中與該目標電路120分開運作,亦即兩者之運作互不干涉,但兩者於電路使用期計量裝置100中的位置可相鄰近,以使關聯訊號產生電路130更精確地反應目標電路120的狀況,舉例來說,該關聯訊號產生電路130係一時脈產生電路(例如一環式振盪器(Ring Oscillator)),用來獨立地產生一時脈訊號以作為該關聯訊號,由於該時脈產生電路與目標電路120之至少部分操作條件係相應地變化,因此若該時脈產生電路隨著該目標電路120之使用狀況而愈常使用或愈常處於超壓狀態,在同樣的操作條件下該時脈產生電路所產生之時脈頻率將愈來愈慢,藉此反映出該目標電路120之當前狀況(或說剩餘使用期),而上述時脈頻率之變化可記錄於一儲存單元中以供估測電路160據以進行估測。於另一實施樣態中,該關聯訊號產生電路130耦接該目標電路120(如圖1之虛線箭頭所示),用來依據該目標電路120之訊號提供該關聯訊號,舉例來說,該關聯訊號產生電路130係一傳輸路徑,用來將該目標電路120之訊號作為該關聯訊號以輸出至前述計量電路150,其中該訊號可為相關於該目標電路120之速度(如時脈速度、電路操作速度、或相關於電路延遲所對應的速度)之一特定訊號。再者,前述儲存電路140於本發明另一實施例中除了儲存該參考時脈與該關聯訊號之初始關係外,另儲存該目標電路120之訊號與該關聯訊號之一相對關係(例如一查找表),此時該估測電路160可依據該相對關係、該初始關係以及該當前關係來產生該估測值,舉例來說,該相對關係可以是一固定比例(例如1:1)或一線性或非線性關係而可用一查找表來表示,該估測電路160可以將該當前關係與該初始關係之比例乘以該固定比例來產生該估測值,或將該當前關係與該初始關係之比例乘以與該比例相對應之查找表數值來產生該估測值。
請參閱圖2,其係本發明之電路使用期計量裝置之另一實施例的示意圖,本實施例與圖1之實施例的差別在於本實施例包含一控制電路170,耦接該估測電路160,用來依據該估測值限制該至少部分操作條件的變化範圍,或依據該估測值發出警示以提醒使用者停止過載操作,藉此延長該目標電路120之剩餘使用期或避免其惡化。舉例來說,該控制電路170可以是一可程式化邏輯電路、一包含比較器、暫存器及/或邏輯閘之電路組合或一包含軟硬體之系統電路,用來比較該估測值與一門檻值,並於該估測值達到該門檻值時減少該至少部分操作條件之變化範圍(例如減少操作電壓及/或頻率的可調範圍)或降低該至少部分操作條件(例如降低操作電壓及/或頻率),或發出警示以提醒使用者停止過載操作,藉此減緩該目標電路120之剩餘使用期的縮減速度,更精確地說,上述門檻值代表該一預設剩餘使用期(例如該目標電路之正常使用期的40%或正常剩餘使用期的60%),當該估測值達到該門檻值時,該控制電路170即自動減少該目標電路120之操作條件的變動範圍(其中該變動範圍可能為零,代表該目標電路120被禁止進行超載運作)或自動降低該目標電路120之操作條件至一預設正常操作條件或以下,或者該控制電路170發出警示以提醒使用者該目標電路120之剩餘使用期可能不足,藉此減輕或停止該目標電路120之過載操作。上述正常使用期一般而言為一固定值(例如一代表15年的數值),正常剩餘使用期則為一變動值(例如一隨著該目標電路120之累積工作時間而減少的數值),由於該二數值之決定非屬本發明之討論範圍,且本技術領域人士能依其需求或設計規範來決定如何使用該二數值之任一以設定該門檻值,因此在不影響本發明之揭露或可實施性的前提下,關於該二數值之說明在此不予贅述。
請注意,依據設計之不同,前述估測值可能在高於或低於該門檻值時被視為達到該門檻值。另外,前揭目標電路120與關聯訊號產生電路130之操作電壓及/或頻率等操作條件的控制可透過一電源管理電路來實現,該電源管理電路可整合於該控制電路170中或獨立於該控制電路170外,由於電源管理電路及其運作屬於本技術領域之通常知識,因此在不違反本發明之揭露要求及可實施性的前提下,不必要的說明在此予以節略。另請注意,前述實施例所列舉之數值或電路的實施樣態係供瞭解本發明之用,非用以限制本發明之實施範圍,換句話說,本技術領域具有通常知識者能依其需求或設計規範來設定數值或採用適合的元件以實施本發明。
除前述之裝置發明外,本發明另揭露了一種電路使用期計量方法,係由本發明之電路使用期計量裝置或其等效裝置來執行,該方法用來估測一目標電路之剩餘使用期,並提供一估測值以供因應。請參閱圖3,其係本方法發明之一實施例的流程圖,包含下列步驟:步驟S310:接收一參考時脈;步驟S320:利用一關聯訊號產生電路提供一關聯訊號,該關聯訊號產生電路與前述目標電路之至少部分操作條件(例如操作電壓、頻率及/或次數)係相應地變化(例如同步變化)。依據本實施例之一實施樣態,該關聯訊號係依據該目標電路之訊號而產生;依據本實施例之另一實施樣態,該關聯訊號與該目標電路所產生之訊號無關;步驟S330:儲存該參考時脈與該關聯訊號之一初始關係。舉例來說,該初始關係為該參考時脈與該關聯訊號之一初始週期比例或其等效值;步驟S340:計量該參考時脈與該關聯訊號之一當前關係。舉例來說,該當前關係為該參考時脈與該關聯訊號之一當前週期比例或其等效值;以及步驟S350:依據該初始關係與該當前關係產生一估測值,其中該估測值指示該目標電路之剩餘使用期。舉例來說,該估測值可以是該當前關係與該初始關係之比例、或該比例乘以一固定或可變係數、或與該比例相對應之一預設值(例如一查找表之數值)。
除上述之步驟外,本實施例尚可包含下列步驟:步驟S335(未圖示):儲存該目標電路之訊號與該關聯訊號之一相對關係,其中該相對關係可以是一固定比例(例如1:1的頻率關係)或一線性或非線性關係而可用一查找表來表示。此時,步驟S350進一步包含:依據該相對關係、該初始關係以及該當前關係產生該估測值。舉例來說,步驟S350可將該當前關係與該初始關係之比例乘以上述固定比例來產生該估測值,或將該當前關係與該初始關係之比例乘以與該比例相對應之查找表數值來產生該估測值。
另外,圖3之實施例另可包含下列步驟:步驟S360(未圖示):依據該估測值限制該至少部分操作條件之變化範圍,藉此延長該目標電路之剩餘使用期或避免其惡化。舉例來說,步驟S360比較該估測值與一門檻值,並於該估測值達到該門檻值時減少該至少部分操作條件之變化範圍(例如減少操作電壓及/或頻率之可調範圍)及/或降低該至少部分操作條件(例如降低操作電壓及/或頻率),藉此減輕或停止該目標電路之過載操作。
由於本技術領域具有通常知識者可藉由圖1與圖2之裝置發明的揭露內容來瞭解圖3之方法發明的實施細節與變化,因此,為避免贅文,在不影響該方法發明之揭露要求及可實施性的前提下,重複及冗餘之說明將予以節略。請注意,前述方法發明之步驟在實施為可能的情形下並無執行順序之限制。
綜上所述,本發明所揭露之電路使用期計量裝置與方法能夠估測一目標電路之剩餘使用期,並自動地或讓使用者選擇性地依據該剩餘使用期調整該目標電路的操作條件,藉此延長該目標電路之剩餘使用期或避免其惡化,簡言之,本發明能於過載操作的影響下確保電路的使用期限。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之請求項所界定者為準。
100‧‧‧電路使用期計量裝置
110‧‧‧參考時脈接收端
120‧‧‧目標電路
130‧‧‧關聯訊號產生電路
140‧‧‧儲存電路
150‧‧‧計量電路
160‧‧‧估測電路
170‧‧‧控制電路
S310‧‧‧接收一參考時脈
S320‧‧‧利用一關聯訊號產生電路提供一關聯訊號,該關聯訊號產生電路與一目標電路之至少部分操作條件係同步變化
S330‧‧‧儲存該參考時脈與該關聯訊號之一初始關係
S340‧‧‧計量該參考時脈與該關聯訊號之一當前關係
S350‧‧‧依據該初始關係與該當前關係產生一估測值,其中該估測值指示該目標電路之剩餘使用期
〔圖1〕為本發明之電路使用期計量裝置之一實施例的示意圖;〔圖2〕為本發明之電路使用期計量裝置之另一實施例的示意圖;以及〔圖3〕為本發明之電路使用期計量方法之一實施例的示意圖。
100‧‧‧電路使用期計量裝置
110‧‧‧參考時脈接收端
120‧‧‧目標電路
130‧‧‧關聯訊號產生電路
140‧‧‧儲存電路
150‧‧‧計量電路
160‧‧‧估測電路

Claims (16)

  1. 一種電路使用期計量裝置,用來估測一目標電路之剩餘使用期,包含:一關聯訊號產生電路,用來提供一關聯訊號,該關聯訊號產生電路與該目標電路之至少一操作條件係相應地變化;一儲存電路,用來儲存一參考時脈與該關聯訊號之一初始關係;一計量電路,耦接該關聯訊號產生電路,用來計量該參考時脈與該關聯訊號之一當前關係;以及一估測電路,耦接該儲存電路與該計量電路,用來依據該初始關係與該當前關係產生一估測值,其中該估測值對應該目標電路之一剩餘使用期。
  2. 如請求項第1項所述之電路使用期計量裝置,其進一步包含:一參考時脈產生電路,用來產生該參考時脈,其中該參考時脈係一晶體時脈或衍生自該晶體時脈之一振盪時脈。
  3. 如請求項第1項所述之電路使用期計量裝置,其中該關聯訊號產生電路耦接該目標電路,並依據該目標電路之訊號提供該關聯訊號。
  4. 如請求項第1項所述之電路使用期計量裝置,其中該關聯訊號產生電路與該目標電路獨立運作。
  5. 如請求項第4項所述之電路使用期計量裝置,其中該關聯訊號產生電路係一時脈產生電路,且該關聯訊號係一時脈訊號。
  6. 如請求項第1項所述之電路使用期計量裝置,其中該至少一操作條件包含一操作電壓或一操作頻率。
  7. 如請求項第1項所述之電路使用期計量裝置,其中該目標電路係整合於該電路使用期計量裝置中。
  8. 如請求項第7項所述之電路使用期計量裝置,其中該電路使用期計量裝置係一積體電路。
  9. 如請求項第1項所述之電路使用期計量裝置,其中該儲存電路另用來儲存該目標電路之訊號與該關聯訊號之一相對關係,且該估測電路係用來依據該相對關係、該初始關係以及該當前關係產生該估測值。
  10. 如請求項第1項所述之電路使用期計量裝置,其進一步包含:一控制電路,耦接該估測電路,用來依據該估測值限制該至少一操作條件之變化範圍。
  11. 如請求項第10項所述之電路使用期計量裝置,其中該控制電路比較該估測值與一門檻值,並於該估測值達到該門檻值時調整該至少一操作條件之變化範圍。
  12. 如請求項第1項所述之電路使用期計量裝置,其中該關聯訊號產生電路與該目標電路之該至少一操作條件係同步變化。
  13. 一種電路使用期計量方法,係由一電路使用期計量裝置來執行,用來估測一目標電路之剩餘使用期,包含下列步驟:接收一參考時脈;利用一關聯訊號產生電路提供一關聯訊號,該關聯訊號產生電路與該目標電路之至少一操作條件係相應的變化;儲存該參考時脈與該關聯訊號之一初始關係;計量該參考時脈與該關聯訊號之一當前關係;以及依據該初始關係與該當前關係產生一估測值,其中該估測值對應該目標電路之一剩餘使用期。
  14. 如請求項第13項所述之電路使用期計量方法,其進一步包含:儲存該目標電路之訊號與該關聯訊號之一相對關係,其中產生該估測值之步驟包含:依據該相對關係、該初始關係以及該當前關係來產生該估測值。
  15. 如請求項第13項所述之電路使用期計量方法,其進一步包含:依據該估測值限制該至少一操作條件之變化範圍。
  16. 如請求項第15項所述之電路使用期計量方法,其中依據該估測值限制該至少一操作條件之變化範圍之步驟包含:比較該估測值與一門檻值,並於該估測值達到該門檻值時縮小該至少部分操作條件之變化範圍。
TW102127684A 2013-08-01 2013-08-01 電路使用期計量裝置與方法 TWI489122B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102127684A TWI489122B (zh) 2013-08-01 2013-08-01 電路使用期計量裝置與方法
US14/330,250 US20150035555A1 (en) 2013-08-01 2014-07-14 Circuit lifetime measuring device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102127684A TWI489122B (zh) 2013-08-01 2013-08-01 電路使用期計量裝置與方法

Publications (2)

Publication Number Publication Date
TW201506423A TW201506423A (zh) 2015-02-16
TWI489122B true TWI489122B (zh) 2015-06-21

Family

ID=52427098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127684A TWI489122B (zh) 2013-08-01 2013-08-01 電路使用期計量裝置與方法

Country Status (2)

Country Link
US (1) US20150035555A1 (zh)
TW (1) TWI489122B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775624B2 (en) * 2001-10-19 2004-08-10 International Business Machines Corporation Method and apparatus for estimating remaining life of a product
TW200736622A (en) * 2006-02-02 2007-10-01 Sharp Kk Ring oscillating circuit, delayed time measuring circuit, test circuit, clock signal generating circuit, image sensor, pulse generating circuit, semiconductor integrated circuit and its testing method
TWM332248U (en) * 2007-11-16 2008-05-11 Carry Technology Co Ltd Display apparatus for phonic recording and playing electronically digital picture
CN101159169B (zh) * 2006-10-05 2011-08-17 国际商业机器公司 用于闪存的寿命终止预测的方法和电子设备
CN102798535A (zh) * 2011-05-24 2012-11-28 通用电气公司 用于估计设备的剩余寿命的***和方法
CN101313226B (zh) * 2005-12-30 2013-02-13 英特尔公司 半导体器件的寿命的动态估算方法和设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4008560C2 (de) * 1989-03-17 1995-11-02 Hitachi Ltd Verfahren und Vorrichtung zum Bestimmen einer Restlebensdauer eines Aggregats
US6424930B1 (en) * 1999-04-23 2002-07-23 Graeme G. Wood Distributed processing system for component lifetime prediction
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US20060001496A1 (en) * 2004-07-02 2006-01-05 Abrosimov Igor A Array oscillator and polyphase clock generator
US7592876B2 (en) * 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775624B2 (en) * 2001-10-19 2004-08-10 International Business Machines Corporation Method and apparatus for estimating remaining life of a product
CN101313226B (zh) * 2005-12-30 2013-02-13 英特尔公司 半导体器件的寿命的动态估算方法和设备
TW200736622A (en) * 2006-02-02 2007-10-01 Sharp Kk Ring oscillating circuit, delayed time measuring circuit, test circuit, clock signal generating circuit, image sensor, pulse generating circuit, semiconductor integrated circuit and its testing method
CN101159169B (zh) * 2006-10-05 2011-08-17 国际商业机器公司 用于闪存的寿命终止预测的方法和电子设备
TWM332248U (en) * 2007-11-16 2008-05-11 Carry Technology Co Ltd Display apparatus for phonic recording and playing electronically digital picture
CN102798535A (zh) * 2011-05-24 2012-11-28 通用电气公司 用于估计设备的剩余寿命的***和方法

Also Published As

Publication number Publication date
US20150035555A1 (en) 2015-02-05
TW201506423A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
US9229054B2 (en) Self-contained, path-level aging monitor apparatus and method
JP5016060B2 (ja) 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。
TWI550631B (zh) 記憶體控制電路及相關的記憶體控制方法
US9500534B2 (en) Ring oscillator pulse width modulation circuitry with programmable delay circuitry
KR20090039574A (ko) 펄스폭 변조 신호의 듀티 사이클 측정회로
JP2013024853A (ja) 周波数カウンタ
JP2015203644A (ja) 回転数測定装置、回転数測定方法および流量測定装置
TW201643445A (zh) 內建於晶片內之測量抖動的裝置與方法
JP2013024856A (ja) 周波数測定方法及びそのシステム
JP2011060409A (ja) レイテンシ調節回路、これを備えた半導体メモリ装置、およびレイテンシ調節方法
TW201334422A (zh) 振盪器之自動修整方法及使用該方法之半導體裝置
JP2010287860A (ja) 半導体集積回路装置
JPWO2007105562A1 (ja) キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法
TWI489122B (zh) 電路使用期計量裝置與方法
JP5047187B2 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
JP5190767B2 (ja) モニタ回路およびリソース制御方法
TW201813303A (zh) 用於產生時脈之電子電路及其方法
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
JP5787096B2 (ja) 物理量測定装置、物理量測定方法
TW201547207A (zh) 鎖相迴路狀態偵測電路與方法
TWI507704B (zh) 延遲時間差偵測暨調整裝置與方法
JP6240892B2 (ja) モータ駆動装置
US20140114593A1 (en) Apparatus and method for calculating electrical charge quantity or electrical discharge quantity for battery unit according to calibration parameter used for adjusting time interval of electrical charge/discharge calculation, and method for calibrating integral time interval
JP2011232915A (ja) タイマ
KR101509421B1 (ko) 클럭신호와 피크검출기를 이용한 파워온 리셋 회로