TWI484544B - 使半導體片變薄的方法 - Google Patents

使半導體片變薄的方法 Download PDF

Info

Publication number
TWI484544B
TWI484544B TW098121056A TW98121056A TWI484544B TW I484544 B TWI484544 B TW I484544B TW 098121056 A TW098121056 A TW 098121056A TW 98121056 A TW98121056 A TW 98121056A TW I484544 B TWI484544 B TW I484544B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
strip
annular support
support structure
central region
Prior art date
Application number
TW098121056A
Other languages
English (en)
Other versions
TW201009920A (en
Inventor
Michael J Seddon
Francis J Carney
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201009920A publication Critical patent/TW201009920A/zh
Application granted granted Critical
Publication of TWI484544B publication Critical patent/TWI484544B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

使半導體片變薄的方法
本發明大致涉及半導體片，具體而言，涉及變薄的半導體片。
半導體元件生產商通常致力於在降低生產成本的同時增強其產品性能。正如本領有技術人員所知的，離散半導體裝置和諸如積體電路的積體半導體裝置由半導體片制得，然後將半導體片分割或切成方塊以製造半導體片。半導體片用作製造半導體裝置的基底並在其製造過程中提供結構支撐。為得到充分的結構支撐，半導體片通常具有一個最小厚度值，比該最小厚度值更小則半導體片會變形並易於損壞，特別是在製造環境中。但是，在許多應用中，較厚的半導體片會明顯降低裝置的性能。如果裝置性能成為問題，即使將半導體片變薄增加製造半導體裝置的成本，半導體元件製造商也會使用變薄的半導體片來獲得他們給半導體裝置帶來的性能益處。用薄半導體片製造半導體元件的技術包括晶片黏合和使用剛性支撐系統。晶片黏合技術極大地增加半導體元件的成本，因為要使用貴重材料、貴重的加工工具和受低溫限制的高度複雜工藝技術。與晶片黏合技術相似，剛性支撐系統由於增加工藝的複雜性也增加了半導體元件的成本。剛性帶支撐系統的另一局限性是在從半導體片分離剛性帶的過程中半導體片受損。
因此，找到將半導體片變薄進而將其用於製造半導體元件的方法將是有益的。更多的益處在於找到有效的實施方法。
通過閱讀如下詳細說明並結合附圖，其中相同的標號代表相同元件，將可以更好地理解本發明。
如果沒有明確說明，為簡要闡明和方便理解，各圖中的元件並未按必需的比例繪製。在一些實例中，為使本發明更清楚，未描述公知的方法、步驟、元件和電路。以下詳細描述本質上僅是示例性的，不限制本發明的公開及所公開的實施方式的使用。此外，並未意圖通過前文所述的內容，包括標題、技術領域、技術背景或摘要，中的任何明確的或隱含的理論來限制本發明。
一般而言，本發明提供用於製造半導體元件行業中製造變薄的半導體片的方法。根據本發明的實施方式，將具有環形支撐結構和腔的半導體材料設置在前側帶上，將該前側帶設置於膜層框架上。除去部分環形支撐結構後，前側帶為變薄的半導體片提供機械支撐。將半導體片設置在前側帶上後，通過諸如砂輪的工具將環形支撐結構變薄。可選擇地使用鐳射、鋸、濕式蝕刻、乾式蝕刻等將環形支撐結構變薄。前側帶為變薄的半導體片提供支撐結構並且保護半導體片使其免于在變薄過程中的應力下發生變形。將後側帶設置在半導體片的後側，在半導體片分割準備中優選除去前側帶。這樣，將前側帶置於紫外輻射下以降低其黏性，將後側帶從後側與膜層框架和半導體片連接上。接著將半導體片分割。在切割過程中後側帶為變薄的半導體片提供支撐。
圖1為根據本發明的實施方式用於製造半導體元件的半導體片10的剖視圖。如圖1所示，半導體片10有側14和側16以及初始厚度為T1 。側14稱為裝置側、頂側或前側，側16稱為底側或後側。半導體片10在側14上具有面15，在側16上具有面17，並且包括多個被劃線20分割的半導體晶片區18。應該注意的是，半導體片10具有多個互相基本平行的劃線20和多個互相基本平行而垂直於所述多個劃線20的劃線21(如圖5所示)。多個劃線20結合多個劃線21形成格劃線23(如圖5所示)，該格劃線形成單個半導體晶片或晶片區18的邊界。
將半導體片10設置在後磨帶22上。更具體地將裝置側14與後磨帶22相連。應該注意的是，後磨帶22可為包括黏性面26和非黏性面28的單層膜層或多重膜層，其中裝置面14與黏性面26接觸。適合用做後磨帶22的材料包括聚酯、丙烯酸、聚醯亞胺、紫外感光片、複合材料等。
現在參見圖2，將半導體片10從後側16變薄從而使其具有厚度T2 。變薄的半導體片10減少了面15和面17之間的距離。
現在參見圖3，通過從中央區36除去部分半導體片10在半導體片10中形成腔34，以便中央區的厚度為T3 。即通過將半導體片10的中央區36變薄來形成腔34以獲得厚度T3 。實例中，厚度T1 可大於約600微米(μm)，厚度T2 的範圍為約200μm至整個半導體片10的厚度，並且厚度T3 可低於約150μm。T1 、T2 和T3 的厚度值不對本發明造成限制。腔34的形成過程在中央區36中留下中央表面37並在半導體片10的週邊區40中留下緣38。緣38具有內側壁42和面44。應該注意面44為面17的一部分。中央表面37和面15之間的距離低於面15和面17之間的距離。緣38也稱為環形結構、環、邊緣支撐環、唇緣或支撐物，面44也稱為緣表面。可使用砂輪研磨後側16的面17以形成腔34。形成腔34的其他技術包括銑削、乾式蝕刻、濕式蝕刻、鐳射使用等。研磨會通過在半導體片10中產生斷層或其他缺陷來損壞半導體片10。缺陷會減小半導體片10的強度並引入應力以及導致半導體片10的變形。因此蝕刻後側16以緩解由斷層和缺陷導致的應力。應力緩解技術的類型，如腔34形成技術一樣，不構成對本發明的限制。
現在參見圖4，將後磨帶22置於紫外(UV)輻射下以降低其黏性，然後將其除去。厚度為約1.2μm-約2μm的導電材料層46形成於面37、內側壁42及面44上。適合用於導電材料46的材料包括金合金、鈦-鎳-金、鈦-鎳-銀等。應該注意的是，導電材料層46也可形成於面37的部分而不是整個面37上。
圖5為根據本發明的一種實施方式中膜層框架50、帶64和半導體片10的俯視圖。膜層框架50具有包括內緣52和外緣54的環狀外形。由於圖5為俯視圖，內緣52和半導體片10位於帶64下方。在半導體片10中形成劃線20和劃線21。此外，膜層框架50包括頂面56和底面58(底面58如圖6所示)、一對在對置側面上的扁平面60和用於接受定位銷的一對配置凹槽62。膜層框架50也稱為設置框架配件。
圖6為膜層框架50和帶64沿圖5中截面線6-6的剖視圖。膜層框架50中虛線顯示的部分比半導體片10厚。帶64可包括兩層系統，其中黏性層66置於基層68上，其中黏性層66具有黏性或者膠性面70並且基層68具有非黏性面72。面70可稱為黏性面。帶64厚度可為約100μm-約300μm，其中黏性層66厚度可為約15%-約30%帶64的厚度。帶64優選經紫外(UV)輻射處理通過曝露在UV射線中失去黏性或者膠性的帶。同樣優選不與砂輪具有相同共振頻率的帶。適合用於帶64的帶包括但不限於：Furukawa Electric Co.,Ltd公司製造的生產編號為SP590M和SP537T的帶、Nitto Denko Corporation製造的生產編號為UB3083-D和BT-50EF的帶等。將半導體片10設置於帶64上以便使裝置側14與黏性面70接觸。
將半導體片10設置在帶64上以黏附地穩定半導體片10。設置時，半導體片10的裝置側14與帶64的黏性面70接觸。應該注意的是圖示的膜層框架50為翻轉或倒轉的構型。
圖7為膜層框架50、帶64和半導體片10沿與圖5所示相同的橫截面的剖視圖。將緣38變薄以得到介於厚度T2 和厚度T3 之間的厚度中間值T4 。緣表面44和面15之間的距離大於中央表面37和面15之間的距離。最好厚度T4 大於厚度T3 以便金屬層46在變薄過程中不受到損壞。根據本發明的一種實施方式，膜層框架50厚度為約150μm，厚度T4 為約110μm並且厚度T3 為約100μm。因此，唇緣或者緣38具有約10μm的厚度，舉例說明，緣38通過研磨加工變薄。可選地，使用鐳射、鋸、乾式蝕刻或濕式蝕刻等使緣38變薄。使緣38變薄的過程使半導體片10成為變薄的半導體片10。研磨緣38後，用噴嘴噴出的諸如水的溶劑來清洗半導體片10以除去研磨過程中可能產生的任何微粒。清洗半導體片10的材料類型不構成對本發明的限制。
根據本發明的另一個實施方式，將緣或環狀結構38從半導體片10上完全除去。舉例說明，環狀結構38可通過沿週邊區40穿切半導體片10來除去。圖8為使用例如鐳射切除移除環狀結構38的半導體片10的剖視圖。
參見圖9，將帶64曝露於UV輻射下以降低其黏性。將具有對置面84和86的劃片帶74設置在膜層框架50的底面58和半導體片10上。劃片帶74優選經紫外UV輻射處理過的包括基層膜層80和塗覆於基層膜層80面上的黏性膜層82的帶。基層膜層80為具有面84的基本非黏性支撐膜層，黏性膜層82具有黏性或者膠性面86。黏性膜層82優選為足夠厚以流入腔34(如圖3所示)中，而且帶74具有可伸展性從而可將其用於取放機器。舉例說明，基層膜層80由氯化物依稀聚合物組成並且黏性膜層82由丙烯酸樹脂組成。帶74厚度可為約100μm-約300μm，其中黏性膜層82厚度可為約15%-約30%帶74的厚度。適合作劃片帶74的帶包括，但不限於，Lintec Advanced Technologies(USA),Inc.(Adwill)生產的生產編號為D175、D185、510W和510T的帶，Denki Kagaku Kogyo生產的生產編號為UHP-1525M3的帶等。將帶64除去。
參見圖10，將帶有半導體片10和劃片帶74的膜層框架50放置在劃片機器上，該劃片機器沿劃線20和劃線21切割或鋸半導體片10以從半導體方格區18中形成單個半導體片90。半導體片90具有側92。將基底層例如半導體片10切割成單個元件的切割工藝稱為切割或分割半導體片10或者切割或分割基底。接著將半導體片90從劃片帶74中取走。
至此可知，本發明提供了將半導體片變薄的方法，其中該方法包括在半導體片中形成環形支撐結構，將半導體片設置在膜層框架上以及將環形支撐結構變薄。用與膜層框架結合的前側帶在環形支撐結構變薄過程中為半導體片提供支撐。將環形支撐結構變薄後，使用與膜層框架結合的後側帶在晶片分割過程中為變薄的半導體片提供支撐。
儘管本發明披露了特定的優選實施方式和方法，但是，對本領域的技術人員而言，在不脫離本發明精神和範圍的條件下從前述披露中對特定實施方式和方法所做出變化和修改是顯而易見的。本發明僅受權利要求及其延伸和生效法律的規則和原則限制。
10．．．半導體片
14．．．側
15．．．面
16．．．側
17．．．面
18．．．半導體晶片區
20．．．劃線
21．．．劃線
22．．．後磨帶
23．．．格劃線
26．．．黏性面
28．．．非黏性面
34．．．腔
36．．．中央區
37．．．中央表面
38．．．緣/環狀結構
40．．．週邊區
42．．．內側壁
44．．．面/緣表面
46．．．金屬層
50．．．膜層框架
52．．．內緣
54．．．外緣
56．．．頂面
58．．．底面
60．．．扁平面
62．．．凹槽
64．．．帶
66．．．黏性層
68．．．基層
70．．．膠性面
72．．．非黏性面
74．．．帶/劃片帶
80．．．基層膜層
82．．．黏性膜層
84．．．面
86．．．膠性面
90．．．半導體片
92．．．側
圖1是根據本發明的實施方式用在製造半導體元件中的半導體片剖視圖；
圖2是圖1的半導體片在下一製造階段中的剖視圖；
圖3是圖2的半導體片在下一製造階段中的剖視圖；
圖4是圖3的半導體片在下一製造階段中的剖視圖；
圖5是與圖4中半導體片結合的膜層框架和磨層的俯視圖；
圖6是所述膜層框架、膜層和圖5中半導體片沿圖5中剖面線6-6的剖面圖；
圖7是所述膜層框架、膜層和圖6中半導體片沿與圖5所示相同橫截面區的剖視圖；
圖8是根據除去環形支撐結構的實施方式的所述膜層框架、膜層和圖6中半導體片沿與圖5所示相同橫截面區的半導體片的剖視圖；
圖9是圖7中所述膜層框架、膜層和半導體片在下一製造階段的剖視圖；及
圖10是圖8中半導體片分割後的剖視圖。
38．．．緣
46．．．金屬層
50．．．膜層框架
56．．．頂面
58．．．底面
64．．．帶
66．．．黏性層
68．．．基層
70．．．膠性面
72．．．非黏性面

Claims (25)

  1. 一種用於使一半導體片變薄之方法，其包含：提供具有第一側及第二側、一中央區、一周邊區、實質上互相平行之第一表面及第二表面、一自該第一側延伸進入該半導體片之該中央區中之腔、及該周邊區中的一環形支撐結構的該半導體片，該第一表面在該第一側上及該第二表面在該第二側上，該第一表面具有與該第二表面間隔一第一距離之一第一部分及與該第二表面間隔不同於該第一距離之一第二距離之一第二部分，該第一表面之該第一部分在該中央區中及該第一表面之該第二部分在該周邊區中；提供一具有第一表面及第二表面以及一設置至該第一表面之第一帶的膜層框架；將該半導體片設置至該第一帶，其中該半導體片之該第二側與該第一帶接觸；使該環形支撐結構之至少一部分變薄，其中在變薄後形成該環形支撐結構之一變薄的部分，該變薄的部分具有大於該第一距離之一厚度及實質上平行於該第二表面之一表面；及將一第二帶設置至該膜層框架之該第二表面及該半導體片。
  2. 如請求項1之方法，其中移除該環形支撐結構之該至少一部分包括研磨該環形支撐結構。
  3. 如請求項2之方法，其中使該環形支撐結構之該至少一 部分變薄包括使用一選自包含拋光、濕式蝕刻及乾式蝕刻之變薄技術群的技術。
  4. 如請求項1之方法，其進一步包括移除該第一帶及分割該半導體片。
  5. 如請求項4之方法，其中移除該第一帶包括使該第一帶曝露於紫外輻射中。
  6. 如請求項1之方法，其中提供該半導體片包括至少在該腔中提供一導電材料。
  7. 一種用於使一半導體片變薄之方法，其包含：提供具有彼此在該半導體片之相對側上之第一主表面及第二主表面、一中央區、及一周邊區的該半導體片，其中該第一主表面具有一第一部分及一第二部分，該第一主表面之該第一部分在該中央區中及該第一主表面之該第二部分在該周邊區中，及在該第一主表面之該第一部分與該第二主表面之間及在該第一主表面之該第二部分與該第二主表面之間的一第一距離；自該中央區移除該半導體片之一部分，其中移除該半導體片之該部分在該中央區中形成一中央表面並在該周邊區中形成具有形成自該第一主表面之該第二部分之一緣表面之一緣，該中央表面與該第二主表面間隔一第二距離，該第二距離小於該第一距離；黏附地穩定該半導體片；及使該緣變薄，其中使該緣變薄形成實質上平行於該第二主表面且與該第二主表面間隔一第三距離的一變薄的 緣表面。
  8. 如請求項7之方法，其進一步包括至少在該中央區中形成一導電材料。
  9. 如請求項8之方法，其中至少在該中央區中形成該導電材料包含在該中央區中形成一金屬層。
  10. 如請求項8之方法，其中至少在該中央區中形成該導電材料包括在該緣表面上形成該導電材料。
  11. 如請求項8之方法，其中使該緣變薄使得該變薄的緣表面與該導電材料間隔開。
  12. 如請求項11之方法，其中黏附地穩定該半導體片包含：提供一具有一設置至其之帶的膜層框架；及將該半導體片設置至該帶。
  13. 如請求項7之方法，其進一步包括將該半導體片分割為半導體晶片。
  14. 如請求項7之方法，其中自該中央區移除該半導體片之該部分包括研磨該半導體片的該中央區。
  15. 如請求項7之方法，其中黏附地穩定該半導體片包含將該半導體片設置至一帶。
  16. 如請求項15之方法，其進一步包括將一劃片帶至少設置至該緣表面。
  17. 一種用於製造一半導體元件之方法，其包含：提供一半導體片，其具有第一側及第二側、實質上互相平行之第一表面及第二表面、一自該第一側延伸進入該半導體片中之腔及一在該半導體片之該第一側之一周 邊的環形支撐結構，該第一表面在該第一側上及該第二表面在該第二側上，該第一表面具有與該第二表面間隔一第一距離之一第一部分及與該第二表面間隔不同於該第一距離之一第二距離之一第二部分；提供一膜層框架，其具有第一側及第二側以及一附著至該膜層框架之該第一側之第一帶；使該半導體片之該第二側與該第一帶配對；使該環形支撐結構之至少一部分變薄以形成實質上平行於該第二表面之一支撐表面，其中該支撐表面與該第二表面間隔一第三距離；及使一第二帶至少與該半導體片之該第一側配對。
  18. 如請求項17之方法，其進一步包括分割該半導體片。
  19. 如請求項17之方法，其進一步包括自該半導體片移除該第一帶。
  20. 如請求項17之方法，其中使該第二膜層至少與該半導體片之該第一側配對包括使該第二帶與該膜層框架之該第二側配對。
  21. 如請求項20之方法，其進一步包括分割該半導體片。
  22. 如請求項17之方法，其進一步包括在該腔之至少一部分中形成一導電材料層。
  23. 如請求項17之方法，其中移除該環形支撐結構之該至少一部分包括移除該環形支撐結構之整個部分。
  24. 一種用於形成變薄之半導體片的方法，其包含：提供一半導體材料，其具有第一側及第二側、一中央 區及一周邊區、一自該第一側延伸進入該半導體材料之該中央區中的腔，及在該周邊區中的一環形支撐結構；提供一具有第一表面及第二表面以及一設置至該第一表面之第一帶的膜層框架；將該半導體片設置至該第一帶，其中該半導體片之第一側與該第一帶接觸；使該環形支撐結構變薄以形成該變薄之半導體片；及將一第二帶設置至該膜層框架之該第二表面及該變薄的半導體片。
  25. 如請求項24之方法，其中移除該環形支撐結構包括使用一鐳射來移除該環形支撐結構。
TW098121056A 2008-07-11 2009-06-23 使半導體片變薄的方法 TWI484544B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/172,075 US8084335B2 (en) 2008-07-11 2008-07-11 Method of thinning a semiconductor wafer using a film frame

Publications (2)

Publication Number Publication Date
TW201009920A TW201009920A (en) 2010-03-01
TWI484544B true TWI484544B (zh) 2015-05-11

Family

ID=41505523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121056A TWI484544B (zh) 2008-07-11 2009-06-23 使半導體片變薄的方法

Country Status (5)

Country Link
US (1) US8084335B2 (zh)
KR (1) KR101553224B1 (zh)
CN (1) CN101625972B (zh)
HK (1) HK1139786A1 (zh)
TW (1) TWI484544B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
US8563361B2 (en) * 2012-02-14 2013-10-22 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
CN103579020B (zh) * 2012-08-07 2016-06-08 万国半导体股份有限公司 一种晶圆级芯片的封装方法
US8778735B1 (en) * 2013-06-29 2014-07-15 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
US9196534B2 (en) * 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
CN103811357A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 超薄形圆片级封装制造方法
CN105448854A (zh) * 2014-08-29 2016-03-30 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
KR102214510B1 (ko) * 2016-01-18 2021-02-09 삼성전자 주식회사 기판 씨닝 장치, 이를 이용한 기판의 씨닝 방법, 및 반도체 패키지의 제조 방법
TWI588880B (zh) * 2016-06-28 2017-06-21 昇陽國際半導體股份有限公司 晶圓薄化製程
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
US11094858B2 (en) * 2019-08-01 2021-08-17 Advanced Semiconductor Engineering, Inc. Tape, encapsulating process and optical device
KR102068738B1 (ko) * 2019-11-28 2020-02-11 에스피반도체통신(주) 웨이퍼용 림부 제거장치
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation
CN114530483A (zh) * 2020-11-23 2022-05-24 联华电子股份有限公司 半导体元件及其制作方法
CN112466807B (zh) * 2020-11-25 2024-05-24 绍兴同芯成集成电路有限公司 一种超薄晶圆减薄以及背面金属蒸镀的工艺方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
CN113492995B (zh) * 2021-09-10 2022-01-25 成都飞机工业（集团）有限责任公司 一种增加飞机部件精整加工工艺刚性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
US20050221598A1 (en) * 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
US20050221598A1 (en) * 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing

Also Published As

Publication number Publication date
KR20100007724A (ko) 2010-01-22
TW201009920A (en) 2010-03-01
HK1139786A1 (zh) 2010-09-24
CN101625972B (zh) 2014-07-23
CN101625972A (zh) 2010-01-13
KR101553224B1 (ko) 2015-09-15
US20100009519A1 (en) 2010-01-14
US8084335B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
TWI484544B (zh) 使半導體片變薄的方法
US20020037631A1 (en) Method for manufacturing semiconductor devices
US7129172B2 (en) Bonded wafer processing method
US9076859B2 (en) Method of manufacturing semiconductor chips
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
KR20060120113A (ko) 표면보호용 시트 및 반도체 웨이퍼의 연삭방법
JP2004140179A (ja) 半導体装置及びその製造方法
US7625821B2 (en) Process and apparatus for thinning a semiconductor workpiece
JP2001523046A (ja) 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
TW200425232A (en) Semiconductor device fabrication method
CN113380613A (zh) 晶圆减薄加工方法
JP2003124147A (ja) 半導体装置の製造方法
JP2001110757A (ja) 半導体装置の製造方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
CN111446192A (zh) 一种具槽形窗孔的玻璃载板
CN111446161A (zh) 一种晶圆的切割方法
JP2003151939A (ja) Ｓｏｉ基板の製造方法
JP2018206936A (ja) 基板処理システム、基板処理方法
US20240112928A1 (en) Trimming method
CN110534404B (zh) 半导体装置的制造方法
JP2001196332A (ja) レーザ光を用いた硬質非金属膜の切断方法
JP2005057052A (ja) 半導体基板の加工方法
JP2003257897A (ja) 半導体チップの形成方法
TW202236407A (zh) 晶圓的背面研磨方法及電子裝置的製造方法
CN115223852A (zh) 修边方法及键合方法