TWI483550B - 動態控制電位移位電路 - Google Patents
動態控制電位移位電路 Download PDFInfo
- Publication number
- TWI483550B TWI483550B TW101125545A TW101125545A TWI483550B TW I483550 B TWI483550 B TW I483550B TW 101125545 A TW101125545 A TW 101125545A TW 101125545 A TW101125545 A TW 101125545A TW I483550 B TWI483550 B TW I483550B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- dynamic
- gate
- bias
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
Landscapes
- Logic Circuits (AREA)
Description
本發明是有關於一種電位移位電路,且特別是有關於一種可以動態控制的電位移位電路。
電位移位電路一般是用以將具有小電壓範圍信號,放大移位成具有較大電壓範圍的信號,其例如將0V到1V變化的資料信號移位成0V到10V變化的資料信號。
圖1繪示傳統電位移位電路的示意圖。參閱圖1,傳統的電位移位電路100是由兩個N導電型金氧半導體(NMOS)的場效電晶體M1、M2以及兩個P導電型金氧半導體(PMOS)場效電晶體M3、M4所組成。電晶體M1與電晶體M2的兩個閘極分別接收入互補的一對輸入資料IN與IN’。電晶體M1與電晶體M2有兩個摻雜電極,當作源極或是汲極,其一者連接到地電壓,GND,另一者分別輸出互補的一對移位資料電壓信號,OUT'、OUT,另外分別連接到電晶體M3、M4的兩個閘極。互補的信號,其也是互為反相的信號。電晶體M3、M4構成交錯連接(cross-coupled)的結構。電晶體M3、M4的二個摻雜電極連接到高準位電壓VDDH。於此輸入資料IN與IN’的電壓高準位電壓VDDL,會被移位到VDDH。也就是說,輸入資料的電壓範圍為VDDL到GND,而輸出資料的電壓範圍為VDDH到GND。VDDL電位低於VDDH。
此傳統電位移位電路100,以起始狀態IN=GND、IN’=VDD2、OUT=GND、OUT’=VDDH為例,當輸入信號改
變IN變成VDDL、IN’變成GND時,電晶體M1導通、電晶體M2關閉,輸出電壓OUT將維持在GND電壓,因此P導電型的電晶體M3也會導通,形成很大的短路電流由電晶體M3、M1導通到GND。
上述傳統電位移位電路100會由於短路電流而增加系統的耗電量。
本發明一實施例提供一種動態控制電位移位電路,可以減少短路電流而減少耗電量。
本發明一實施例提供一種動態控制電位移位電路,包括一動態控制器與一電位移位器。動態控制器輸出一動態電壓以及一輸出資料信號。電位移位器受該動態控制器控制,包括一輸入信號接收器、一輸出信號產生器、以及一偏壓電流控制器,串連於一地電壓與一高準位電壓。該輸入信號接收器接收該動態控制器的該輸出資料信號,且該輸出信號產生器根據該輸出資料信號產生一移位資料電壓信號。該偏壓電流控制器受該動態電壓控制,當該移位資料電壓信號在一穩定階段時處於一第一電流輸出程度,當該移位資料電壓信號在一不穩定階段時處於一第二電流輸出程度,該第一電流輸出程度大於該第二電流輸出程度。
根據一實施例,所述的動態控制電位移位電路更可以包括一偏壓產生器輸出一偏壓。該動態控制器,包括一動態偏壓產生器與一觸發器。動態偏壓產生器接收該偏壓與
一第一電壓控制信號,輸出該動態電壓,其中該動態電壓是根據該第一電壓控制信號輸出一電位狀態,以控制該電位移位器的該偏壓電流控制器。觸發器接收一輸入資料信號以及一第二電壓控制信號,輸出對應該輸入資料信號的該輸出資料信號。該第一電壓控制信號與該第二電壓控制信號,在該移位資料電壓信號是該不穩定階段時有重疊。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明提供多個實施例,用以描述動態控制電位移位電路,其可以減少系統耗電。然而本發明不僅限於所舉的多個實施例。
圖2繪示依據本發明一實施例,動態控制電位移位電路示意圖。參閱圖2,本實施例的動態控制電位移位電路,可以將小的電壓範圍,例如是VDDL-GND範圍的輸入信號DIN轉化到更高的電壓範圍VDDH-GND的輸出信號OUTP、OUTN。
就本實施例的動態控制電位移位電路,其包括動態控制器120與一電位移位器110。動態控制器120輸出一動態電壓VB2以及一輸出資料信號VIP/VIN。電位移位器110受動態控制器120的控制,其包括一輸入信號接收器112,一輸出信號產生器114,以及一偏壓電流控制器116,串連於一地電壓GND與一高準位電壓VDDH之間。輸入信號接收器112接收動態控制器120的輸出資料信號
VIP/VIN,且輸出信號產生器114根據輸出資料信號產生VIP/VIN一移位資料電壓信號OUTP、OUTN。偏壓電流控制器116受動態電壓VB2控制。當移位資料電壓信號OUTP、OUTN在一穩定階段時處於一第一電流輸出程度,當該移位資料電壓信號OUTP、OUTN在一不穩定階段時處於一第二電流輸出程度。第一電流輸出程度大於該第二電流輸出程度。
以下就更細部的操作機制作描述。動態控制電位移位電路可以更包括偏壓產生器130,用以提供一偏壓電壓VB1給動態控制器120。動態控制器120的輸入信號包括偏壓電壓VB1、輸入信號DIN,另外也接收控制信號VC1用以產生動態電壓VB2、控制信號VC2用以將輸入信號DIN轉換成資料信號VIP與VIN,其為互補或是反相的資料信號。
電位移位器110受動態控制器120的控制,包括輸入信號接收器112,輸出信號產生器114,以及偏壓電流控制器116,其分別都是例如由一對金氧半導體(MOS)的場效電晶體所構成。本實施例中,輸入信號接收器112是由一對N導電型金氧半導體(NMOS)的場效電晶體200、202所構成。輸出信號產生器114是由一對P導電型金氧半導體(PMOS)的場效電晶體204、206所構成。偏壓電流控制器116是由一對P導電型金氧半導體(PMOS)的場效電晶體208、210所構成。
以下場效電晶體也簡稱為電晶體。電晶體一般包括一
閘極、一源極與一汲極。由於源極與汲極是由電路的連接關係來定義而可以互換,因此源極與汲極都統稱為摻雜電極,不區分是源極或是汲極。
電位移位器110的電路連接如下。輸入信號接收器112包括第一電晶體200有第一閘極與第二電晶體202有第二閘極。第一閘極與第二閘極分別接收由動態控制器120輸出的輸出資料信號VIP,VIN,其是一對互補的輸出資料信號VIP,VIN。
輸出信號產生器114包括第三電晶體202有第三閘極204與第四電晶體206有第四閘極,與輸入信號接收器112串連耦接,以根據互補資料信號VIP,VIN產生移位資料電壓信號OUTN,OUTP。移位資料電壓信號OUTN,OUTP也是一對互補電壓信號,其中該第三閘極與該第四閘極交錯輸出互補電壓信號OUTN,OUTP。
偏壓電流控制器116,包括第五電晶體208有第五閘極與第六電晶體210有第六閘極,與輸出信號產生器114串連耦接。第五閘極與第六閘極受動態電壓VB2的電位狀態控制,以產生第一電流輸出程度或是第二電流輸出程度的二個導通狀態。
電位移位器110的工作原理為:當輸出的資料電壓信號OUTP、OUTN穩定時,動態電壓VB2是在較低的電壓位準,但是VB2≠GND,因此P導電型的電晶體208、210接近完全導通的狀態,有較大的電流輸出能力。當資料信號DIN改變時,藉由控制電壓VC2輸入一脈衝,以產生
資料信號VIP與VIN,此時電位移位器110開始逐步將輸入資料信號VIP與VIN轉化到更高的VDDH-GND電壓範圍。由於此時要輸出的資料電壓信號OUTP、OUTN仍處於非穩定狀態,電晶體204、206會同時導通。因此VDDH到GND間存在一導通路徑造成短路電流。為了降低電壓信號OUTP、OUTN於此非穩定狀態的短路電流,控制信號VC1輸入一短時間的脈衝,將動態電壓VB2的電壓狀態改變成較高的偏壓電壓,但VB2≠VDDH,此時會較接近關閉的狀態,因此降低電晶體208、210的電流輸出能力,進而減少電位移位器在電壓信號OUTP、OUTN於非穩定狀態下的短路電流,可以減少電流消耗,增進電流效率。
就控制信號VC1與VC2的作用,兩者脈衝發生的時間並不需要太嚴格的制定,VC1可以比VC2脈衝早產生或是晚產生,只要兩者的脈衝能在電壓信號OUTP、OUTN非穩定狀態時重疊,即可達到降低電流消耗的效果。因此,控制信號VC1與VC2的輸入也可以合併成單一的控制信號,而由內部的延遲或是提前產生控制信號VC1與VC2。
圖3繪示依據本發明一實施例,動態控制電位移位電路示意圖。參閱圖3,也可以同時參閱圖7與圖8的信號波形時序圖,控制信號VC1、VC2的兩個輸入信號整合成一個輸入控制信號VC。在圖2中,若是電路設計成控制信號VC1早於控制信號VC2,則於圖3的實施例中,例如可以設定為VC=VC1,而控制信號VC2是控制信號VC經過延遲電路後的信號。又若是圖2的電路要求為控制信號
VC2早於控制信號VC1,於圖3的實施例中,例如可以是VC=VC2,而控制信號VC1是控制信號VC信號經過延遲電路後的信號。又若是圖2的電路是VC1=VC2,則於圖3的電路中,可以是VC=VC1=VC2。
前述實施例的電位移位效果是將電壓往正的方向提升,但是依相同設概念下,也可以用以將一電壓範圍為VDD-GNDH的輸入信號DIN轉化到更低的電壓範圍VDD-GNDL的輸出電壓信號OUTP、OUTN。
圖4繪示依據本發明一實施例,動態控制電位移位電路示意圖。參閱圖4,就本實施例的動態控制電位移位電路,其也是包括動態控制器120與一電位移位器110。動態控制器120輸出一動態電壓VB2以及一輸出資料信號VIP/VIN。電位移位器110受動態控制器120的控制,其包括一輸入信號接收器112,一輸出信號產生器114,以及一偏壓電流控制器116,串連於一地電壓GNDL與一系統電壓VDD之間。
與圖2的作用相似,輸入信號接收器112接收動態控制器120的輸出資料信號VIP/VIN,且輸出信號產生器114根據輸出資料信號產生VIP/VIN一移位資料電壓信號OUTP、OUTN。偏壓電流控制器116受動態電壓VB2控制。當移位資料電壓信號OUTP、OUTN在一穩定階段時處於一第一電流輸出程度,當該移位資料電壓信號OUTP、OUTN在一不穩定階段時處於一第二電流輸出程度。第一電流輸出程度大於該第二電流輸出程度。
本實施例的電位移位器110受動態控制器120的控制,包括輸入信號接收器112,輸出信號產生器114,以及偏壓電流控制器116,其分別都是例如由一對金氧半導體(MOS)的場效電晶體所構成。
本實施例中,輸入信號接收器112是由一對P導電型金氧半導體(PMOS)的場效電晶體220、222所構成。輸出信號產生器114是由一對N導電型金氧半導體(NMOS)的場效電晶體224、226所構成。偏壓電流控制器116是由一對N導電型金氧半導體(NMOS)的場效電晶體228、230所構成。
電位移位器110的電路連接如下。輸入信號接收器112包括第一電晶體220有第一閘極與第二電晶體222有第二閘極。第一閘極與第二閘極分別接收由動態控制器120輸出的輸出資料信號VIP,VIN,其是一對互補的輸出資料信號VIP,VIN。
輸出信號產生器114包括第三電晶體224有第三閘極224與第四電晶體226有第四閘極,與輸入信號接收器112串連耦接,以根據互補資料信號VIP,VIN產生移位資料電壓信號OUTN,OUTP。移位資料電壓信號OUTN,OUTP也是一對互補電壓信號,其中該第三閘極與該第四閘極交錯輸出互補電壓信號OUTN,OUTP。
偏壓電流控制器116,包括第五電晶體228有第五閘極與第六電晶體230有第六閘極,與輸出信號產生器114串連耦接。第五閘極與第六閘極受動態電壓VB2的電位狀
態控制,以產生第一電流輸出程度或是第二電流輸出程度的二個導通狀態。
就本實施例的操作機制如下。當資料電壓信號OUTP、OUTN穩定時,動態電壓VB2的偏壓在較高的電壓位準,但VB2≠VDD,因此電晶體228、230有較大的電流輸出能力。當資料信號DIN改變時,控制信號VC2輸入一脈衝,以產生資料信號VIP與VIN。此時電位移位器110開始逐步將輸入資料信號VIP與VIN轉化到更低的VDD-GNDL電壓範圍,由於此時要輸出的資料電壓信號OUTP、OUTN仍處於非穩定狀態,電晶體224、226會同時導通,因此由電壓VDD到電壓GNDL之間存在一導通路徑造成短路電流。為了降低資料電壓信號OUTP、OUTN於此非穩定狀態的短路電流,控制信號VC1輸入一短時間的脈衝,將動態電壓VB2的電壓狀態改變成較低的偏壓電壓,但VB2≠GNDL,此時其接近關閉的狀態,而降低電晶體228、230的電流輸出能力,進而減少電位移位器110在資料電壓信號OUTP、OUTN於非穩定狀態下的短路電流。其可以減少電流消耗,增進電流效率。
就控制信號VC1與VC2的整合,其可以採用例如圖3的類似方式。圖5繪示依據本發明一實施例,動態控制電位移位電路示意圖。參閱圖5,也可以同時參閱圖10與圖11的信號波形時序圖,控制信號VC1、VC2的兩個輸入信號整合成一個輸入控制信號VC。在圖4中,若是電路設計成控制信號VC1早於控制信號VC2,則於圖5的實
施例中,例如可以設定為VC=VC1,而控制信號VC2是控制信號VC經過延遲電路後的信號。又若是圖4的電路要求為控制信號VC2早於控制信號VC1,於圖5的實施例中,例如可以是VC=VC2,而控制信號VC1是控制信號VC信號經過延遲電路後的信號。又若是圖4的電路是VC1=VC2,則於圖5的電路中,可以是VC=VC1=VC2。
以下描述動態控制器120的電路結構。圖6繪示依據本發明一實施例,動態控制器對應圖2的動態控制電位移位電路的架構示意圖。參閱圖6,本實施例的動態控制電位移位電路用以將一電壓範圍為VDDL-GND的輸入信號DIN轉化到更高的電壓範圍VDDH-GND的資料電壓信號OUTP、OUTN。圖6中的動態控制器120由一動態偏壓產生器122與一觸發器124所組成,其中觸發器124例如是D類型觸發器。動態偏壓產生器130用以產生動態電壓VB2,其輸入信號包括偏壓電壓VB1與控制信號VC1。觸發器124用以將輸入資料信號DIN轉為資料信號VIP與VIN,其為互補的資料信號。動態電壓VB2與資料信號VIP與VIN用以控制電位移位器110。電位移位器110的操作機制如前述。
D類型的觸發器124,接收資料信號DIN以及控制信號VC2以產生資料信號VIP與VIN,然而其也可以有其它的方式,例如也可改為負緣觸發,即是控制信號VC2由高電壓到低電壓時,資料信號VIP與VIN的電壓才會改變。資料信號VIP與VIN是對應資料信號DIN來產生。資料
信號DIN例如是輸入的數位資料,其“0”與“1”電壓準位不大,而藉由觸發器124產生互補的資料電壓信號VIP與VIN。因此,觸發器124也不限於所舉的方式。
圖7繪示依據本發明一實施例,圖6的動態控制電位移位電路的輸入信號與輸出信號的波形與時序關係示意圖,其中控制信號VC1早於控制信號VC2。圖8繪示依據本發明一實施例,圖6的動態控制電位移位電路的輸入信號與輸出信號的波形於時序關係示意圖,其中控制信號VC1晚於控制信號VC2。
配合圖6的電路,參閱圖7與圖8的信號時序,如先前提到,控制信號VC1、VC2兩者脈衝發生的時間並不需要太嚴格的制定,控制信號VC1可以比VC2脈衝早產生或是晚產生,只要兩者的脈衝能在資料電壓信號OUTP、OUTN非穩定狀態時重疊,即可達到降低電流消耗的效果。更,為了減少輸入信號,控制信號VC1例如也可以等於控制信號VC2。VC1與VC2的極性並不侷限所示之時序圖。
當信號DIN變化時,控制信號VC2會使觸發器124產生互補的資料電壓信號VIP與VIN。此時以資料電壓信號OUTP為例,在初始階段尚未達到預定電壓前是不穩定狀態。此時控制信號VC1會產生動態電壓VB2以控制偏壓電流控制器116。
當對應圖4的動態控制電位移位電路,其動態控制器120對電位移位器110的控制機制仍維持。圖9繪示依據
本發明一實施例,動態控制器對應圖2的動態控制電位移位電路的架構示意圖。參閱圖9,態控制器120的動態偏壓產生器122所產生的動態電壓VB2連接到N導電型電晶體228、230以控制不同的電流輸出能力。由於N導電型電晶體228、230與圖6的P導電型電晶體208、210的電壓控制方式相反,因此動態電壓VB2需要反相。
圖10繪示依據本發明一實施例,圖9的動態控制電位移位電路的輸入信號與輸出信號的波形與時序關係示意圖,其中電壓控制信號VC1早於電壓控制信號VC2。圖11繪示依據本發明一實施例,圖9的動態控制電位移位電路的輸入信號與輸出信號的波形於時序關係示意圖,其中控制信號VC1晚於控制信號VC2。
參閱圖10與圖11,其動態電壓VB2與控制信號VC1是同步,但是電壓極性相反。相比較於圖7與圖8的信號波形,動態電壓VB2是反相,但是時序是相同。
以下進一步描述動態偏壓產生器122的電路結構。圖12繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖12,以圖6中的動態控制器120,其細部的電結構的一實施例例如是由四個電晶體所組成,例如包括兩個N導電型金氧半導體電晶體,N1,N2,以及兩個P導電型金氧半導體電晶體,P1,P2。第一N導電型電晶體N1,有第一閘極與二個摻雜電極,其中該第一閘極接收偏壓產生器130輸出的偏壓VB1。二個摻雜電極的一者接地。第二N導電型電晶體
N2有第二閘極與二個摻雜電極,其中第二閘極接收偏壓產生器130輸出的偏壓VB1,二個摻雜電極的一者接地,另一者連接到一節點S1。第一P導電型電晶體P1,有第三閘極與二個摻雜電極,其中該第三閘極連接到節點S1也輸出動態電壓VB2。二個摻雜電極的一者連接到節點S1,另一者連接到所需要的電源。第二P導電型電晶體P2有第四閘極與二個摻雜電極,其中第四閘極接受電壓控制信號VC1的控制,二個摻雜電極的一者連接到節點S1,另一者與電晶體N1的二個摻雜電極的另一者連接。當資料輸入信號穩定時,電壓控制信號VC1為低電壓,電晶體P2會導通,而流過電晶體P1的電流是兩個電流IN1與IN2的相加,IN1+IN2。因此,動態電壓VB2為較低電壓。當資料輸入信號改變時,電壓控制信號VC1為高電壓,電晶體P2不導通,流過電晶體P1的電流為IN2,因此動態電壓VB2為較高電壓。如此,動態電壓VB2可以使偏壓電流控制器116有不同的電流輸出能力。
圖13繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖13,針對圖9中的動態控制器120的動態偏壓產生器122,其電路需要做不同的對應設計。動態偏壓產生器122仍可以例如由四個電晶體組成。
第一N導電型電晶體N1,有第一閘極與二個摻雜電極,其中第一閘極連接到節點S2,以輸出動態電壓VB2,二個摻雜電極的一者接地,另一者也連接到節點S2。第一
P導電型電晶體P1有第二閘極與二個摻雜電極,其中第二閘極接收偏壓產生器130輸出的偏壓VB1,二個摻雜電極的一者接收電源。第二P導電型電晶體P2,有第三閘極與二個摻雜電極,其中第三閘極接收偏壓產生器輸出的偏壓VB1,二個摻雜電極的一者接收電源,另一者連接到節點S2。第三P導電型電晶體P3,有第四閘極與二個摻雜電極,其中第四閘極接受電壓控制信號VC1的控制,二個摻雜電極的一者連接到節點S2,另一者與電晶體P1的二個摻雜電極的另一者連接。
圖13的實施例所產生的動態電壓VB2與圖12的實施例所產生的動態電壓VB是反相的電壓狀態,因此用以控制偏壓電流控制器116的N導電型電晶體228、230。
圖12與圖13也不是動態偏壓產生器122的唯一設計,在相同功能下可以有其它的設計。
圖14繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖14,本實施例的偏壓產生器130所輸出的偏壓可以包括第一偏壓VB1L與第二偏壓VB1H,第一偏壓VB1L低於第二偏壓VB1H,其中VB1L≠GND,VB1H≠VDDH。對應的動態偏壓產生器122包括反相器126,第一P導電型電晶體P1以及第二P導電型電晶體P2。反相器126有一輸入端與一輸出端。輸入端接收電壓控制信號VC1。電晶體P1有第一閘極與二個摻雜電極,其中第一閘極也與反相器126的輸入端連接,同時接收電壓控制信號VC1。二個摻
雜電極的一者接收該第一偏壓VB1L,另一者連接到節點S3以輸出動態電壓VB2。電晶體P2有第二閘極與二個摻雜電極,其中第二閘極與反相器126的輸出端連接,二個摻雜電極的一者接收第二偏壓VB1H,另一者也連接到節點S3共同輸出動態電壓VB2。
操作機制如下。當輸入信號穩定時,電壓控制信號VC1為低電壓,VB2=VB1L。在圖6的電晶體208、210有較大的電流輸出能力。當輸入信號改變時,電壓控制信號VC1為高電壓,VB2=VB1H,其降低電晶體208、210的電流輸出能力。
如果針對圖9的動態偏壓產生器122,其要被控制的N導電型電晶體228、230不同於圖6的P導電型電晶體208、200,因此動態電壓VB2的極性需要改變。如果仍採用圖14的電路,則第一偏壓VB1L與第二偏壓VB1H要互換。然而,其也可以有不同的電路設計。
圖15繪示依據本發明一實施例,在圖9中的動態控制器120的動態偏壓產生器122電路示意圖。參閱圖15,動態偏壓產生器包括反相器、第一N導電型電晶體N1、第一N導電型電晶體N2。反相器126有一輸入端與一輸出端,輸入端接收電壓控制信號VC1。電晶體N1有第一閘極與二個摻雜電極,其中該第一閘極也與反相器126的輸入端連接,同時接收電壓控制信號VC1,二個摻雜電極的一者接收第一偏壓VB1L,另一者連接到節點S4以輸出動態電壓VB2。電晶體N2,有第二閘極與二個摻雜電極。
第二閘極與反相器126的輸出端連接,二個摻雜電極的一者接收第二偏壓VB1H,另一者也連接到節點S4共同輸出動態電壓VB2。
又,如果採用圖15的電路來控制圖6的電路時,其第一偏壓VB1L與第二偏壓VB1H要互換即可。
本發明一實施例提供的實施例,可以減少短路電流而減少耗電量,其在輸出電壓信號OUTN、OUTP穩定狀態與非穩定狀態下改變動態電壓VB2的電壓狀態,以控制不同的電流輸出能力,如此可以減少短暫短路的耗電。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電位移位電路
110‧‧‧電位移位器
112‧‧‧輸入信號接收器
114‧‧‧輸出信號產生器
116‧‧‧偏壓電流控制器
120‧‧‧動態控制器
122‧‧‧動態偏壓產生器
124‧‧‧觸發器
126‧‧‧反相器
130‧‧‧偏壓產生器
200、202、204、206、208、210‧‧‧電晶體
220、222、224、226、228、220‧‧‧電晶體
圖1繪示傳統電位移位電路的示意圖。
圖2繪示依據本發明一實施例,動態控制電位移位電路示意圖。
圖3繪示依據本發明一實施例,動態控制電位移位電路示意圖。
圖4繪示依據本發明一實施例,動態控制電位移位電路示意圖。
圖5繪示依據本發明一實施例,動態控制電位移位電路示意圖。
圖6繪示依據本發明一實施例,動態控制器對應圖2的動態控制電位移位電路的架構示意圖。
圖7~8繪示依據本發明一實施例,圖6的動態控制電位移位電路的輸入信號與輸出信號的波形與時序關係示意圖。
圖9繪示依據本發明一實施例,動態控制器對應圖2的動態控制電位移位電路的架構示意圖。
圖10~11繪示依據本發明一實施例,圖9的動態控制電位移位電路的輸入信號與輸出信號的波形與時序關係示意圖。
圖12繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。
圖13繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。
圖14繪示依據本發明一實施例,在圖6中的動態控制器120的動態偏壓產生器122電路示意圖。
圖15繪示依據本發明一實施例,在圖9中的動態控制器120的動態偏壓產生器122電路示意圖。
110‧‧‧電位移位器
112‧‧‧輸入信號接收器
114‧‧‧輸出信號產生器
116‧‧‧偏壓電流控制器
120‧‧‧動態控制器
130‧‧‧偏壓產生器
200、202、204、206、208、210‧‧‧電晶體
Claims (14)
- 一種動態控制電位移位電路,包括:一動態控制器,輸出一動態電壓以及一輸出資料信號;一電位移位器,受該動態控制器控制,包括一輸入信號接收器、一輸出信號產生器、以及一偏壓電流控制器,串連於一地電壓與一高準位電壓,其中該輸入信號接收器接收該動態控制器的該輸出資料信號,且該輸出信號產生器根據該輸出資料信號產生一移位資料電壓信號,其中該偏壓電流控制器受該動態電壓控制,當該移位資料電壓信號在一穩定階段時處於一第一電流輸出程度,當該移位資料電壓信號在一不穩定階段時處於一第二電流輸出程度,該第一電流輸出程度大於該第二電流輸出程度,該第二電流輸出程度仍維持操作在大於零的程度,其中該移位資料電壓信號在該穩定階段時具該地電壓或該高準位電壓的固定資料電壓,該移位資料電壓信號在該不穩定階段時是在變化但是尚未達到所要的該固定資料電壓。
- 如申請專利範圍第1項所述之動態控制電位移位電路,更包括一偏壓產生器輸出一偏壓,其中該動態控制器,包括:一動態偏壓產生器,接收該偏壓與一第一電壓控制信號,輸出該動態電壓,其中該動態電壓是根據該第一電壓控制信號輸出一電位狀態,以控制該電位移位器的該偏壓 電流控制器;以及一觸發器,接收一輸入資料信號以及一第二電壓控制信號,輸出對應該輸入資料信號的該輸出資料信號,其中該第一電壓控制信號與該第二電壓控制信號,在該移位資料電壓信號是該不穩定階段時有重疊。
- 如申請專利範圍第2項所述之動態控制電位移位電路,其中該第一電流輸出程度是該電位狀態處於一第一電壓準位使該偏壓電流控制器接近導通程度,該第二電流輸出程度是該電位狀態處於一第二電壓準位使該偏壓電流控制器接近關閉程度。
- 如申請專利範圍第2項所述之動態控制電位移位電路,其中該第一電壓控制信號與該動態電壓是同步。
- 如申請專利範圍第2項所述之動態控制電位移位電路,其中該第一電壓控制信號與該第二電壓控制信號是外部輸入的兩個信號,或是根據一輸入信號後由內部產生該第一電壓控制信號與該第二電壓控制信號。
- 如申請專利範圍第2項所述之動態控制電位移位電路,其中該電位移位器包括:該輸入信號接收器,包括第一電晶體有第一閘極與第二電晶體有第二閘極,該第一閘極與該第二閘極分別接收該輸出資料信號的一對互補資料信號;該輸出信號產生器,包括第三電晶體有第三閘極與第四電晶體有第四閘極,與該輸入信號接收器串連耦接,以根據該對互補資料信號產生該移位資料電壓信號,該移位 資料電壓信號也是一對互補電壓信號,其中該第三閘極與該第四閘極交錯輸出該對互補電壓信號;以及該偏壓電流控制器,包括第五電晶體有第五閘極與第六電晶體有第六閘極,與該輸出信號產生器串連耦接,該第五閘極與該第六閘極受該動態電壓的該電位狀態所控制產生該第一電流輸出程度或是該第二電流輸出程度的二個導通狀態。
- 如申請專利範圍第6項所述之動態控制電位移位電路,其中該輸入信號接收器的該第一電晶體與該第二電晶體是N導電型金氧半導體電晶體,該輸出信號產生器的該第三電晶體與該第四電晶體是P導電型金氧半導體電晶體,該偏壓電流控制器的該第五電晶體與該第六電晶體是P導電型金氧半導體電晶體。
- 如申請專利範圍第7項所述之動態控制電位移位電路,其中該第一電壓控制信號與該動態電壓是同步,且電壓極性也相同。
- 如申請專利範圍第7項所述之動態控制電位移位電路,其中該動態偏壓產生器包括:第一N導電型金氧半導體電晶體,有第一閘極與二個第一摻雜電極,其中該第一閘極接收該偏壓產生器輸出的該偏壓,該二個第一摻雜電極的一者接地;第二N導電型金氧半導體電晶體有第二閘極與二個第二摻雜電極,其中該第二閘極接收該偏壓產生器輸出的該偏壓,該二個第二摻雜電極的一者接地,另一者連接到 一節點;第一P導電型金氧半導體電晶體,有第三閘極與二個第三摻雜電極,其中該第三閘極連接到該節點也輸出該動態電壓,該二個第三摻雜電極的一者連接到該節點,另一者連接到一電源;以及第二P導電型金氧半導體電晶體,有第四閘極與二個第四摻雜電極,其中該第四閘極接受該第一電壓控制信號的控制,該二個第四摻雜電極的一者連接到該節點,另一者與該二個第一摻雜電極的另一者連接。
- 如申請專利範圍第7所述之動態控制電位移位電路,其中該偏壓產生器輸出的該偏壓是一第一偏壓與一第二偏壓,該第一偏壓低於該第二偏壓,其中該動態偏壓產生器包括:反相器,有一輸入端與一輸出端,該輸入端接收該第一電壓控制信號;第一P導電型金氧半導體電晶體,有第一閘極與二個第一摻雜電極,其中該第一閘極也與該反相器的該輸入端連接同時接收該第一電壓控制信號,該二個第一摻雜電極的一者接收該第一偏壓,另一者連接到一節點以輸出該動態電壓;以及第二P導電型金氧半導體電晶體,有第二閘極與二個第二摻雜電極,其中該第二閘極與該反相器的該輸出端連接,該二個第二摻雜電極的一者接收該第二偏壓,另一者也連接到該節點共同輸出該動態電壓。
- 如申請專利範圍第6項所述之動態控制電位移位電路,其中該輸入信號接收器的該第一電晶體與該第二電晶體是P導電型金氧半導體電晶體,該輸出信號產生器的該第三電晶體與該第四電晶體是N導電型金氧半導體電晶體,該偏壓電流控制器的該第五電晶體與該第六電晶體是N導電型金氧半導體電晶體。
- 如申請專利範圍第11項所述之動態控制電位移位電路,其中該第一電壓控制信號與該動態電壓是同步,但是電壓極性也相反。
- 如申請專利範圍第11項所述之動態控制電位移位電路,其中該動態偏壓產生器包括:第一N導電型金氧半導體電晶體,有第一閘極與二個第一摻雜電極,其中該第一閘極連接到一節點以輸出該動態電壓,該二個第一摻雜電極的一者接地,另一者也連接到該節點;第一P導電型金氧半導體電晶體有第二閘極與二個第二摻雜電極,其中該第二閘極接收該偏壓產生器輸出的該偏壓,該二個第二摻雜電極的一者接收電源;第二P導電型金氧半導體電晶體,有第三閘極與二個第三摻雜電極,其中該第三閘極接收該偏壓產生器輸出的該偏壓,該二個第三摻雜電極的一者接收電源,另一者連接到該節點;以及第三P導電型金氧半導體電晶體,有第四閘極與二個第四摻雜電極,其中該第四閘極接受該第一電壓控制信號 的控制,該二個第四摻雜電極的一者連接到該節點,另一者與該第一P導電型金氧半導體電晶體的該二個第二摻雜電極的另一者連接。
- 如申請專利範圍第11所述之動態控制電位移位電路,其中該偏壓產生器輸出的該偏壓是一第一偏壓與一第二偏壓,該第一偏壓低於該第二偏壓,其中該動態偏壓產生器包括:反相器,有一輸入端與一輸出端,該輸入端接收該第一電壓控制信號;第一N導電型金氧半導體電晶體,有第一閘極與二個第一摻雜電極,其中該第一閘極也與該反相器的該輸入端連接同時接收該第一電壓控制信號,該二個第一摻雜電極的一者接收該第一偏壓,另一者連接到一節點以輸出該動態電壓;以及第二N導電型金氧半導體電晶體,有第二閘極與二個第二摻雜電極,其中該第二閘極與該反相器的該輸出端連接,該二個第二摻雜電極的一者接收該第二偏壓,另一者也連接到該節點共同輸出該動態電壓。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101125545A TWI483550B (zh) | 2012-07-16 | 2012-07-16 | 動態控制電位移位電路 |
US13/792,245 US8823440B2 (en) | 2012-07-16 | 2013-03-11 | Level shifting circuit with dynamic control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101125545A TWI483550B (zh) | 2012-07-16 | 2012-07-16 | 動態控制電位移位電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201406066A TW201406066A (zh) | 2014-02-01 |
TWI483550B true TWI483550B (zh) | 2015-05-01 |
Family
ID=49913482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101125545A TWI483550B (zh) | 2012-07-16 | 2012-07-16 | 動態控制電位移位電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8823440B2 (zh) |
TW (1) | TWI483550B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800306B (zh) * | 2022-03-16 | 2023-04-21 | 瑞鼎科技股份有限公司 | 應用於顯示驅動電路的位準移位電路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI591968B (zh) * | 2015-02-12 | 2017-07-11 | 瑞鼎科技股份有限公司 | 應用於顯示裝置之位準移位器電路 |
US9641178B1 (en) | 2015-06-16 | 2017-05-02 | Tagore Technology, Inc. | Fast Wi-Fi switch with dynamic bias circuit |
TWI606683B (zh) * | 2016-05-03 | 2017-11-21 | 國立中興大學 | 零靜功耗高低多端互補式多位準轉換器 |
JP7176713B2 (ja) * | 2017-11-29 | 2022-11-22 | 深▲セン▼通鋭微電子技術有限公司 | 信号レベル変換回路及び表示駆動デバイス |
US10586600B1 (en) | 2019-01-28 | 2020-03-10 | Micron Technology, Inc. | High-voltage shifter with reduced transistor degradation |
CN114070297A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 微功耗的电平翻转电路及降低电路中瞬态电流的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205819B2 (en) * | 2005-01-25 | 2007-04-17 | Via Technologies, Inc. | Zero-bias-power level shifting |
TW200849823A (en) * | 2007-04-27 | 2008-12-16 | Mosaid Technologies Inc | Voltage level shifter and buffer using same |
US20110204921A1 (en) * | 2010-02-25 | 2011-08-25 | Icom Incorporated | Level conversion circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
JP2003309462A (ja) * | 2002-04-15 | 2003-10-31 | Mitsubishi Electric Corp | レベルシフト回路 |
KR100657829B1 (ko) * | 2004-08-16 | 2006-12-14 | 삼성전자주식회사 | 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로 |
-
2012
- 2012-07-16 TW TW101125545A patent/TWI483550B/zh active
-
2013
- 2013-03-11 US US13/792,245 patent/US8823440B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205819B2 (en) * | 2005-01-25 | 2007-04-17 | Via Technologies, Inc. | Zero-bias-power level shifting |
TW200849823A (en) * | 2007-04-27 | 2008-12-16 | Mosaid Technologies Inc | Voltage level shifter and buffer using same |
US20110204921A1 (en) * | 2010-02-25 | 2011-08-25 | Icom Incorporated | Level conversion circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800306B (zh) * | 2022-03-16 | 2023-04-21 | 瑞鼎科技股份有限公司 | 應用於顯示驅動電路的位準移位電路 |
Also Published As
Publication number | Publication date |
---|---|
US8823440B2 (en) | 2014-09-02 |
US20140015587A1 (en) | 2014-01-16 |
TW201406066A (zh) | 2014-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483550B (zh) | 動態控制電位移位電路 | |
US9257190B2 (en) | Level shifter | |
TWI482432B (zh) | Quasi-shift circuit | |
TWI737299B (zh) | 緩衝電路與緩衝方法 | |
US10778227B2 (en) | Level shifting circuit and method | |
CN107786190B (zh) | 一种带漏电流消除技术的低导通电阻平坦度模拟开关 | |
WO2022057366A1 (zh) | 一种负压电平转换控制电路和方法 | |
JP2015502684A (ja) | レベルシフタ | |
US7646233B2 (en) | Level shifting circuit having junction field effect transistors | |
US20150263731A1 (en) | Level shift circuit | |
JP2012065235A (ja) | 電圧出力回路 | |
US8497726B2 (en) | Level shifter | |
TW202145714A (zh) | 工作週期校正電路及其方法 | |
TWI692204B (zh) | 轉壓器 | |
US20140240019A1 (en) | Current mode logic latch | |
CN214959494U (zh) | 电平转换电路 | |
US11528015B2 (en) | Level shifter with reduced duty cycle variation | |
TW200522516A (en) | Level shifter | |
CN110518903B (zh) | 一种电平移位电路 | |
CN114142834A (zh) | 电平转换锁存器和电平切换器 | |
CN103580670B (zh) | 动态控制电平移位电路 | |
CN110690890B (zh) | 一种电平移位电路 | |
CN110690889B (zh) | 一种电平移位电路 | |
TWI678062B (zh) | 位準轉換器 | |
JPH10229331A (ja) | 入力回路 |