JP5576248B2 - 電源スイッチ回路 - Google Patents
電源スイッチ回路 Download PDFInfo
- Publication number
- JP5576248B2 JP5576248B2 JP2010259327A JP2010259327A JP5576248B2 JP 5576248 B2 JP5576248 B2 JP 5576248B2 JP 2010259327 A JP2010259327 A JP 2010259327A JP 2010259327 A JP2010259327 A JP 2010259327A JP 5576248 B2 JP5576248 B2 JP 5576248B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- power
- switch
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本発明の実施の形態1にかかる電源スイッチ回路を示すブロック図である。図1に示す電源スイッチ回路は、第1のスイッチ素子1、第2のスイッチ素子2、およびスイッチ制御回路3を有する。本実施の形態にかかる電源スイッチ回路は、第1の電源線(VDD1)21から第2の電源線(VDD2)22へ電源電圧を印加する電源スイッチ回路である。また、ドメイン回路要素7は、第2の電源線(VDD2)22と第3の電源線(GND)23との間に接続されている。
第1のスイッチ回路11は、インバータ(第5のインバータ)INV3、インバータ(第6のインバータ)INV4、および第1のスイッチ素子1を備える。
次に、本発明の実施の形態2について説明する。図5は、本実施の形態にかかる電源スイッチ回路を示すブロック図である。図5に示す本実施の形態にかかる電源スイッチ回路では、実施の形態1で説明した図2に示した電源スイッチ回路と比べて、第1のスイッチ回路11の構成が異なる。これ以外は、実施の形態1にかかる電源スイッチ回路と同様であるので重複した説明は省略する。
次に、本発明の実施の形態3について説明する。図6は、本実施の形態にかかる電源スイッチ回路を示すブロック図である。図6に示す本実施の形態にかかる電源スイッチ回路では、実施の形態1で説明した図2に示した電源スイッチ回路と比べて、第1のスイッチ回路11の構成が異なる。これ以外は、実施の形態1にかかる電源スイッチ回路と同様であるので重複した説明は省略する。
次に、本発明の実施の形態4について説明する。図7は、本実施の形態にかかる電源スイッチ回路に用いられる第2のスイッチ回路を示す回路図である。本実施の形態にかかる電源スイッチ回路では、実施の形態1乃至3で説明した電源スイッチ回路(図2、図5、および図6参照)と比べて、第2のスイッチ回路12の構成が異なる。これ以外は、実施の形態1乃至3にかかる電源スイッチ回路と同様であるので重複した説明は省略する。
次に、本発明の実施の形態5について説明する。図8は、本実施の形態にかかる電源スイッチ回路を用いたパワードメインを示す図である。図8に示すように、パワードメインは、第1のスイッチ回路(SW1)31〜第6のスイッチ回路(SW6)36を備える。ドメイン回路要素37、38は、第2の電源線(VDD2)22と第3の電源線(GND)23との間に接続されている。
次に、本発明の実施の形態6について説明する。本実施の形態にかかる電源スイッチ回路は、実施の形態1で説明した第1のスイッチ回路11の第1のスイッチ素子1と、第2のスイッチ回路12の第2のスイッチ素子2をNチャネル型トランジスタで構成している。なお、本実施の形態にかかる電源スイッチ回路についても、実施の形態2乃至5にかかる発明を適用することができる。
第1のスイッチ回路61は、インバータ(第5のインバータ)INV13、インバータ(第6のインバータ)INV14、および第1のスイッチ素子51を備える。
2 第2のスイッチ素子
3 スイッチ制御回路
4 第1のイネーブル信号
5 第2のイネーブル信号
6 制御信号
7 ドメイン回路要素
11 第1のスイッチ回路
12 第2のスイッチ回路
21 第1の電源線
22 第2の電源線
23 第3の電源線
Claims (12)
- 第1の電源線から第2の電源線へ電源電圧を印加する電源スイッチ回路であって、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を第1のイネーブル信号に応じて切り替える第1のスイッチ素子と、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を切り替える第2のスイッチ素子と、
前記第2の電源線から電源が供給される論理ゲートを少なくとも1つ備え、前記第2のスイッチ素子を制御するスイッチ制御回路と、を有し、
前記スイッチ制御回路は、
前記第2の電源線および第3の電源線から電源が供給されると共に、第2のイネーブル信号が入力される第1のインバータと、
前記第1の電源線および前記第3の電源線から電源が供給されると共に、前記第1のインバータからの出力が供給され、前記第2のスイッチ素子のゲートに制御信号を出力する第2のインバータと、を備え、
前記スイッチ制御回路は、当該スイッチ制御回路に供給される前記第2のイネーブル信号及び前記第2の電源線の電圧である第2の電源電圧に基づいて前記第2のスイッチ素子を制御する、
電源スイッチ回路。 - 第1の電源線から第2の電源線へ電源電圧を印加する電源スイッチ回路であって、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を第1のイネーブル信号に応じて切り替える第1のスイッチ素子と、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を切り替える第2のスイッチ素子と、
前記第2の電源線から電源が供給される論理ゲートを少なくとも1つ備え、前記第2のスイッチ素子を制御するスイッチ制御回路と、を有し、
前記スイッチ制御回路は、
前記第2の電源線および第3の電源線から電源が供給されると共に、第2のイネーブル信号が入力される第1のインバータと、
前記第2の電源線および前記第3の電源線から電源が供給されると共に、前記第1のインバータからの出力が供給され、前記第2のスイッチ素子のゲートに制御信号を出力する第2のインバータと、
前記第1の電源線と前記第2のスイッチ素子のゲートとの間に接続された抵抗素子と、を備え、
前記スイッチ制御回路は、当該スイッチ制御回路に供給される前記第2のイネーブル信号及び前記第2の電源線の電圧である第2の電源電圧に基づいて前記第2のスイッチ素子を制御する、
電源スイッチ回路。 - 前記スイッチ制御回路は、前記第1のインバータから出力されている前記第2の電源電圧が前記第2のインバータを反転動作可能な電圧の場合に、前記第2のスイッチ素子をオン状態とする、
請求項1または2に記載の電源スイッチ回路。 - 前記第2のスイッチ素子がPチャネル型トランジスタである場合、
前記スイッチ制御回路は、前記第1のインバータに前記第2のイネーブル信号としてロウレベルの信号が供給され、前記第2のインバータに供給された前記第2の電源電圧が前記第2のインバータのスレッショルド電圧よりも高い場合、前記第2のスイッチ素子をオン状態とする、
請求項3に記載の電源スイッチ回路。 - 前記第2のスイッチ素子がNチャネル型トランジスタである場合、
前記スイッチ制御回路は、前記第1のインバータに前記第2のイネーブル信号としてハイレベルの信号が供給され、前記第2のインバータに供給された前記第2の電源電圧が前記第2のインバータのスレッショルド電圧よりも低い場合、前記第2のスイッチ素子をオン状態とする、
請求項3に記載の電源スイッチ回路。 - 前記第2のインバータのスレッショルド電圧と第3の電源線の電源電圧との間の電圧をスレッショルド電圧とする第3のインバータを含むスイッチ制御回路と、
前記スイッチ制御回路により制御されると共に、前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を切り替える第3のスイッチ素子と、
を有する回路を更に備える、請求項1乃至5のいずれか一項に記載の電源スイッチ回路。 - 前記スイッチ制御回路は、前記第1のイネーブル信号を前記第2のイネーブル信号として入力する、請求項1乃至6のいずれか一項に記載の電源スイッチ回路。
- 第1の電源線から第2の電源線へ電源電圧を印加する電源スイッチ回路であって、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を第1のイネーブル信号に応じて切り替える第1のスイッチ素子と、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を切り替える第2のスイッチ素子と、
前記第2の電源線から電源が供給される論理ゲートを少なくとも1つ備え、前記第2のスイッチ素子を制御するスイッチ制御回路と、
前記第1の電源線および第3の電源線から電源が供給されると共に、前記第1のイネーブル信号が入力される第4のインバータと、を有し、
前記第4のインバータは、前記第1のイネーブル信号を反転させた信号を前記第1のスイッチ素子のゲートへ出力すると共に、当該第1のイネーブル信号を反転させた信号を第2のイネーブル信号として前記スイッチ制御回路へ出力し、
前記スイッチ制御回路は、当該スイッチ制御回路に供給された前記第2のイネーブル信号及び前記第2の電源線の電圧である第2の電源電圧に基づいて前記第2のスイッチ素子を制御する、
電源スイッチ回路。 - 第1の電源線から第2の電源線へ電源電圧を印加する電源スイッチ回路であって、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を第1のイネーブル信号に応じて切り替える第1のスイッチ素子と、
前記第1の電源線と前記第2の電源線との間に接続され、前記第1の電源線と前記第2の電源線との接続および非接続を切り替える第2のスイッチ素子と、
前記第2の電源線から電源が供給される論理ゲートを少なくとも1つ備え、前記第2のスイッチ素子を制御するスイッチ制御回路と、
前記第1の電源線および第3の電源線から電源が供給されると共に、前記第1のイネーブル信号が入力される第5のインバータと、
前記第1の電源線および前記第3の電源線から電源が供給されると共に、前記第5のインバータからの出力が供給され、前記第5のインバータからの出力を反転させた信号を前記第1のスイッチ素子のゲートへ出力する第6のインバータと、を有し、
前記スイッチ制御回路は、当該スイッチ制御回路に供給される第2のイネーブル信号及び前記第2の電源線の電圧である第2の電源電圧に基づいて前記第2のスイッチ素子を制御する、
電源スイッチ回路。 - 前記スイッチ制御回路は、前記第1のイネーブル信号を前記第2のイネーブル信号として入力する、請求項9に記載の電源スイッチ回路。
- 前記第6のインバータは、前記第5のインバータからの出力を反転させた信号を前記第2のイネーブル信号として前記スイッチ制御回路へ出力する、請求項9に記載の電源スイッチ回路。
- 前記第1のスイッチ素子を含む回路と、前記第2のスイッチ素子および前記スイッチ制御回路を含む回路とをそれぞれ複数有する、請求項1乃至11のいずれか一項に記載の電源スイッチ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259327A JP5576248B2 (ja) | 2010-11-19 | 2010-11-19 | 電源スイッチ回路 |
US13/373,100 US8912688B2 (en) | 2010-11-19 | 2011-11-04 | Power supply switch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259327A JP5576248B2 (ja) | 2010-11-19 | 2010-11-19 | 電源スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114504A JP2012114504A (ja) | 2012-06-14 |
JP5576248B2 true JP5576248B2 (ja) | 2014-08-20 |
Family
ID=46063687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259327A Expired - Fee Related JP5576248B2 (ja) | 2010-11-19 | 2010-11-19 | 電源スイッチ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8912688B2 (ja) |
JP (1) | JP5576248B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6417781B2 (ja) * | 2014-08-13 | 2018-11-07 | 株式会社ソシオネクスト | 半導体装置 |
JP6320290B2 (ja) * | 2014-12-22 | 2018-05-09 | 株式会社東芝 | 半導体集積回路 |
EP3316274B1 (en) * | 2016-10-28 | 2018-09-26 | Samsung SDI Co., Ltd. | Driver circuit for the operation of a relay |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168735A (ja) | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体集積回路装置 |
JP3951773B2 (ja) | 2002-03-28 | 2007-08-01 | 富士通株式会社 | リーク電流遮断回路を有する半導体集積回路 |
US7259477B2 (en) * | 2003-08-15 | 2007-08-21 | American Power Conversion Corporation | Uninterruptible power supply |
US7659746B2 (en) | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
US7602222B2 (en) | 2005-09-30 | 2009-10-13 | Mosaid Technologies Incorporated | Power up circuit with low power sleep mode operation |
JP5157313B2 (ja) * | 2007-08-15 | 2013-03-06 | 富士通株式会社 | 半導体装置 |
US7760479B2 (en) * | 2008-04-09 | 2010-07-20 | Fairchild Semiconductor Corporation | Technique for combining in-rush current limiting and short circuit current limiting |
JP5278167B2 (ja) * | 2009-05-29 | 2013-09-04 | 富士通株式会社 | 半導体集積回路装置及び電源システム |
JP5565252B2 (ja) * | 2010-10-04 | 2014-08-06 | 富士通株式会社 | 半導体集積回路 |
-
2010
- 2010-11-19 JP JP2010259327A patent/JP5576248B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-04 US US13/373,100 patent/US8912688B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012114504A (ja) | 2012-06-14 |
US20120126633A1 (en) | 2012-05-24 |
US8912688B2 (en) | 2014-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI440273B (zh) | 用於保護的疊接輸入-輸出裝置與其使用方法 | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
TWI674720B (zh) | 電源保護電路 | |
JP4832232B2 (ja) | 半導体集積回路装置及び電子装置 | |
JP2005333618A (ja) | 出力バッファ回路 | |
JP2011120158A (ja) | 半導体装置及び電源スイッチ回路 | |
JP5576248B2 (ja) | 電源スイッチ回路 | |
JP2008072349A (ja) | 半導体装置 | |
JP4117275B2 (ja) | 半導体集積回路 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
JP5288479B2 (ja) | 表示パネルドライバ | |
TW201214443A (en) | High voltage switch suitable for use in flash memory | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
JP5266974B2 (ja) | 入出力回路 | |
JP2008053976A (ja) | 半導体装置 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
JP2006301840A (ja) | 信号レベル変換バススイッチ | |
JP7361474B2 (ja) | 入力回路 | |
TWI695377B (zh) | 緩衝輸出電路及其驅動方法 | |
KR101159679B1 (ko) | 레벨 쉬프터 | |
KR20090090512A (ko) | 레벨 시프트 회로 | |
JP2010045522A (ja) | 半導体装置 | |
JP2007049671A (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
JP2015002507A (ja) | スイッチ回路 | |
TWI578707B (zh) | 電壓準位移位電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5576248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |