TWI479619B - 在微構造化構件之間造成間隔式導電連接部用的接點裝置 - Google Patents

在微構造化構件之間造成間隔式導電連接部用的接點裝置 Download PDF

Info

Publication number
TWI479619B
TWI479619B TW098132212A TW98132212A TWI479619B TW I479619 B TWI479619 B TW I479619B TW 098132212 A TW098132212 A TW 098132212A TW 98132212 A TW98132212 A TW 98132212A TW I479619 B TWI479619 B TW I479619B
Authority
TW
Taiwan
Prior art keywords
contact
wafer
trench
contact device
component device
Prior art date
Application number
TW098132212A
Other languages
English (en)
Other versions
TW201027685A (en
Inventor
Knut Gottfried
Maik Wiemer
Axel Franke
Achim Trautmann
Ando Feyh
Sonja Knies
Joerg Froemel
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW201027685A publication Critical patent/TW201027685A/zh
Application granted granted Critical
Publication of TWI479619B publication Critical patent/TWI479619B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

在微構造化構件之間造成間隔式導電連接部用的接點裝置
本發明關於一種用於在一第一及一第二微構造化的構件之間造成一種間隔之導電連接部用的接點裝置，包含一個在第一微構造化的構件上的電端子接點、一個在該端子接點上的鈍化層、及一個設在該鈍化層上的介電式間隔層。此外本發明關於有一種構件裝置，包含互相連接的第一及第二微構造化構件，其中該第一構件包含一個本發明的接點裝置，而該第二構件具有一個與該接點裝置連接的第一端子接點，此外本發明關於一種製造此種接點裝置的方法。
為了將一個MEMS(微電機械系統)與一第二晶圓作密封式及導電式的連接，先前技術有一些習知方法用各種不同的材料組合作共晶式(eutektisch)結合。這些共晶式接合的例子有：鋁-鍺、金-矽、金-錫、及鋁-矽。此外有一些習知裝置用於將MEMS構件及分析電路作垂直整合(依應用而異(application-specific)的積體電路、ASIC)，它們係根據在晶片或晶圓平面上的二個構件的共晶式連接。
在MEMS構件(特別是慣性感測器)封裝或包封時，構件之所需之可自由運動性一般用以下方式達成：在「蓋片晶圓」(Kappenwafer，英：cap wafer)內在這些構件上的區域中設有一空腔。如此該蓋片晶片(Kappenchip)的此區域就不適合(或要花大成本才能適合)安裝其他構件，特別是感測器元件用的分析電路。
因此，舉例而言，美專利US 2005/0166677 A1發表了一種垂直整合的微電機械系統(MEMS)，包含：
a)　一個MEMS下裝置，具有一個大致平坦的框以及此框內的至少一MEMS元件以及與此裝置接觸的可撓性接點；
b)　一個蓋，在該框上與一第一結合部連接，該蓋大致平行於該框；
c)　一個結合到框的一表面上的基礎，該基礎與一第一結合部從第一基材朝向外，在基礎上的一電極與該MEMS元件之間的一縫隙用光刻版(lithographic)方式造成，此縫隙作準確控制，且至少將一MEMS元件設在一空腔內。
無視於空腔使用該蓋片晶圓以安裝分析電路的各種不同可能方式係同樣習知者，但都有缺點。因此該分析電路可設在該蓋片晶圓之背向該MEMS構件那一側。這點只能用以下方式達成：該感測器元件與分析電路之間的電連接部係穿過該蓋片過去，或利用金屬絲結合造成。在第一種情形，在MEMS構件作電容式分析時，該附加的寄生電容會造成干擾，在這二種方式，該連接部很繁複。為此，舉例而言，須將端子利用鋸切而脫離到感測器晶圓上。此外，在此處，開放式電線結合的存在會使該感測器呈「裸晶片」(Bare Die)」形式的使用(亦即該晶片不進一步作封裝)變困難。雖然我們也可考慮將分析電路裝在該蓋片晶片之朝向MEMS構件那一側，但是要在空腔旁。但這表示有相當之面積損失且需附加成本。
因此人們希望能夠有一種蓋片晶圓，它也可維持一種ASIC，與一種MEMS晶圓用共晶方式接合，使得二晶圓之間可用簡單的薄層技術方法達成準確定義的間隔，此外，如果能夠避免該液體共晶相在作共晶式結合連接時常發生的流動效應，則甚有利。
因此，依本發明提供一種接點裝置，用於在一第一晶圓與第二晶圓之間造成間隔之導電接合，其中該接點裝置包含一電端子接點、一個在該電端子接點上的鈍化層、以及一個設在該鈍化層上的介電式間隔層，且其中該接點裝置至少設在二晶圓之一上。本發明的接點裝置的特徵在於該接點裝置包含可形成一種金屬-金屬接合的第一材料至少部分地充填的渠溝，其中：該渠溝係為貫通的渠溝，從間隔層穿過鈍化層過去一直到端子接點為止，且該第一材料設在渠溝中從該端子接點一直到渠溝的上緣為止。
利用本發明的接點裝置可將二個晶圓相間隔互相連接，因此在晶圓之間得到一縫隙或空腔。換言之，本發明可利用貫穿接點接觸的間隔器構造形成具有一定之晶圓間隔的導電結合連接部，此結合連接部在必要時可做成密封不透的方式。
在晶圓上可設微構造化的構件，朝向該縫隙或空腔。因此本發明的接點裝置可直接設在一晶圓上也可設在一微構造化構件(它位在晶圓上，且朝向該縫隙或空腔上)上，用此方式可電接觸路徑保持很短。
本發明亦包含一種包含一個這種接點裝置的晶圓。
在此，在本發明的觀念，微構造化的構件係指該構件具有在微米範圍尺寸的功能構造。舉例而言，這些功能構造的長度、高度及/或寬度為微米到微米。構件一詞係指感測器或積體電路。舉例而言，此積體電路可控制該感測器或將其信號作分析。因此它也可為因用途而異的基體電路。
本發明的接點裝置的尺寸，特別是長度及/或寬度可同樣地在微米範圍。
第一晶圓及第二晶圓之一宜為一種蓋片晶圓，它可用於將該二個微構造化構件作封裝，此蓋片晶圓可選項式地包含一ASIC。
特別是互相形成一共晶物的金屬能夠形成一種金屬-金屬接合部。用此方式可製造在較低溫度時呈固態的化合物，它們同時也可當作電接之用。
依本發明，係利用一種可形成一金屬-金屬接合部的材料將間隔層及鈍化層中的渠溝至少包覆住。在此，渠溝的上緣為水平緣，它由渠溝開口定義。如此可穿過該構成間隔的元件通過去，由外達成導電接觸。渠溝本身的形狀最先不進一步確定。舉例而言，渠溝可呈長形構造，或呈孔的形式存在。因此渠溝也可呈陣列方式設置，由多數孔構成。
本發明的接點裝置的優點為，在其製造上不需插手到製造此微機械系統的程序中。此接點裝置宜可在蓋片一側作成，其中即使在相反的情形也可做，它可用簡單方式造成電端子接點。此外，該液體之共晶相不再會流動或擠出。因不會有錯誤的調整，不需預保持住，因此構造尺寸也可較小，本發明的接點裝置可用於厚與薄的材料層。此外，該微電機械系統與該封蓋晶圓之間的間隔可簡單及準確地調整。
在本發明的接點裝置的一實施例，第一材料呈層的形式施在渠溝內側表面上以及間隔層之背向端子接點的那個外側上。此層的厚度舉例而言，在奈米到奈米的範圍，且宜奈米到奈米。如果連該間隔層之背向端子接點的外側也覆以第一材料，則可使用少量材料造成大的接觸面積，用此方式就可使用昂貴的材料，例如金。
在本發明的接點裝置的另一實施例，第一材料充滿渠溝且不施到間隔層之背向端子接點的外側表面。這種情形係用於當第一材料用電鍍方式析出的場合。在微電機元件與一蓋片作共晶方式連接的場合，一般可能由於該共晶區域對應地同樣地明顯地較厚(它在結合過程係呈液態)而會造成流動式擠榨出來。但依本發明，該介電間隔層當作側界限使用，間隔層上不留結合層。
在本發明的接點裝置的又一實施例，第一材料由以下之物選出：金、矽、鍺、鋁、銅、錫及/或銦、金與矽、鍺與鋁、及錫與銦可互相形成共晶物，銅可呈接觸劑形式存在二個微構造化的構件之間，並利用熱壓縮結合造成這種接合，此外在銅與錫之間可利擴散形成金屬間相。
此外本發明一標的為一種構件裝置，包含一第一晶圓及一第二晶圓，第二晶圓與第一晶圓連接，其中該第一晶圓包含一第一微構造化構件，而該第二晶圓包含一第二微構造化構件，其中該第一晶圓包含一個第一接點裝置，其中，該第二晶圓包含一個與第一接點裝置連接的第一對立接點，該對立接點具有一種能作金屬-金屬接合部的材料，其中該第一材料以及可作金屬-金屬接合的材料互相形成一連接部。
用此方式可在晶圓之間建構出互間隔之導電的連接部。在此這種第一材料與第二材料之間的金屬-金屬化合物宜為一種共晶物。
在本發明的構件裝置的一實施例中，一個第一接點裝置環繞著該第一晶圓的一部段，其中，一個對應地設計的第一對立接點環繞著該第二晶圓的一部段；其中，該環繞的第一接點裝置與該環繞第一對立接點構成一連接部而形成一個至少部分封閉的空腔；其中，另外在該被環繞的部段內，在第一晶圓上設有一個第二接點裝置，該第二接點裝置與此部段內的一第一微構造化的構件連接且與第二晶圓上的一個對應的第二對立接點連接。
此第一本發明的接點裝置圍繞第一晶圓的一第一部段。此第一晶圓的圍繞情形可為完全者或中斷者。為此，在第二晶圓上設一個對應的對立接點，它與接點裝置一齊構成一種間隔之導電連接部。此外在此實施例中，有一第二接點裝置以及一第二對立接點。如此該環繞之微構造化構件可直接地接觸且造成對另一晶圓的導電而間接的接合。
在本發明的構件裝置的另一實施例，該第二構件為一微電機械構件，而該第一構件包含一積體電路，用於將該微電機械構件作控制及/或信號處理，且其中該第一構件和第二構件利用該連接部封裝在一晶圓與第二晶圓之間。
該微電機構件宜為一慣性感測器。
用此方式可得到由感測器及相關的控制及分析電子電路構成的封裝之微系統。
在本發明的構件裝置的另一實施例，該一接點裝置與一對應之對立接點之間的連接利用一種金-矽-共晶物、鋁-鍺-共晶物、鍚-銦共晶物、銅與錫的固體-液體互擴散結合、或銅的熱壓縮結合達成。
在此，此固體-液體中間擴散結合的接合方法，係指藉著將銅與錫擴散到其他金屬中形成高熔點的Cu-Sn相。
本發明另一標的係為一種用於製造本發明的接點裝置的方法，包含以下步驟：在一晶圓上提供一端子接點；將一鈍化層施在該端子接點上；將一個在該鈍化層上析出的介電電式間隔層作構造化；其中形成渠溝以及析出一種可形成一種金屬-金屬接合部的材料至少部分地析出到該渠溝中，其中該渠溝係構造化成從間隔層一直到接子接點為止的貫通的渠溝形式，且其中該第一材料析出在渠溝中，從該端子接點一直到渠溝的上緣為止。
本發明利用以下圖式進一步說明，但其範圍不限於此。
圖1顯示一蓋片晶圓(1)，它包含一第一微構造化的構件(2)。此處該構件(2)用示意方式圖示，且舉例而言，可為一種因用途而異的積體電路(ASIC)(Application-specific IC)。晶圓包含該當作結合框架用的第一接點裝置(3a)以及該第二接點裝置(3b)，第一接點裝置(3a)直接設在晶圓上，第二接點裝置(3b)設在第一微構造化構件(2)上。
圖2顯示本發明的接點裝置(3a)及(3b)的一詳細示圖，在此一電端子接點(30)設有一鈍化層(31)，該電端子接點的材料可為一種金屬，如鋁或銅，該金屬舉例而言在ASIC中當作最上面的配線平面使用。鈍化層(31)一般為一介電質，如二氧化矽或氮化矽。
介電式間隔層(32)析出在鈍化層(31)上，此層宜為一種二氧化矽，厚度在微米範圍。此時將間隔層(32)設以渠溝(34)，該渠溝一直貫穿深達該金屬端子接點(30)為止。然後將一層第一材料(薄金屬層)(33)析出。此金屬為二種結合材料之一，宜為金，它設在一附著層上，如鉻或鍺，層(33)同樣作構造化，然後將間隔層作結束之第二導構造化作業，其中將該原來的結合墊片或結合框作限定，構造化作業在鈍化層(31)上停止。
此處，本發明的用言中，第一材料(33)也是設在渠溝(34)內側表面上及施在間隔層(32)之背向端子接點(30)的外側上的層。
圖3顯示圖1中的蓋片晶圓(1)(未示)及一第二晶圓(4)之間的結合連接部的細節。第二晶圓(4)帶有對立接點(6a)(6b)，該對立接點可與接點裝置(3a)(3b)中的金層(34)形成一種金屬-金屬連接部。在此利用一適當的壓迫壓力以及對所用之共晶物特定的溫度，形成一種共晶式結合連接部。
圖4顯示一本發明的接點裝置(3a)(3b)，它用於金屬層(36)析出厚度厚得多的情形。舉例而言，這點可利用電鍍程序達成。在此，一般由於共晶區域對應地同樣得厚得多(它在結合過程時係液態)而造成該區域的材料擠榨出來或流出。為了防止這種情事，此處將該介電式間隔層(32)拉出來當作側界限。
如圖4所示，並無薄金屬層(33)存在，而係有一完全充滿渠溝(34)的金屬層。結合連接部只見於一些區域，在這些區域中金屬層(36)直接與該互補的構件的對立電極接觸，因此不會有由側邊擠榨出來的情事。
因此在本發明的用言，第一材料(36)將渠溝(34)充滿，且不施在該間隔層(32)之背向端子接點(30)的那一側的表面上。
依圖4的第二變更例之所達成之結合連接部的詳細示圖示於圖5中。位在第一晶圓(1)(圖未示)上的接點裝置(3a)(3b)經由渠溝(34)中的金屬層(36)與第二晶圓(4)的對立接點(6a)(6b)形成一種金屬-金屬連接部。在此藉著適當的壓迫壓力以及對所用的共晶物特定的溫度，形成一種共晶式結合連接部。
圖6用示意方式顯示一個包含一微電機系統(MEMS)的構件，它可利用本發明的接點裝置與另一晶圓連接。在此，該基材或第二晶圓(4)設有對立接點(6a)(6b)。圖中用示意方式顯示一第二微構造化的構件(5)，舉例而言，它可為一感測器或特別是一慣性感測器，對立電極(6a)可環繞構件(5)設置，例如呈環狀設置。對立電極(6b)宜可與該微構造化構件(5)連接。
圖7顯示一製成之晶片複合物。設在上方的晶圓係如圖6所示。設在下方的晶圓係如圖1所示者。二晶圓之間的連接係利用該環形環繞延伸的接合連接部(7a)及利用連接部(7b)達成，其中該連接部與一因應用而異的積體電路(例如用於控制一微構造化的感測器或分析其信號)連接成導電方式，如果接點裝置(3a)(3b)與對立接點(6a)(6b)一齊變成一種金屬-金屬接合部(亦即，一般形成一種共晶物)則得到連接部(7a)(7b)。
因此結果，利用貫穿接觸的間隔保持器的構造可造成具有一定晶圓間隔的導電結合連接部。
(1)．．．第一(蓋片)晶圓
(2)．．．第一(微構造化的)構件
(3a)．．．第一接點裝置
(3b)．．．第二接點裝置
(4)．．．第二晶圓
(5)．．．第二構件
(6a)．．．對立接點(電極)
(6b)．．．對立接點(電極)
(7a)．．．連接部
(7b)．．．連接部
(30)．．．電端子接點
(31)．．．鈍化層
(32)．．．介電式間隔層
(33)．．．第一材料(薄金屬層)
(34)．．．渠溝
(36)．．．金屬層
圖1係一蓋片晶圓；
圖2係依第一變更例的一接點裝置的詳細圖；
圖3係依第一變更例的結合連接部的詳細圖；
圖4係依第二變更例的一接點裝置；
圖5係依第二變更例做的一連接部的詳細圖；
圖6係一微電機構件；
圖7係一製成的晶圓複合物。
(3a)．．．第一接點裝置
(3b)．．．第二接點裝置
(30)．．．電端子接點
(31)．．．鈍化層
(32)．．．介電式間隔層
(33)．．．第一材料(薄金屬層)
(34)．．．渠溝

Claims (11)

  1. 一種構件裝置，包含一第一晶圓(1)及一第二晶圓(4)，第二晶圓(4)與第一晶圓(1)連接，其中該第一晶圓(1)包含一第一微構造化構件(1)，而該第二晶圓(4)包含一第二微構造化構件(5)，其中該第一晶圓(1)包含第一接點裝置(3a)(3b)，以在該第一晶圓(1)和第二晶圓(4)間造成一種間隔的導電連接，其中該第二晶圓(4)包含一個與第一接點裝置(3a)(3b)連接的第一對立接點(6a)(6b)，該對立接點具有一種能作金屬-金屬接合部的第二材料，其中該第一材料以及可作金屬-金屬接合的第二材料互相形成一連接部，其特徵在：其中該接點裝置(3a)(3b)包含一電端子接點(30)、一個在該電端子接點(30)上的鈍化層(31)、以及一個設在該鈍化層(31)上的介電式間隔層(32)，且其中該接點裝置(3a)(3b)至少設在二晶圓(1)(4)之一上；其特徵在：該接點裝置(3a)(3b)包含可形成一種金屬-金屬接合部的第一材料(33)(36)至少部分地充填的渠溝(34)，其中：該渠溝(34)係為貫通的渠溝，從間隔層(32)穿過鈍化層(31)過去一直到端子接點(30)為止，且該第一材料(33)(36)設在渠溝(34)中從該端子接點(30)一直到渠溝(34)的上緣為止。
  2. 如申請專利範圍第1項之構件裝置，其中：該第一材料(33)呈層的方式施在渠溝(34)內側的表面及間隔層(32)之背向端子接點(30)的外側上。
  3. 如申請專利範圍第1項之構件裝置，其中：該第一材料(36)充滿渠溝(34)且不施在該間隔層(32)之背向端子接點(30)的外側的表面上。
  4. 如申請專利範圍第1~第3項任一項之構件裝置，其中，在該第一接點裝置，該第一材料(33)(36)係由以下之物選出：金、矽、鍺、鋁、銅、錫及/或銦。
  5. 如申請專利範圍第1~3項任一項之構件裝置，其中：其中，一個對應地設計的第一對立接點(6a)環繞著該第二晶圓(4)的一部段；其中，該環繞的第一接點裝置(3a)與該環繞的第一對立接點(6a)構成一連接部而形成一個至少部分封閉的空腔；其中，另外在該被環繞的部段內，在第一晶圓(1)上設有一個依申請專利範圍第1項的第二接點裝置(3b)，該第二接點裝置與此部段內的一第一微構造化的構件(2)連接且與第二晶圓(4)上的一個對應的第二對立接點(6b)連接，其中一個對應地設計的第一對立接點(6a)環繞圍住該第二晶圓(4)的一部段，其中該環繞之接點裝置(3a)與該環繞的第一對立接點(6a)造成一種接合，而成一至少部分封閉的空腔。
  6. 如申請專利範圍第5項之構件裝置，其中：該第一材料(33)呈層的方式施在渠溝(34)內側的表面及間隔層(32)之背向端子接點(30)的外側上。
  7. 如申請專利範圍第5項之構件裝置，其中： 該第一材料(36)充滿渠溝(34)且不施在該間隔層(32)之背向端子接點(30)的外側的表面上。
  8. 如申請專利範圍第5~第7項任一項之構件裝置，其中，在該第二接點裝置中，該第一材料(33)(36)係由以下之物選出：金、矽、鍺、鋁、銅、錫及/或銦。
  9. 如申請專利範圍第5項之構件裝置，其中：該第二構件(5)為一微電機械構件，而該第一構件(5)包含一積體電路，用於將該微電機械構件作控制及/或信號處理，且其中該第一構件(2)和第二構件(5)利用該連接部封裝在一晶圓(1)與第二晶圓(4)之間。
  10. 如申請專利範圍第9項之構件裝置，其中：該微機械構件為一慣性感測器。
  11. 如申請專利範圍第1或第2項任一項之構件裝置，其中：該一接點裝置(3a)(3b)與一對應之對立接點(6a)(6b)之間的連接利用一種金-矽-共晶物、鋁-鍺-共晶物、錫-銦共晶物、銅與錫的固體-液體互擴散結合、或銅的熱壓縮結合達成。
TW098132212A 2008-09-26 2009-09-24 在微構造化構件之間造成間隔式導電連接部用的接點裝置 TWI479619B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008042382A DE102008042382A1 (de) 2008-09-26 2008-09-26 Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen

Publications (2)

Publication Number Publication Date
TW201027685A TW201027685A (en) 2010-07-16
TWI479619B true TWI479619B (zh) 2015-04-01

Family

ID=41719629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132212A TWI479619B (zh) 2008-09-26 2009-09-24 在微構造化構件之間造成間隔式導電連接部用的接點裝置

Country Status (6)

Country Link
US (1) US20120187509A1 (zh)
EP (1) EP2331455B1 (zh)
CN (1) CN102164847B (zh)
DE (1) DE102008042382A1 (zh)
TW (1) TWI479619B (zh)
WO (1) WO2010034650A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
US8741738B2 (en) * 2011-06-08 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a semiconductor apparatus comprising substrates including Al/Ge and Cu contact layers to form a metallic alloy
US9139423B2 (en) * 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
DE102012219622B4 (de) 2012-10-26 2022-06-30 Robert Bosch Gmbh Mikrotechnologisches Bauelement mit Bondverbindung
CN109362013B (zh) * 2018-12-07 2023-11-14 潍坊歌尔微电子有限公司 组合传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814212A (en) * 2006-09-06 2008-03-16 Megica Corp Semiconductor chip and method for fabricating the same
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59304431D1 (de) * 1993-05-05 1996-12-12 Litef Gmbh Mikromechanische Beschleunigungsmessvorrichtung und Verfahren zu deren Herstellung
KR100368115B1 (ko) * 2001-01-26 2003-01-15 삼성전자 주식회사 반도체 소자의 본딩 패드 구조 및 그 제조방법
US7104129B2 (en) 2004-02-02 2006-09-12 Invensense Inc. Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7851876B2 (en) * 2006-10-20 2010-12-14 Hewlett-Packard Development Company, L.P. Micro electro mechanical system
KR101155709B1 (ko) * 2006-12-27 2012-06-12 파나소닉 주식회사 도전성 범프와 그 형성 방법 및 반도체 장치와 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
TW200814212A (en) * 2006-09-06 2008-03-16 Megica Corp Semiconductor chip and method for fabricating the same

Also Published As

Publication number Publication date
US20120187509A1 (en) 2012-07-26
WO2010034650A2 (de) 2010-04-01
WO2010034650A3 (de) 2011-01-20
CN102164847A (zh) 2011-08-24
CN102164847B (zh) 2015-09-23
DE102008042382A1 (de) 2010-04-01
EP2331455A2 (de) 2011-06-15
TW201027685A (en) 2010-07-16
EP2331455B1 (de) 2012-07-11

Similar Documents

Publication Publication Date Title
JP4486229B2 (ja) ウエハパッケージの製造方法
JP4420538B2 (ja) ウェーハパッケージの製造方法
US6835588B2 (en) Micro inertia sensor and method of manufacturing the same
US10040681B2 (en) Method and system for MEMS devices
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US8421169B2 (en) Gap control for die or layer bonding using intermediate layers
TWI479619B (zh) 在微構造化構件之間造成間隔式導電連接部用的接點裝置
JP2009505389A (ja) マイクロ部品用チップ・スケール・パッケージ
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
US20150158718A1 (en) Hybridly integrated module having a sealing structure
US20090029152A1 (en) Wafer Bonding Using Nanoparticle Material
US10829367B2 (en) MEMS gap control structures
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
CN104973564A (zh) 用于共晶键合两个载体装置的方法
JP2023036718A (ja) Ｍｅｍｓ素子およびｍｅｍｓモジュール
JP2009014469A (ja) 半導体装置及びその製造方法
US8530260B2 (en) Method for attaching a first carrier device to a second carrier device and micromechanical components
TW201508890A (zh) 微機電系統元件製造方法及以此方法製造之微機電系統元件
TW201712854A (zh) 電子裝置及其製造方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP2009052899A (ja) 慣性力センサおよびその製造方法
JP2013167468A (ja) 圧力センサとその製造方法
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
JP2007329156A (ja) 半導体装置およびその製造方法、並びに電子部品

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees