TWI478228B - Silicon wafer manufacturing method - Google Patents

Silicon wafer manufacturing method Download PDF

Info

Publication number
TWI478228B
TWI478228B TW101104932A TW101104932A TWI478228B TW I478228 B TWI478228 B TW I478228B TW 101104932 A TW101104932 A TW 101104932A TW 101104932 A TW101104932 A TW 101104932A TW I478228 B TWI478228 B TW I478228B
Authority
TW
Taiwan
Prior art keywords
wafer
polishing
oxide film
polished
mirror
Prior art date
Application number
TW101104932A
Other languages
English (en)
Other versions
TW201246347A (en
Inventor
Takuya Sasaki
Hiromasa Hashimoto
Kazuya Sato
Ayumu Sato
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201246347A publication Critical patent/TW201246347A/zh
Application granted granted Critical
Publication of TWI478228B publication Critical patent/TWI478228B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

矽晶圓的製造方法
本發明是關於一種製造矽晶圓的方法，該矽晶圓是用於製造磊晶矽晶圓，且該矽晶圓在一表面上具有鏡面研磨面，而在另一表面上具有摻雜物揮散防止用保護膜。
由於半導體磊晶晶圓的優秀特性，半導體磊晶晶圓被廣泛地作為用來製造離散半導體或雙極性積體電路(IC)等的晶圓。又，由於半導體磊晶晶圓對於MOS LSI(金氧半導體大型積體電路)亦有著優秀的軟性錯誤或閂鎖效應特性(亦即不易發生軟性錯誤或閂鎖效應)，因此半導體磊晶晶圓亦被廣泛地用於微處理器單元或快閃記憶體元件。
這種半導體磊晶晶圓例如是根據以下方法所製造出來。
首先，根據一般的柴式(CZ，Czochralski)法或浮融帶(FZ，floating zone)法等製造出單晶棒。此製造出的單晶棒，被切斷成塊狀，並為了使直徑一致而施加修圓加工(圓筒磨削步驟)。然後由此單晶棒切出多數片晶圓(切片(slicing)加工步驟)，並為了除去所切出的晶圓周邊部的稜角(銳利邊緣)而施加倒角處理(斜切(beveling)加工步驟)。進而，為了消除此晶圓表面的凹凸不平、提高平坦度、使切片加工時的加工變形降到最小，施加機械磨削處理(研光 加工步驟)。然後，根據混酸蝕刻等來除去機械磨削時在晶圓的表面層上所形成的加工變形層(蝕刻步驟)。
繼而，至少在晶圓的背面側形成用來防止自動摻雜的保護膜(摻雜物揮散防止用保護膜)，然後，利用化學性且機械性研磨(CMP)來施加用來將半導體晶圓的表面作成鏡面狀的鏡面研磨處理(鏡面拋光步驟)，再經過在鏡面研磨後的晶圓表面上形成磊晶膜的步驟，而製造出半導體磊晶晶圓。
此處補充關於自動摻雜的說明。在晶圓上氣相成長單晶薄膜(磊晶膜)的磊晶步驟中，該晶圓通常曝露於約1000~1200℃的高溫中。此時，會發生所謂自動摻雜現象，也就是該晶圓中所含的摻雜物在磊晶膜的形成步驟中揮散，而被摻入磊晶膜中的現象。
特別是，先前在功率金氧半導體(POWER MOS)用半導體磊晶晶圓的製造中，使用一種摻雜了高濃度不純物的低電阻率的晶圓來作為磊晶膜形成用的基板，而該晶圓的導電型為P型或N型中的任一種，在此情況下，自動摻雜的發生變成顯著。
亦即，加熱像這種經過高濃度摻雜後的晶圓時，若未在晶圓上形成摻雜物揮散防止用保護膜，則會發生自動摻雜現象，即已摻雜於晶圓中的硼、磷、銻、砷等不純物自晶圓散出並進入磊晶膜，而無法得到所希望的電阻率的磊晶膜。結果，半導體磊晶晶圓的電特性產生變化，使用此半導體磊晶晶圓所製作出來的半導體元件，將無法表現出 原先設計的特性，而成為不良品。
於是，如上述，為了防止自動摻雜，在晶圓的背面上需要有摻雜物揮散防止保護膜。例如，在直徑300mm等大直徑晶圓的情況下，特別會要求高平坦度，因此在進行雙面研磨使晶圓高平坦化之後，根據化學氣相成長法(CVD)等，在晶圓的背面側形成作為摻雜物揮散防止用保護膜的氧化膜。
然後，在上述鏡面拋光步驟中，根據單面研磨來對矽晶圓的表面側，亦即氣相成長磊晶膜的一側，進行鏡面研磨，但由於根據CVD而實行的氧化膜形成步驟會在矽表面上產生變形等，因此為了除去該變形，需要在此單面研磨中對矽表面側研磨數微米以上而精加工成鏡面。
然而，為了除去在這種根據CVD而實行的氧化膜形成步驟中所產生的變形，以必要的研磨裕度來進行單面研磨，因而會產生平坦度惡化的問題。近年來對更高度平坦的晶圓的要求增強，為了滿足此要求，出現改善晶圓平坦度惡化的必要性。
此處，專利文獻1中揭露了一種半導體晶圓的製造方法，該方法是根據雙面研磨裝置來對利用CVD而在單面上成長氧化膜後的晶圓進行研磨，藉此，可對具有鏡面與粗面且平坦度高的晶圓進行加工。
[先前技術文獻]
(專利文獻)
專利文獻1：日本專利特開平9-199465號公報。
然而，此方法的目的在於製造一種將其中一面作成粗面的高度平坦的晶圓，氧化膜會因該雙面研磨而被除去。又，即便使用此方法並調整氧化膜的厚度以及雙面研磨時的研磨裕度，而使氧化膜殘留下來，氧化膜仍然會因研磨而變薄，並在氧化膜表面上發生傷痕，而產生無法獲得作為摻雜物揮散防止用保護膜的品質的問題。
本發明是鑑於前述問題而完成，目的在於提供一種矽晶圓的製造方法，該方法可抑制氧化膜的傷痕及研磨量，且一邊保持作為該摻雜物揮散防止保護膜的品質，一邊製造具有高平坦度的矽晶圓。
為了達成上述目的，若根據本發明，可提供一種矽晶圓的製造方法，該方法是在根據化學氣相成長法於原料矽晶圓的其中一面上成長氧化膜後，研磨未成長出該氧化膜的一側的上述原料矽晶圓的表面，而製造出具有鏡面研磨面與氧化膜面的矽晶圓，其中該矽晶圓的製造方法的特徵在於具有：對上述原料矽晶圓進行雙面研磨的步驟，該進行雙面研磨的步驟是在成長出上述氧化膜後，以下述的研磨布進行研磨：對上述氧化膜表面側，使用一種在塗佈胺基甲酸 乙酯(urethane)樹脂後經過溼式凝固與發泡而成的仿麂皮(suede)系研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨(velours)系研磨布，且這些研磨布的ASKER-C橡膠硬度在50°以上且未滿90°；而對要研磨上述未成長出氧化膜的表面的一側，使用胺基甲酸乙酯樹脂單發泡體研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且研磨布的ASKER-C橡膠硬度在90°以上。
若根據此製造方法，在雙面研磨中，便不會過度研磨氧化膜，而可抑制氧化膜的傷痕，且將矽晶圓研磨成高度平坦，而可一邊保持作為該摻雜物揮散防止用保護膜的氧化膜的品質，一邊製造具有高平坦度的矽晶圓。
此時，在上述進行雙面研磨的步驟之後，可使用單面研磨裝置來研磨上述鏡面研磨面。
若如此進行，則可更進一步改善矽晶圓的平坦度，而高精準度地精加工完成鏡面研磨面。
又，此時作為上述原料矽晶圓，可使用電阻率為0.1Ω．cm以下的矽晶圓。
像這樣，即使在後續步驟的磊晶晶圓步驟中使用容易發生自動摻雜的低電阻率的矽晶圓的情況下，根據本發明亦可抑制作為摻雜物揮散防止用保護膜的氧化膜的傷痕，而製造可確實地防止自動摻雜的矽晶圓。
又，此時較佳是上述氧化膜表面側的研磨布的ASKER-C橡膠硬度在50°以上且70°以下。
若如此進行，則在雙面研磨中，可更確實地抑制氧化膜的傷痕，且可更確實地研磨成高度平坦的狀態。
本發明中，在根據化學氣相成長法於原料矽晶圓的其中一面上成長氧化膜後，以下述的研磨布進行研磨：對氧化膜表面側，使用一種在塗佈胺基甲酸乙酯樹脂後經過溼式凝固與發泡而成的仿麂皮系研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在50°以上且未滿90°；而在研磨未成長出氧化膜的表面的一側，使用胺基甲酸乙酯樹脂單發泡體研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且研磨布的ASKER-C橡膠硬度在90°以上，因此在雙面研磨中，便不會過度研磨氧化膜，而可抑制氧化膜的傷痕，且將矽晶圓研磨成高度平坦，而可一邊保持作為該摻雜物揮散防止用保護膜的品質，一邊製造具有高平坦度的矽晶圓。
以下，說明關於本發明的實施形態，但本發明並不限定於這些實施形態。
一般而言，在半導體磊晶晶圓製造用的矽晶圓上，為了防止自動摻雜，會在晶圓的背面側上形成作為摻雜物揮散防止用保護膜的氧化膜。此氧化膜是根據CVD(化學氣相 沉積)而形成，但進行此CVD時會在矽表面上產生變形。為了除去此變形，必須在藉由單面研磨來對要進行氣相成長磊晶膜的一側的表面實行精加工成鏡面時，將研磨裕度(grinding allowance)設成數微米以上。然而，這會產生因這種研磨裕度的單面研磨而使平坦度惡化的問題。
先前，已知有一種半導體晶圓的製造方法，該方法根據雙面研磨裝置來研磨晶圓，且該晶圓事先根據CVD而在其中一面上成長出氧化膜，利用上述方法製造出一種具有鏡面與粗面且平坦度高的晶圓，但這種方法會因研磨而使氧化膜變薄，並在氧化膜表面上發生傷痕而無法作為摻雜物揮散防止用保護膜而發揮功能。
像這樣，在先前方法中，難以製造出一邊保持摻雜物揮散防止用的氧化膜的品質，一邊具有高平坦度的晶圓。
因此，本案發明人為了解決這種問題而經過多次深入檢討。結果了解到，根據雙面研磨來對要進行氣相成長磊晶膜的一側的表面實行鏡面研磨，並且此時在上下的研磨布是使用本發明所規定的材質及硬度，藉此可一邊保有氧化膜的品質一邊製造出具有高平坦度的晶圓，而完成了本發明。
第1圖是表示本發明的矽晶圓製造方法的一例的流程圖。
首先，如以下所述的方式來準備原料矽晶圓，該原料矽晶圓是使摻雜物揮散防止用的氧化膜成長在其中一面上而成。此外，直到成長氧化膜為止的步驟，原則上與先前 技術相同。以下，將原料矽晶圓上形成氧化膜的一側的面稱為背面，而將不形成氧化膜且進行鏡面研磨然後形成磊晶膜的一側的面稱為表面。
具體而言，根據CZ法或FZ法來製造矽晶棒。然後，將所製造出來的矽晶棒切斷成規定長度的塊狀，並為了使直徑一致而施加修圓(Rounding off)加工(圓筒磨削步驟)。然後，自矽晶棒切出晶圓(切片加工步驟：第1圖(a))。
繼而，為了除去所切出的原料矽晶圓的周邊部的角而進行倒角處理(斜切加工步驟：第1圖(b))。進而，為了消除此矽晶圓表面的凹凸不平、提高平坦度、使切片時的加工變形降到最小，進行機械磨削處理(研光加工步驟：第1圖(c))，再根據混酸蝕刻等來除去機械磨削時在晶圓的表面層上所形成的加工變形層(蝕刻步驟：第1圖(d))。
此處，為了進一步改善晶圓的平坦度，可在後述的摻雜物揮散防止用氧化膜成長步驟前，例如在上述蝕刻步驟後，對晶圓進行雙面研磨。特別是在製造直徑300mm等的大直徑晶圓的情況下，更要求高平坦度，因此較佳是進行這種雙面研磨。本案並未特別限定此雙面研磨時所用的研磨布，可使用與先前技術相同的研磨布。
繼而，在原料矽晶圓的背面上成長出用來防止自動摻雜的摻雜物揮散防止用的氧化膜(摻雜物揮散防止用氧化膜成長步驟：第1圖(e))。藉由成長出此摻雜物揮散防止用的氧化膜，例如在磊晶膜形成步驟或其他熱處理步驟中，可強烈地抑制已高濃度摻雜於晶圓中的摻雜物發生揮散而 被摻入磊晶膜中的情況。
此處，作為此摻雜物揮散防止用的氧化膜，可形成矽氧化膜。矽氧化膜可藉由常壓CVD法來堆積或藉由熱氧化來形成熱氧化膜等而輕易形成，而可便宜地製造。
又，亦可利用蝕刻或機械性加工來除去此摻雜物揮散防止用的氧化膜的外周部。
繼而，對在背面側上已成長出氧化膜的原料矽晶圓進行雙面研磨，並將表面側作成鏡面研磨面(根據雙面研磨而進行的鏡面研磨步驟：第1圖(f))。此雙面研磨，例如使用如第2圖所示的雙面研磨裝置來進行。
如第2圖所示，此雙面研磨裝置10具有在上下方向設置成對向(互相面對面)的上平台11和下平台12。在上平台11、下平台12的對向面側上，各自貼附有研磨布21、22。上平台11、下平台12分別根據上下的平台旋轉軸13、14而能夠互相以相反方向旋轉。
在下平台12的中心部，設有太陽齒輪15，並在下平台12的周緣部，設有環狀的內齒輪16。在已貼附於下平台12上的研磨布22的上表面與已貼附於上平台11上的研磨布21的下表面之間，配置有承載器17，該承載器17具有用來保持晶圓W的保持孔。並且，承載器17根據太陽齒輪15和內齒輪16的作用而進行自轉和公轉，藉此使保持在承載器17的保持孔中的晶圓W的表面和背面，在上下的研磨布21、22之間滑動而進行研磨。
本發明中，分別使用以下的研磨布來作為此雙面研磨 時所使用的上下的研磨布。
亦即，對形成有氧化膜的一側(氧化膜表面側)，使用一種塗佈胺基甲酸乙酯(urethane)樹脂後經過溼式凝固與發泡而成的仿麂皮(suede)系研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨(velours)系研磨布，且這些研磨布的ASKER-C橡膠硬度在50°以上且未滿90°(更佳是50°以上且70°以下)；並且，對要研磨未成長氧化膜的表面的一側(要進行鏡面研磨的表面側)，使用一種胺基甲酸乙酯樹脂單發泡體研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在90°以上。
並且，一邊從被配置在上平台11上的複數個研磨劑供給口18供給研磨劑，一邊使保持著原料矽晶圓W的承載器17作自轉和公轉，並進而一邊旋轉上平台11、下平台12一邊施予負載，藉此來研磨原料矽晶圓W。
像這樣，對氧化膜表面側，若使用一種塗佈胺基甲酸乙酯樹脂後經過溼式凝固與發泡而成的仿麂皮系研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在50°以上且未滿90°，則可確實地抑制氧化膜的研磨，進而有效地抑制傷痕的發生。亦即，可確實地確保作為摻雜物揮散防止用保護膜的氧化膜的品質，該摻雜物揮散防止用保護膜是用來在後續步驟的磊晶步驟中防止自動摻雜。又，若使用一種ASKER-C橡膠硬度在50°以上的研磨布，可確實地防止 因研磨布太軟而對晶圓的平坦度造成不良影響的情況。
又，與上述氧化膜表面側的研磨布組合，對要進行鏡面研磨的表面側，藉由使用一種胺基甲酸乙酯樹脂單發泡體研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在90°以上，可得到一種表面經過鏡面研磨且具有高平坦度的矽晶圓。此處，對要進行鏡面研磨的表面側所使用的研磨布的硬度上限，並未特別限定，而現狀下能夠取得一種硬度達到95°程度為止的研磨布。
此外，本案並未特別限定所使用的研磨劑，例如可使用膠體二氧化矽(colloidal silica)、熱解法二氧化矽(fumed silica)。
此時，在雙面研磨步驟之後，可進而使用單面研磨裝置來對晶圓的鏡面研磨面進行研磨。
若這樣進行，則可高精準度地完成晶圓的鏡面研磨面，而進一步改善矽晶圓的平坦度。本發明中，由CVD所造成的矽表面的變形已經藉由上述的雙面研磨而被除去，因此該單面研磨的研磨裕度不需要太大，平坦度便不會因單面研磨而惡化。
此處，作為所使用的原料矽晶圓，可使用電阻率為0.1 Ω．cm以下的矽晶圓。
磊晶步驟中的自動摻雜，在使用一種以高濃度摻雜入不純物而成的低電阻率晶圓的情況下會顯著發生，但在本發明中，即使是在使用這種低電阻率的矽晶圓的情況下， 亦可製造出一種形成有摻雜物揮散防止用氧化膜的高平坦度矽晶圓，該摻雜物揮散防止用氧化膜可確實地防止自動摻雜。
(實施例)
以下，表示本發明的實施例及比較例來更具體地說明本發明，但本發明並非限定於這些實施例。
(實施例1-5)
根據如第1圖所示的本發明的矽晶圓的製造方法來製造單晶矽晶圓，然後評價氧化膜表面的傷痕的發生率。
首先，根據CZ法拉起單晶矽晶棒並進行切片，來準備600片直徑300mm，結晶方位<100>，導電型P型的原料單晶矽晶圓。對這些晶圓的邊緣部進行倒角、研光，並為了除去因研光而殘留的變形而進行蝕刻。然後，為了使晶圓更加高度平坦化而對雙面進行鏡面研磨，並為了減少來自邊緣部的微粒(particle)而進行鏡面倒角。
繼而，根據CVD在原料單晶矽晶圓的背面上成長4000埃(Å)的氧化膜，並根據蝕刻來除去邊緣部的氧化膜。
然後，使用如第2圖所示的雙面研磨裝置，將原料單晶矽晶圓以氧化膜表面側朝下的方式來保持，並進行雙面研磨。此處，作為研磨布，對要進行鏡面研磨的一側，亦即要研磨未成長氧化膜的表面的一側(上側)，使用ASKER-C橡膠硬度90°的胺基甲酸乙酯樹脂單發泡體研磨 布，而對氧化膜表面側(下側)，使用ASKER-C橡膠硬度分別為85°(實施例1)、80°(實施例2)、70°(實施例3)、65°(實施例4)、50°(實施例5)的仿麂皮系研磨布。此雙面研磨分別對100片上述原料單晶矽晶圓進行。
以下，表示雙面研磨條件。此外，研磨裕度是對於要進行鏡面研磨的一側的單晶矽表面的值，為了除去在根據CVD而實行的氧化膜形成步驟中產生於單晶矽表面上的變形而將研磨裕度設成4μm。又，在以下的研磨條件下，事前確認到在任一實施例的情況中，單晶矽表面的研磨速率均為0.1μm/min，而將研磨時間設成40分。
原料晶圓：P型，結晶方位<100>，直徑300mm。
上側研磨布：胺基甲酸乙酯樹脂單發泡體，ASKER-C橡膠硬度90°。
下側研磨布：仿麂皮系研磨布，ASKER-C橡膠硬度85°~50°。
研磨劑：膠體二氧化矽。
研磨負載：100g/cm2 。
研磨時間：40分。
研磨裕度：4μm。
在此雙面研磨後，進一步使用單面研磨裝置以研磨裕度1μm來對單晶矽晶圓的鏡面研磨面進行成精加工研磨。
然後，在螢光燈下根據目視來檢查傷痕的有無，藉以 評價此單晶矽晶圓的氧化膜上的傷痕發生率。
將結果表示於第3圖。此處，第3圖中的傷痕發生率的值，是表示將後述的比較例1的傷痕發生率設成1的情況下的數值。如第3圖所示，研磨布的硬度與傷痕發生率相關，研磨布的硬度越低則傷痕越少。並且，與比較例1的結果相比，傷痕受到大幅抑制，特別在ASKER-C橡膠硬度為70°以下的情況下，傷痕減低到比較例1的1/10以下。
又，對氧化膜厚的減少量進行評價後，發現到在任一實施例的情況中該減少量均為30nm程度，氧化膜幾乎未受到研磨。
像這樣，可確認到本發明的矽晶圓的製造方法抑制了氧化膜的傷痕及研磨量，而能夠保持作為摻雜物揮散防止用保護膜的品質。
(實施例6)
除了將要進行鏡面研磨的一側(上側)的研磨布的ASKER-C橡膠硬度設成95°以外，在與實施例3相同的條件下(下側的研磨布的ASKER-C橡膠硬度是70°)，製造300片單晶矽晶圓，然後評價這些晶圓的平坦度。
此外，作為平坦度，是使用ADE公司製的AFS裝置來測量SFQR(MAX)，並在部位尺寸(site size)26mm×8mm之下，將外周2mm除外後所得的值。
將該結果與在實施例3中所得到的值一起表示於第4圖。如第4圖所示，SFQR(MAX)的平均值，在ASKER-C 橡膠硬度為90°的情況下(實施例3)是50nm，而在ASKER-C橡膠硬度為95°的情況下(實施例6)是45nm，皆為高度平坦的狀況，與後述的比較例2、3的結果相比，獲得大幅改善。
像這樣，可確認到本發明的矽晶圓的製造方法能夠製造出具有高平坦度的矽晶圓。
(比較例1)
除了將使用於氧化膜表面側的仿麂皮系研磨布的ASKER-C橡膠硬度設成90°以外，在與實施例1相同的條件下製造單晶矽晶圓，然後與實施例1同樣進行評價。
將該結果表示於第3圖。如第3圖所示，與任一實施例相比，傷痕發生率皆大幅惡化。
(比較例2)
除了將要進行鏡面研磨的一側(上側)的研磨布的ASKER-C橡膠硬度設成60°、70°、80°、85°以外，在與實施例6相同的條件下製造300片單晶矽晶圓，然後評價該等晶圓的平坦度。
將該結果表示於第4圖。如第4圖所示，與實施例6的結果相比，SFQR(MAX)的平均值大幅惡化。
從該結果可確認到，用於進行鏡面研磨的一側的研磨布的ASKER-C橡膠硬度需要在90°以上。
(比較例3)
在與實施例相同的條件下，進行直到根據CVD而在單晶矽晶圓的背面形成氧化膜以及除去邊緣部的氧化膜為止的步驟，然後，不進行本發明的雙面研磨，而使用單面研磨裝置來對單晶矽晶圓上未成長氧化膜且要作鏡面研磨的一側的表面進行鏡面研磨，然後與實施例6同樣進行評價。此外，為了除去在根據CVD而實行的氧化膜形成步驟中於單晶矽表面上所產生的變形，將研磨裕度設成5μm。
此處將研磨條件表示如下。
原料晶圓：P型，結晶方位<100>，直徑300mm。
研磨頭：真空吸附式。
研磨布：胺基甲酸乙酯樹脂單發泡體，ASKER-C橡膠硬度90°。
研磨劑：膠體二氧化矽。
研磨負載：250g/cm2 。
研磨時間：6分。
研磨裕度：5μm。
結果，SFQR(MAX)的平均值是100nm，與實施例6相比是惡化的。
像這樣，若對於單晶矽晶圓的鏡面研磨，使用單面研磨裝置，並以如上述的研磨裕度(為了除去在根據CVD而實行的氧化膜形成步驟中於單晶矽表面上所產生的變形而 需要的研磨裕度)來進行研磨，則平坦度會惡化，而無法製造所需要的高平坦度矽晶圓。
此外，本發明並不限定於上述實施形態。上述實施形態僅為例示，任何具有與本發明的申請專利範圍所記載的技術思想在實質上相同的構成，且發揮同樣作用效果的技術，亦包含在本發明的技術範圍中。
10‧‧‧雙面研磨裝置
11‧‧‧上平台
12‧‧‧下平台
13‧‧‧平台旋轉軸
14‧‧‧平台旋轉軸
15‧‧‧太陽齒輪
16‧‧‧內齒輪
17‧‧‧承載器
18‧‧‧研磨劑供給口
21‧‧‧研磨布
22‧‧‧研磨布
W‧‧‧晶圓
第1圖是表示本發明的矽晶圓的製造方法的一例的流程圖。
第2圖是表示能用於本發明中的雙面研磨裝置的一例的概略圖。
第3圖是表示實施例1至實施例5與比較例1的氧化膜的傷痕的結果的圖。
第4圖是表示實施例6與比較例2的平坦度的結果的圖。

Claims (5)

  1. 一種矽晶圓的製造方法，該方法是在根據化學氣相成長法於原料矽晶圓的其中一面上成長出氧化膜後，研磨未成長出該氧化膜的一側的上述原料矽晶圓的表面，而製造出具有鏡面研磨面與氧化膜面的矽晶圓，其中該矽晶圓的製造方法的特徵在於具有：對上述原料矽晶圓進行雙面研磨的步驟，該進行雙面研磨的步驟是在成長出上述氧化膜後，以下述的研磨布進行研磨：對上述氧化膜表面側，使用一種在塗佈胺基甲酸乙酯樹脂後經過溼式凝固與發泡而成的仿麂皮系研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在50°以上且未滿90°；而對要研磨上述未成長出上述氧化膜的表面的一側，使用胺基甲酸乙酯樹脂單發泡體研磨布、或是將不織布含浸於胺基甲酸乙酯樹脂中而成的絲絨系研磨布，且這些研磨布的ASKER-C橡膠硬度在90°以上。
  2. 如請求項1所述的矽晶圓的製造方法，其中：在上述進行雙面研磨的步驟之後，使用單面研磨裝置來研磨上述鏡面研磨面。
  3. 如請求項1所述的矽晶圓的製造方法，其中：作為上述原料矽晶圓，使用電阻率為0.1 Ω．cm以下 的矽晶圓。
  4. 如請求項2所述的矽晶圓的製造方法，其中：作為上述原料矽晶圓，使用電阻率為0.1 Ω．cm以下的矽晶圓。
  5. 如請求項1至請求項4中任一項所述的矽晶圓的製造方法，其中：上述氧化膜表面側的研磨布的ASKER-C橡膠硬度在50°以上且70°以下。
TW101104932A 2011-03-07 2012-02-15 Silicon wafer manufacturing method TWI478228B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048852A JP5479390B2 (ja) 2011-03-07 2011-03-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201246347A TW201246347A (en) 2012-11-16
TWI478228B true TWI478228B (zh) 2015-03-21

Family

ID=46797762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104932A TWI478228B (zh) 2011-03-07 2012-02-15 Silicon wafer manufacturing method

Country Status (8)

Country Link
US (1) US9425056B2 (zh)
JP (1) JP5479390B2 (zh)
KR (1) KR101650120B1 (zh)
CN (1) CN103415913B (zh)
DE (1) DE112012000788B4 (zh)
SG (1) SG192665A1 (zh)
TW (1) TWI478228B (zh)
WO (1) WO2012120785A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6232754B2 (ja) * 2013-06-04 2017-11-22 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
JP5967040B2 (ja) * 2013-09-11 2016-08-10 信越半導体株式会社 鏡面研磨ウェーハの製造方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
MY186276A (en) * 2015-05-13 2021-07-02 Shinetsu Chemical Co Method for producing substrates
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
CN115446726A (zh) * 2022-08-03 2022-12-09 天津中环领先材料技术有限公司 一种提高硅片平整度的抛光方法
TWI832570B (zh) * 2022-11-21 2024-02-11 力晶積成電子製造股份有限公司 減少化學機械研磨中微刮痕缺陷的半導體製程

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945644A (ja) * 1995-07-31 1997-02-14 Motorola Inc 半導体基板を研磨する方法
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
TW494487B (en) * 1998-11-26 2002-07-11 Shinetsu Handotai Kk Semiconductor wafer and method for fabrication thereof
TWI222390B (en) * 2001-11-13 2004-10-21 Toyo Boseki Polishing pad and its production method
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
TW200620447A (en) * 2004-10-27 2006-06-16 Shinetsu Handotai Kk Semiconductor wafer and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564965A (en) 1993-12-14 1996-10-15 Shin-Etsu Handotai Co., Ltd. Polishing member and wafer polishing apparatus
JP3379097B2 (ja) 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3473654B2 (ja) * 1996-01-23 2003-12-08 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3131968B2 (ja) * 1998-11-09 2001-02-05 住友金属工業株式会社 半導体シリコンウェーハの製造方法
JP2001113459A (ja) * 1999-10-14 2001-04-24 Toshiba Ceramics Co Ltd 保護膜付半導体基板の研磨方法
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
DE60118690T2 (de) * 2000-11-15 2006-11-09 Canon K.K. Bilderzeugungsverfahren und Bilderzeugungsvorrichtung
WO2003043071A1 (fr) 2001-11-13 2003-05-22 Toyo Boseki Kabushiki Kaisha Tampon de polissage e son procede de fabrication
KR100835006B1 (ko) * 2001-12-27 2008-06-04 엘지디스플레이 주식회사 터치패널 일체형 액정패널의 출하용 매거진
JP2005005315A (ja) * 2003-06-09 2005-01-06 Shin Etsu Handotai Co Ltd ウエーハの研磨方法
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
KR100925359B1 (ko) * 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US9190096B2 (en) * 2008-10-17 2015-11-17 Hoya Corporation Method for producing glass substrate and method for producing magnetic recording medium
DE102009038942B4 (de) 2008-10-22 2022-06-23 Peter Wolters Gmbh Vorrichtung zur beidseitigen Bearbeitung von flachen Werkstücken sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung mehrerer Halbleiterscheiben
JP5663296B2 (ja) * 2010-06-04 2015-02-04 京セラドキュメントソリューションズ株式会社 画像形成装置
JP5896665B2 (ja) * 2011-09-20 2016-03-30 キヤノン株式会社 電気機械変換装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945644A (ja) * 1995-07-31 1997-02-14 Motorola Inc 半導体基板を研磨する方法
TW494487B (en) * 1998-11-26 2002-07-11 Shinetsu Handotai Kk Semiconductor wafer and method for fabrication thereof
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
TWI222390B (en) * 2001-11-13 2004-10-21 Toyo Boseki Polishing pad and its production method
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
TW200620447A (en) * 2004-10-27 2006-06-16 Shinetsu Handotai Kk Semiconductor wafer and method for manufacturing the same

Also Published As

Publication number Publication date
TW201246347A (en) 2012-11-16
KR101650120B1 (ko) 2016-08-23
KR20140034151A (ko) 2014-03-19
JP2012186338A (ja) 2012-09-27
US9425056B2 (en) 2016-08-23
DE112012000788B4 (de) 2024-05-23
CN103415913B (zh) 2016-03-30
DE112012000788T5 (de) 2013-11-14
WO2012120785A1 (ja) 2012-09-13
CN103415913A (zh) 2013-11-27
JP5479390B2 (ja) 2014-04-23
US20130316521A1 (en) 2013-11-28
SG192665A1 (en) 2013-09-30

Similar Documents

Publication Publication Date Title
TWI478228B (zh) Silicon wafer manufacturing method
TWI471911B (zh) 製造磊晶晶圓的方法以及磊晶晶圓
US9396945B2 (en) Method for producing SiC substrate
JP6508373B2 (ja) インジウムリン基板およびインジウムリン基板の製造方法
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2003059933A (ja) シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2010040876A (ja) 半導体ウェーハの製造方法
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JP2007214368A (ja) Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
WO2010119833A1 (ja) シリコンエピタキシャルウェーハの製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer