TWI476844B - 導電凸塊的製造方法及具有導電凸塊的電路板結構 - Google Patents
導電凸塊的製造方法及具有導電凸塊的電路板結構 Download PDFInfo
- Publication number
- TWI476844B TWI476844B TW097144555A TW97144555A TWI476844B TW I476844 B TWI476844 B TW I476844B TW 097144555 A TW097144555 A TW 097144555A TW 97144555 A TW97144555 A TW 97144555A TW I476844 B TWI476844 B TW I476844B
- Authority
- TW
- Taiwan
- Prior art keywords
- solder resist
- resist layer
- circuit board
- solder
- thick metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000010410 layer Substances 0.000 claims description 238
- 229910000679 solder Inorganic materials 0.000 claims description 233
- 239000002184 metal Substances 0.000 claims description 102
- 229910052751 metal Inorganic materials 0.000 claims description 102
- 239000011241 protective layer Substances 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 23
- 238000007772 electroless plating Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 239000011135 tin Substances 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000011295 pitch Substances 0.000 description 9
- 238000007639 printing Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明是有關於一種電路板結構(circuit board structure)，且特別是有關於一種具有導電凸塊(conductive bump)的電路板結構以及此導電凸塊的製造方法。
近年來，隨著電子技術的日新月異，以及高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢邁進。在此趨勢之下，由於電路板具有佈線細密、組裝緊湊及性能良好等優點，因此電路板便成為承載多個電子元件(例如：晶片)以及使這些電子元件彼此電性連接的主要媒介之一。
覆晶式(flip chip)封裝是晶片與電路板封裝的一種方式。電路板上具有多個接墊，且電路板可藉由配置於接墊上的焊料以迴焊的方式與晶片作電性連接。近年來，由於電子元件(例如晶片)之間所需傳遞的訊號日益增加，因此電路板所需具有的接墊數也日益增加，然而，電路板上的空間有限，因此接墊之間的間距朝向微間距(fine pitch)發展。
圖1為習知一種電路板結構的剖面示意圖。請參考圖1，在習知技術中，電路板結構10A包括一電路板10、多個接墊14(圖1中僅示意地繪是二個)、一防焊層16以及多個焊料凸塊18。電路板10具有一表面12，這些接墊
14配置於電路板10的表面12上。防焊層16覆蓋電路板10的表面12，並具有多個焊罩定義型(Solder Mask Defined,SMD)開口17(圖1中僅示意地繪是二個)，其中這些開口17分別暴露出這些接墊14。這些焊料凸塊18(圖1中僅示意地繪是二個)分別覆蓋於這些接墊14上且分別突出於這些開口17外。
在後續的製程中，是以迴焊的方式使電路板結構10A與晶片(未繪示)藉由配置於兩者之間的這些焊料凸塊18電性與結構性連接。。此外，防焊層16的開口17在微間距的這些接墊14上方的孔徑縮小，導致開口17的縱橫比增加，更不利於印刷或植入大尺寸的焊料凸塊18。同時，當在這些接墊14上配置大尺寸的焊料凸塊18並與晶片以迴焊的方式接合時，這些焊料凸塊18會因迴焊受熱而呈現熔融狀態，由於這些接墊14是以微間距排列於電路板10的表面上，因此容易導致迴焊過程中呈熔融狀態的焊料凸塊18發生橋接(如圖1之P處)現象及短路問題，而無法提供微間距之電性連接結構。
本發明提供一種導電凸塊的製造方法，其利用無電電鍍製程於接墊上形成厚金屬層，來相對降低防焊層之開口的縱橫比(開口深度/開口孔徑的比值)，可以避免於迴焊焊料時發生焊料橋接短路的現象，進而可提高生產良率。
本發明提供一種具有導電凸塊的電路板結構，其藉由
接墊上之厚金屬層的高度，來相對降低防焊層之開口的縱橫比，可以減少焊料的使用量。
本發明提出一種導電凸塊的製造方法。首先，提供一電路板。電路板具有一表面，且表面上配置有多個間距排列的接墊。接著，形成一防焊層於電路板上。防焊層覆蓋表面且具有多個開口，其中這些開口分別暴露出這些接墊。接著，進行一無電電鍍製程，以於這些接墊的表面分別形成一厚金屬層，其中厚金屬層的厚度大於4微米或防焊層高度的1/5且小於防焊層的高度，然後形成一保護層於厚金屬層上。
在本發明之一實施例中，上述之製造方法再以植球或印刷方式形成多個焊料凸塊於每一保護層上，其中每一焊料凸塊覆蓋每一厚金屬層且突出於每一開口外，再迴焊這些焊料凸塊，致使焊料熔融而凝聚。
在本發明之一實施例中，上述之厚金屬層的材質包括化銅。
在本發明之一實施例中，上述之以植球或印刷方式形成這些焊料凸塊時，更包括進行一焊球迴焊及壓合製程，以將這些焊料凸塊壓合成硬幣狀(coin)並覆蓋於厚金屬層上。
在本發明之一實施例中，上述之保護層的材質包括化錫、化金或化銀。
在本發明之一實施例中，上述之防焊層的這些開口為焊罩定義型(Solder Mask Defined,SMD)開口，且這些開
口所暴露出的這些接墊為焊罩定義型接墊。
本發明提出一種導電凸塊的製造方法。首先，提供一電路板。電路板具有一表面，且表面上配置有多個間距排列的接墊。接著，進行一無電電鍍製程，以於這些接墊的表面分別形成一厚金屬層。形成至少一防焊層於電路板上。防焊層覆蓋電路板的表面且厚金屬層突出於防焊層之外，其中厚金屬層為厚度大於防焊層且小於防焊層高度兩倍的柱狀凸塊。然後，形成一保護層於厚金屬層上。
在本發明之一實施例中，上述之厚金屬層的材質包括化銅。
在本發明之一實施例中，上述之形成保護層的方法包括無電電鍍法。
在本發明之一實施例中，上述之防焊層包括一第一防焊層與一第二防焊層，且形成防焊層的步驟，首先，形成第一防焊層於電路板上，其中第一防焊層覆蓋電路板的表面。之後，形成第二防焊層於第一防焊層上，其中第二防焊層覆蓋第一防焊層。
在本發明之一實施例中，上述之形成第一防焊層於電路板上之後，包括進行一平坦化製程，對第一防焊層照射一雷射光束，以移除局部與厚金屬層相連接處的第一防焊層。
在本發明之一實施例中，上述之保護層的材質包括化錫、化金或化銀。
本發明提出一種具有導電凸塊的電路板結構，其包括
一電路板、一防焊層、一厚金屬層以及一保護層。電路板具有一表面與多個間距排列的接墊。這些接墊配置於表面上。防焊層配置於電路板上且覆蓋表面。防焊層具有多個開口，且這些開口分別暴露出這些接墊。厚金屬層分別配置於這些接墊上。厚金屬層的厚度大於4微米或防焊層高度的1/5且小於防焊層的高度，又保護層分別覆蓋這些厚金屬層。
在本發明之一實施例中，多個焊料凸塊分別覆蓋每一保護層且突出於每一開口外。
在本發明之一實施例中，上述之厚金屬層的材質包括化銅。
在本發明之一實施例中，上述之保護層的材質包括化錫、化金或化銀。
在本發明之一實施例中，上述之防焊層的這些開口為焊罩定義型開口，且這些開口所暴露出的這些接墊為焊罩定義型接墊。
本發明提出一種具有導電凸塊的電路板結構，其包括一電路板、一防焊層、一厚金屬層、一保護層。電路板具有一表面與多個間距排列的接墊。這些接墊配置於表面上。防焊層配置於電路板上且覆蓋表面。防焊層具有多個開口，且這些開口分別暴露出這些接墊。厚金屬層分別配置於這些接墊上。厚金屬層突出於防焊層之外，且厚金屬層為厚度大於防焊層且小於防焊層高度兩倍的柱狀凸塊。保護層覆蓋於厚金屬層所突出的表面上。
在本發明之一實施例中，上述之厚金屬層的材質包括化銅。
在本發明之一實施例中，上述之保護層的材質包括化錫、化金或化銀。
在本發明之一實施例中，上述之防焊層的這些開口為非焊罩定義型(Non－Solder Mask Defined,NSMD)開口，且這些開口所暴露出的這些接墊為非焊罩定義型接墊。
綜上所述，由於本發明之導電凸塊的製造方法因可採用無電電鍍製程、氣相沉積法、濺鍍法，以於接墊的表面上形成厚金屬層，故可相對降低防焊層之開口的縱橫比(開口深度/開口孔徑的比值)，因縱橫比較低，所以可減少焊料的使用量，因而可避免於迴焊焊料時焊料發生橋接短路的現象，進而提高導電凸塊的製程良率及電路板結構的可靠度。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2為本發明之一實施例之一種具有導電凸塊的電路板結構的示意圖。請參考圖2，在本實施例中，具有導電凸塊的電路板結構100A包括一電路板100、一防焊層120A、一厚金屬層130A以及、一保護層132以及多個焊料凸塊140。
詳細而言，電路板100具有一表面102與多個間距排
列的接墊110(圖2中僅示意地繪示二個)，其中這些接墊110配置於電路板100的表面102上，且任兩相鄰之這些接墊110的間距介於50微米(μm)至150微米(μm)之間。在本實施例中，這些接墊110的材質包括銅，電路板100例如是一印刷電路板(Printed Circuit Board,PCB)或一載板(IC Carrier)。
防焊層120A配置於電路板100上且覆蓋電路板100的表面102，其中防焊層120A具有多個開口122A(圖2中僅示意地繪示二個)，且這些開口122A分別暴露出這些接墊110。在此必須說明的是，依據防焊層120A之這些開口122A所分別暴露出這些接墊110的面積大小，可分為焊罩定義型開口及非焊罩定義型開口兩種型態。在本實施例中，防焊層120A的這些開口122A為焊罩定義型開口，且這些開口122A所分別暴露出的這些接墊110為焊罩定義型接墊。
厚金屬層130A分別配置於這些接墊110上，且厚金屬層130A的厚度大於4微米(μm)或防焊層120A的高度的1/5且小於防焊層120A的高度，其中厚金屬層130A例如是無電電鍍法所形成的化銅。在本實施例中，厚金屬層130A的厚度設計與防焊層120A的高度具有一比例關係。以一般防焊層120A的高度(約為5微米~20微米)為例，當防焊層120A的高度為20微米(μm)時，厚金屬層130A的厚度為防焊層120A的高度的1/5或更高，也就是說，厚金屬層130A的厚度例如大於4微米(μm)，
且厚金屬層130A的厚度上限小於防焊層120A的高度。
這些焊料凸塊140(圖2中僅示意地繪示二個)分別覆蓋每一保護層132，且這些焊炓凸塊140分別突出於每一開口122A外。在本實施例中，這些焊料凸塊140的材質包括錫鉛合金或錫銀銅合金(無鉛合金)。保護層132覆蓋厚金屬層130A的頂部，其中保護層160的材質包括化錫、化金或化銀。
由於這些焊料凸塊140是分別位於每一保護層132上，而每一厚金屬層130A的厚度可相對降低防焊層120A之每一開口122A的縱橫比(開口深度/開口孔徑的比值)，也就是說，厚金屬層130A可降低這些焊料凸塊140填入這些開口122A的深度，尤其是，高縱橫比的開口122A若無厚金屬層130A降低其縱橫比，習知焊料不易藉由網版印刷或植球等方式充分地填入於開口底部角落中，且焊料填入於開口的量明顯不足時，容易在其底部(焊料凸塊18與接墊14的接合處)產生空孔或缺陷，使得焊料凸塊18的可靠度降低。
簡言之，本實施例之具有導電凸塊之電路板結構100A，其厚金屬層130A的厚度增加(較佳為防焊層120A的高度1/5或更高)，可相對降低防焊層120A之這些開口122A的縱橫比。此外，當這些焊料凸塊140覆蓋每一保護層132時，厚金屬層130A的厚度可降低這些焊料凸塊140填入這些開口122A的深度，方便使用者以印刷或植球方式快速形成具有預定高度的焊料凸塊140，即可構成微間
距之電性連接結構。因此，本實施例可提高這些焊料凸塊140的可靠度。
以上僅介紹本發明之具有導電凸塊之電路板結構100A，並未介紹本發明之導電凸塊的製作方法。對此，以下將以圖2中的具有導電凸塊之電路板結構100A作為舉例說明，並配合圖3A至圖3E對本發明的導電凸塊的製作方法進行詳細的說明。
圖3A至圖3E為圖2之導電凸塊的製造方法的流程示意圖。請先參考圖3A，依照本實施例的導電凸塊的製作方法，首先，提供一電路板100。電路板100具有一表面102，且電路板100的表面102上配置有多個間距排列的接墊110(圖3A中僅示意地繪示二個)，其中任兩相鄰之這些接墊110的間距介於50微米(μm)至150微米(μm)之間。
請參考圖3B，接著，形成一防焊層120A於電路板100上。詳細而言，防焊層120A覆蓋電路板100的表面102與這些接墊110的一部份，且防焊層120A具有多個開口122A(圖3B中僅示意地繪示二個)，其中這些開口122A分別暴露出這些接墊110。依據防焊層120A之這些開口122A所分別暴露出這些接墊110的面積大小，可分為焊罩定義型開口及非焊罩定義型開口兩種型態。在本實施例中，防焊層120A的這些開口122A為焊罩定義型開口，且這些開口122A所分別暴露出的這些接墊110為焊罩定義型接墊。
請參考圖3C，接著，進行一無電電鍍製程，以於這些接墊110的表面分別形成一厚金屬層130A，其中厚金屬層130A的厚度約為防焊層120A高度的1/5或更高。詳細而言，本實施例所進行之無電電鍍製程，是利用所添加的還原劑使金屬離子還原成金屬，並沉積在這些接墊110的表面，即構成所謂的厚金屬層130A，其中厚金屬層130A的材質包括化銅。簡言之，本實施例之厚金屬層130A是採用化學沈積的方式形成於這些接墊110的表面上。
請參考圖3D，接著，形成一保護層132於厚金屬層130A上，並以植球或印刷方式外加迴焊以形成多個焊料凸塊140於每一保護層132上，其中每一焊料凸塊140覆蓋每一保護層132且突出於每一開口122A外。請參考圖3E，接著，當以植球或印刷方式形成這些焊料凸塊140時，更可進行一焊球壓合製程，以將這些焊料凸塊140更緊密地壓合於保護層132上，以形成一硬幣狀(coin)之焊料凸塊140，並使這些焊料凸塊140分別填滿防焊層120A的這些開口122A，以做為後續電路板結構100A與晶片(未繪示)之間的電性連接結構。
由於這些焊料凸塊140是位於厚金屬層130A上，且厚金屬層130A的厚度例如大於4微米，約為防焊層120A高度的1/5或更高，降低這些焊料凸塊140填入這些開口122A的深度，方便使用者以印刷或植球方式快速形成具有預定高度的焊料凸塊，故本實施例可於微間距排列之這些接墊110上構成電性連接結構。在本實施例中，這些焊料
凸塊140的材質包括錫鉛合金或錫銀銅合金。至此，已於電路板結構100A上完成導電凸塊的製作。
簡言之，由於實施例之導電凸塊的製造方法是採用無電電鍍製程，不需使用高污染且成本高的電鍍製程，以於接墊110的表面上形成厚金屬層130A，其中厚金屬層130A的厚度增加，故可相對降低防焊層120A之開口122A的縱橫比(開口深度/開口孔徑的比值)。此外，在線路板結構100A一整體預定高度的情況下，由於焊料凸塊140是覆蓋於厚金屬層130A上，因此可藉由厚金屬層130A的厚度增加來減少焊料凸塊140的使用量，以及可避免習知於迴焊焊料18時呈熔融狀態的焊料凸塊118發生橋接現象及短路問題(請參考圖1)，進而提高導電凸塊的製程良率及電路板結構100A的可靠度。
圖4A為本發明之另一實施例之一種具有導電凸塊的電路板結構的示意圖。請參考圖4A，在本實施例中，具有導電凸塊的電路板結構100B包括一電路板100、一防焊層120B、一厚金屬層130B以及一保護層150。
詳細而言，電路板100具有一表面102與多個間距排列的接墊110(圖4中僅示意地繪示二個)，其中這些接墊110配置於電路板100的表面102上，且任兩相鄰之這些接墊110的間距介於50微米(μm)至150微米(μm)之間。在本實施例中，這些接墊110的材質包括銅，電路板100例如是一印刷電路板或載板(IC Carrier)。
防焊層120B配置於電路板100上且覆蓋電路板100
的表面102，其中防焊層120B具有多個開口122B(圖4中僅示意地繪示二個)，且這些開口122B分別暴露出這些接墊110。在此必須說明的是，依據防焊層120B之這些開口122B所分別暴露出這些接墊110的面積大小，可分為焊罩定義型開口及非焊罩定義型開口兩種型態。在本實施例中，防焊層120B的這些開口122B為非焊罩定義型開口，且這些開口122B所分別暴露出的這些接墊110為非焊罩定義型接墊。
厚金屬層130B分別配置於這些接墊110上，其中厚金屬層130B突出於防焊層120B之外，且厚金屬層130B可以為厚度大於防焊層120B且小於防焊層120B高度兩倍的柱狀凸塊，但不以此為限。在本實施例中，厚金屬層130B的厚度的設計與防焊層120B的高度具有一比例關係，以一般防焊層120B的高度(約為5微米~20微米)為例，當防焊層120B的高度為10微米(μm)時，厚金屬層130B的厚度小於防焊層120B的高度的二倍，也就是說，厚金屬層130B的厚度小於等於20微米(μm)。厚金屬層130B例如是無電電鍍法所形成的化銅。
保護層150覆蓋於厚金屬層130B所突出的表面上。在本實施例中，保護層150的材質例如是無電電鍍法所形成的化錫。在另一實施例中，保護層150亦可由鎳金或有機保焊劑等保護層取代，同樣能防止厚金屬層130B的氧化。由於保護層150是位於厚金屬層130B的表面上，而厚金屬層130B是突出於防焊層120B之外，因此本實施例
無焊料與防焊層120B之開口122B的縱橫比的問題，也就是說，在本實施例中，無需沉積大量的焊料於厚金屬層130B上，即可於間距排列之接墊110上形成電性連接結構。
圖4B為本發明之另一實施例之一種具有導電凸塊的電路板結構的示意圖。請同時參考圖4A與圖4B，圖4B之電路板結構100C與圖4A之電路板結構100B相似，惟二者主要差異之處在於：圖4B之電路板結構100C的防焊層120C包括一第一防焊層124與一第二防焊層126，其中第一防焊層124覆蓋電路板100的表面102，第二防焊層126覆蓋第一防焊層124。在本實施例中，第一防焊層124與第二防焊層126的材質實質上相同。
簡言之，本實施例之具有導電凸塊之電路板結構100B、100C，其厚金屬層130B突出於防焊層120B、120C之外，且厚金屬層130B可以為厚度大於防焊層120B、120C且小於防焊層120B、120C高度兩倍的柱狀凸塊，其中防焊層的厚度約為5微米~20微米之間，較佳以無電電鍍法形成具有預定高度的柱狀凸塊，不需使用高污染且成本高的電鍍製程，即可於間距排列之接墊110上形成電性連接結構。
以上僅介紹本發明之具有導電凸塊之電路板結構100B，並未介紹本發明之導電凸塊的製作方法。對此，以下將以圖4B中的具有導電凸塊之電路板結構100C作為舉例說明，並配合圖5A至圖5G對本發明的導電凸塊的製作
方法進行詳細的說明。
圖5A至圖5G為圖4B之導電凸塊的製造方法的流程示意圖。請先參考圖5A，依照本實施例的導電凸塊的製作方法，首先，提供一電路板100。電路板100具有一表面102，且電路板100的表面102上配置有多個間距排列的接墊110(圖5A中僅示意地繪示二個)，其中任兩相鄰之這些接墊110的間距介於50微米(μm)至150微米(μm)之間。
接著，形成一光阻層170於電路板100的表面102上，其中光阻層170高於這些接墊110，且未覆蓋這些接墊110，其目的在於限制後續所要形成之厚金屬層130B的形態。
請參考圖5B，接著，進行一無電電鍍製程，以於這些接墊110的表面分別形成一厚金屬層130B。詳細而言，本實施例所進行之無電電鍍製程，是利用所添加的還原劑使金屬離子還原成金屬，並沉積在這些接墊110的表面，即構成所謂的厚金屬層130B，其中厚金屬層130B的材質包括化銅。簡言之，本實施例之厚金屬層130B是採用化學沈積的方式形成於這些接墊110的表面上。
請參考圖5C，接著，移除光阻層170以及形成至少一防焊層120C於電路板100上。以下為介紹形成防焊層120C於電路板100上的一實施例，但不以此為限。在本實施例中，防焊層120C包括一第一防焊層124與一第二防焊層126，且形成防焊層120C的步驟，首先，形成第一防
焊層124於電路板100上，其中第一防焊層124覆蓋電路板100的表面102。在本實施例中，形成第一防焊層124於電路板100上的方式包括噴墨法或網版印刷法或捲軸式(roll to roll)。
請同時參考圖5D與5E，接著，進行一平坦化製程，對第一防焊層124照射一雷射光束L，以移除局部與厚金屬層130B相連接處的第一防焊層124。詳細而言，當第一防焊層124形成於電路板100上時，由於這些接墊110呈間距排列且因表面張力的關係，使得位於任兩相鄰之這些接墊110上的厚金屬層130B與第一防焊層124的相連接處與電路板100的表面102不平行，因此照射雷射光束L以移除局部與厚金屬層130B相連接處的第一防焊層124，除了可以使得第一防焊層124的表面平坦化外，還可以增加後續製程時保護層150與厚金屬層130B之間的接著面積並且有清潔功能，有助於後續製程。
請參考圖5F，之後，形成第二防焊層126於第一防焊層124上，其中第二防焊層126覆蓋第一防焊層124。詳細而言，在本實施例中，第一防焊層124覆蓋電路板100的表面102，且厚金屬層130B突出於第二防焊層126之外，其中厚金屬層130B為厚度大於防焊層120C且小於防焊層120C高度兩倍的柱狀凸塊，防焊層120C的厚度約為5微米~20微米之間。此外，在本實施例中，形成第二防焊層126與第一防焊層124上的方式包括噴墨法或網版印刷法或捲軸式(roll to roll)。
值得一提的是，在其他的實施例中，防焊層120C亦可僅為單一層，也就是說，防焊層120C可如同圖4A之防焊層120B。因此，圖5C至圖5F形成防焊層120C於電路板100上只是本發明的一實施例，並非用以限制本發明。
請參考圖5G，接著，最後，形成一保護層150於厚金屬層130B所突出的表面上。在本實施例中，形成保護層150的方法包括無電電鍍法，利用所添加的還原劑使金屬離子還原成金屬，並沉積在厚金屬層130B所突出的表面上，而保護層150的材質包括化錫、化銀、化金或錫合金。此外，本實施例之焊料150亦可為其他保護層，其材質包括鎳金或有機保焊劑。至此，已於電路板結構100C上完成導電凸塊的製作。
簡言之，由於實施例之導電凸塊的製造方法是採用無電電鍍製程，以於接墊110的表面上形成厚金屬層130B，此厚金屬層130B突出於防焊層120C之外，且厚金屬層130B為厚度大於防焊層120C且小於防焊層120C高度兩倍的柱狀凸塊，故不需使用高污染且成本高的電鍍製程，即可於間距排列之接墊110上形成電性連接結構。此外，當藉由迴焊的方式時，可以避免受熱呈熔融的焊料發生橋接現象與短路問題，進而提高導電凸塊的製程良率及電路板結構100C的可靠度。
綜上所述，由於本發明之導電凸塊的製造方法因採用無電電鍍製程，以於接墊的表面上形成厚金屬層，故可相對降低防焊層之開口的縱橫比(開口深度/開口孔徑的比
值)，而減少焊料的使用量，進而可避免於迴焊焊料時受熱呈熔融的焊料發生橋接現象與短路問題，進而提高導電凸塊的製程良率及電路板結構的可靠度。此外，在線路板結構100A一整體預定高度的情況下，由於焊料凸塊或焊料是覆蓋於厚金屬層上，因此可藉由厚金屬層的厚度來減少焊料凸塊或焊料的使用量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10A‧‧‧電路板結構
10‧‧‧電路板
12‧‧‧表面
14‧‧‧接墊
16‧‧‧防焊層
17‧‧‧開口
18‧‧‧焊料凸塊
19‧‧‧電鍍種子層
100A、100B、100C‧‧‧電路板結構
100‧‧‧電路板
102‧‧‧表面
110‧‧‧接墊
120A、120B、120C‧‧‧防焊層
122A、122B‧‧‧開口
124‧‧‧第一防焊層
126‧‧‧第二防焊層
130A、130B‧‧‧厚金屬層
140‧‧‧焊料凸塊
132、150‧‧‧保護層
170‧‧‧光阻層
L‧‧‧雷射光束
P‧‧‧橋接處
圖1為習知一種電路板結構的剖面示意圖。
圖2為本發明之一實施例之一種具有導電凸塊的電路板結構的示意圖。
圖3A至圖3E為圖2之導電凸塊的製造方法的流程示意圖。
圖4A為本發明之另一實施例之一種具有導電凸塊的電路板結構的示意圖。
圖4B為本發明之另一實施例之一種具有導電凸塊的電路板結構的示意圖。
圖5A至圖5G為圖4B之導電凸塊的製造方法的流程示意圖。
100A‧‧‧電路板結構
100‧‧‧電路板
102‧‧‧表面
110‧‧‧接墊
120A‧‧‧防焊層
122A‧‧‧開口
130A‧‧‧厚金屬層
140‧‧‧焊料凸塊
132‧‧‧保護層
Claims (9)
- 一種導電凸塊的製造方法，包括：提供一電路板，該電路板具有一表面，且該表面上配置有多個間距排列的接墊，其中該些接墊為非焊罩定義型接墊；進行一無電電鍍製程，以於該些接墊的表面分別形成一厚金屬層；形成至少一防焊層於該電路板上，該防焊層覆蓋該電路板的該表面且該厚金屬層突出於該防焊層之外，其中該厚金屬層為厚度大於該防焊層且小於該防焊層高度兩倍的柱狀凸塊；以及形成一保護層於各該厚金屬層上。
- 如申請專利範圍第1項所述之導電凸塊的製造方法，其中該厚金屬層的材質包括化銅。
- 如申請專利範圍第1項所述之導電凸塊的製造方法，其中形成該保護層的方法包括無電電鍍法。
- 如申請專利範圍第1項所述之導電凸塊的製造方法，其中該防焊層包括一第一防焊層與一第二防焊層，且形成該防焊層的步驟，包括：形成該第一防焊層於該電路板上，其中該第一防焊層覆蓋該電路板的該表面；以及形成該第二防焊層於該第一防焊層上，其中該第二防焊層覆蓋該第一防焊層。
- 如申請專利範圍第4項所述之導電凸塊的製造方 法，其中形成該第一防焊層於該電路板上之後，包括：進行一平坦化製程，對該第一防焊層照射一雷射光束，以移除局部與該厚金屬層相連接處的該第一防焊層。
- 如申請專利範圍第1項所述之導電凸塊的製造方法，其中該保護層的材質包括化錫、化金或化銀。
- 一種具有導電凸塊的電路板結構，包括：一電路板，具有一表面與多個間距排列的接墊，該些接墊配置於該表面上；一防焊層，配置於該電路板上且覆蓋該表面，該防焊層具有多個開口，且該些開口分別暴露出該些接墊，其中該防焊層的該些開口為非焊罩定義型開口，且該些開口所暴露出的該些接墊為非焊罩定義型接墊；一厚金屬層，分別配置於該些接墊上，該厚金屬層突出於該防焊層之外，且該厚金屬層為厚度大於該防焊層且小於該防焊層高度兩倍的柱狀凸塊；以及一保護層，分別覆蓋該厚金屬層。
- 如申請專利範圍第7項所述之具有導電凸塊的電路板結構，其中該厚金屬層的材質包括化銅。
- 如申請專利範圍第7項所述之具有導電凸塊的電路板結構，其中該保護層的材質包括化錫、化銀、化金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097144555A TWI476844B (zh) | 2008-11-18 | 2008-11-18 | 導電凸塊的製造方法及具有導電凸塊的電路板結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097144555A TWI476844B (zh) | 2008-11-18 | 2008-11-18 | 導電凸塊的製造方法及具有導電凸塊的電路板結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201021136A TW201021136A (en) | 2010-06-01 |
| TWI476844B true TWI476844B (zh) | 2015-03-11 |
Family
ID=44832544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097144555A TWI476844B (zh) | 2008-11-18 | 2008-11-18 | 導電凸塊的製造方法及具有導電凸塊的電路板結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI476844B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI484572B (zh) * | 2012-06-25 | 2015-05-11 | Unimicron Technology Corp | 導電凸塊的製造方法及線路基板 |
| TWI682695B (zh) * | 2018-07-05 | 2020-01-11 | 同泰電子科技股份有限公司 | 利用防焊限定開窗形成連接端子之電路板結構 |
| CN111354845A (zh) * | 2018-12-20 | 2020-06-30 | 同泰电子科技股份有限公司 | 预设有导电凸块的发光二极管载板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200810639A (en) * | 2006-08-14 | 2008-02-16 | Phoenix Prec Technology Corp | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof |
| TW200833208A (en) * | 2007-01-24 | 2008-08-01 | Phoenix Prec Technology Corp | Circuit board and fabrication method thereof |
| TW200840429A (en) * | 2007-03-23 | 2008-10-01 | Phoenix Prec Technology Corp | Circuit board structure having buffer layer and method for fabricating the same |
-
2008
- 2008-11-18 TW TW097144555A patent/TWI476844B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200810639A (en) * | 2006-08-14 | 2008-02-16 | Phoenix Prec Technology Corp | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof |
| TW200833208A (en) * | 2007-01-24 | 2008-08-01 | Phoenix Prec Technology Corp | Circuit board and fabrication method thereof |
| TW200840429A (en) * | 2007-03-23 | 2008-10-01 | Phoenix Prec Technology Corp | Circuit board structure having buffer layer and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201021136A (en) | 2010-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| CN101996902B (zh) | 半导体器件的制造方法 | |
| US7670939B2 (en) | Semiconductor chip bump connection apparatus and method | |
| KR101036388B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JP3420203B2 (ja) | ハンダバンプの形成方法 | |
| KR101034161B1 (ko) | 반도체 패키지 기판 | |
| JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
| JPH11145176A (ja) | ハンダバンプの形成方法及び予備ハンダの形成方法 | |
| US20060225917A1 (en) | Conductive bump structure of circuit board and fabrication method thereof | |
| US7419897B2 (en) | Method of fabricating circuit board having different electrical connection structures | |
| US20110133332A1 (en) | Package substrate and method of fabricating the same | |
| US20090041981A1 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| CN101754592A (zh) | 导电凸块的制造方法及具有导电凸块的电路板结构 | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| TWI476844B (zh) | 導電凸塊的製造方法及具有導電凸塊的電路板結構 | |
| US20080290528A1 (en) | Semiconductor package substrate having electrical connecting pads | |
| JP2008244186A (ja) | 回路基板、半導体装置、及び半田バンプの形成方法 | |
| KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TWI399838B (zh) | 柱對柱覆晶結構 | |
| JP3631230B2 (ja) | 予備ハンダの形成方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
| JP2008140868A (ja) | 多層配線基板および半導体装置 | |
| JP2011061179A (ja) | 印刷回路基板及び印刷回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |