TWI475615B - 自我對準之頂閘極薄膜電晶體及其製法 - Google Patents
自我對準之頂閘極薄膜電晶體及其製法 Download PDFInfo
- Publication number
- TWI475615B TWI475615B TW099123917A TW99123917A TWI475615B TW I475615 B TWI475615 B TW I475615B TW 099123917 A TW099123917 A TW 099123917A TW 99123917 A TW99123917 A TW 99123917A TW I475615 B TWI475615 B TW I475615B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- connection region
- oxide semiconductor
- semiconductor layer
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 28
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 5
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 5
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000395 magnesium oxide Substances 0.000 claims description 5
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本發明係關於一種薄膜電晶體，特別是關於一種自我對準之頂閘極薄膜電晶體及其製法。
薄膜電晶體(Thin Film Transistor)已被廣泛應用於液晶顯示器像素的驅動與開關元件及靜態隨機存取記憶體之主動負載等電子產品。在顯示器的應用上，為了符合液晶顯示器製程上之低溫限制與大尺寸面積之需求，已開始利用頂閘極之複晶矽薄膜電晶體作為供驅動積體電路元件之主要元件。而在眾多頂閘極薄膜電晶體結構中，自我對準(Self-align)共面型薄膜電晶體(Coplanar-TFTs)由於其製程簡單，光罩成本較少所以最為廣泛使用。
請參閱第2A及2B圖所示之習知頂閘極薄膜電晶體2之製法，其中包括提供一基底20，該基底20係為一絕緣透明基底，例如玻璃基底，表面上包含有半導體層22，例如多晶矽層，以及閘絕緣層24係覆蓋住半導體層22。在習知製作方法中，係先於閘絕緣層24上進行第一道光罩製程以定義形成光阻層26，然後利用光阻層26作為罩幕來進行重離子摻雜佈植製程27，使光阻層26周圍之半導體層22，例如多晶矽層，形成N+
摻雜區域28，用來作為源/汲極區。
其次，請參閱第2B圖，將光阻層26去除之後，於閘絕緣層24上再進行第二道光罩製程以定義形成閘極層30，僅覆蓋住半導體層22，例如多晶矽層之一部份未摻雜區域，可以用來定義摻雜結構的圖形。然後，利用閘極層30作為罩幕來進行輕離子摻雜佈植製程31，使閘極層30周圍之未摻雜區域區域形成一N-
摻雜區域32，至於被閘極層30覆蓋之半導體層22區域則是用來作為通道。
然而，當主動層材料替換為透明之氧化物半導體時，且改以金屬作為源極與汲極電極時，無離子摻雜佈植製程來減少接觸電阻，因此，難以得到自我對準之共面型薄膜電晶體。
雖然，Park等人於APPLIED PHYSICS LETTERS 93,053501(2008)揭露一種自我對準頂閘極薄膜電晶體，但其係利用Ar電漿於高溫之條件下降低源極及汲極與主動層之接觸電阻，是種電漿處理製程不具方向性及需高溫之條件，限制了技術發展及產品製程之適用性。此外，如第3圖所示之自我對準頂閘極薄膜電晶體3，絕緣層33係包覆閘極34與源極/汲極區35、36，並需藉由電性連接柱37連接該源極/汲極區35、36與形成於絕緣層33頂面之源極38和汲極39，相形之下，該薄膜電晶體之製程更為複雜。
因此，有必要開發新穎的薄膜電晶體之製程，簡化製程步驟，以降低接觸電阻而提升元件特性。
本發明提供一種自我對準之頂閘極薄膜電晶體之製法，係包括：提供一表面依序形成有氧化物半導體層、介電層及金屬層的基板，其中，該氧化物半導體層之面積大於該介電層及金屬層，且該氧化物半導體層具有外露出該介電層及金屬層之第一連接區及第二連接區；以該金屬層作為遮罩，對第一連接區及第二連接區施加熱處理或位於紫外光波長之輻射，俾使該第一連接區及第二連接區之氧化物半導體具有導體之性能；以及於該基板上形成源極與汲極，係分別連接該第一連接區及第二連接區。
在前述之製法中，係使用紫外光或雷射照射該氧化物半導體層之第一連接區及第二連接區，降低其接觸電阻。
根據前述之製法，本發明復提供一種自我對準之頂閘極薄膜電晶體，係包括：基板；形成於該基板表面之氧化物半導體層；介電層，係形成於該氧化物半導體層上，使該氧化物半導體層夾置於該基板與介電層之間；金屬層，係形成於該介電層上，使該介電層夾置於該氧化物半導體層與金屬層之間，其中，該氧化物半導體層之面積大於該介電層及金屬層，且該氧化物半導體層具有外露出該介電層及金屬層之第一連接區及第二連接區，且該第一連接區及第二連接區之氧化物半導體具有導體之性能；形成於該基板上且連接該第一連接區之源極；以及形成於該基板上且連接該第二連接區之汲極。
於前述之製法及所製得之自我對準之頂閘極薄膜電晶體中，該氧化物半導體層之材質係包括選自氧化銦、氧化鋅、氧化鎵、氧化錫及氧化鎂所組成群組的一種或多種。此外，於熱處理或以輻射照射時，因以該金屬層作為遮罩，可直接使第一連接區及第二連接區之氧化物半導體具有導體之性能，且亦因以該金屬層作為遮罩，可簡便地藉由習知的薄膜沉積製程形成源極與汲極，且令該源極與汲極係分別覆蓋該第一連接區及第二連接區。
以下藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點及功效。本發明亦可藉由其它不同之實施方式加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明所揭示之精神下賦予不同之修飾與變更。
請參閱第1A至1E圖，係為本發明之自我對準之頂閘極薄膜電晶體之製法示意圖。
如第1A圖所示，提供一表面依序形成有氧化物半導體層11、介電層13及金屬層15的基板10，其中，該氧化物半導體層11之面積大於該介電層13及金屬層15，且該氧化物半導體層11具有外露出該介電層13及金屬層15之第一連接區111及第二連接區112。在氧化物半導體層11之形成上，通常係以例如濺鍍等習知沉積技術在基板10上形成氧化物半導體層11，其中，該氧化物半導體層11之材質係包括選自氧化銦、氧化鋅、氧化鎵、氧化錫及氧化鎂所組成群組的一種或多種。具體而言，該氧化物半導體層11可包括前述群組中任一種化合物，以作為氧化物半導體層之基底或主成分，或者可包括前述群組中任二種或多種化合物，以作為氧化物半導體層之基底。接著，藉由微影製程定義出供形成介電層13之區域，以如電漿強化化學氣相沉積之方式於該氧化物半導體層11上形成介電層13，最後再形成金屬層15於該介電層13上以作為閘極電極。前述之介電層可為氧化矽或包含氧化矽之材質，例如包含氧化矽及氮化矽。
由於所形成之介電層13及金屬層15僅覆蓋部分氧化物半導體層11，使得該氧化物半導體層具有外露出該介電層13及金屬層15之第一連接區111及第二連接區112。
復參閱第1B圖，以該金屬層15作為遮罩，對第一連接區111及第二連接區112施加熱處理或位於紫外光波長之輻射，俾使該第一連接區111及第二連接區112之氧化物半導體具有導體之性能。典型地，所施加之紫外光波長係指波長低於400nm之紫外光，如第1C圖所示之具體實施例中，以172nm之50mW/cm2
的紫外光照射，即可於約30分鐘後使第一連接區111及第二連接區112之氧化物半導體具有導體之性能。而熱處理係可為雷射熱處理，且通常，該雷射之能量密度至少大於10.0mJ/cm2
，並以10.710.0mJ/cm2
，甚至是14.210.0mJ/cm2
以上為佳，然而，不以該能量密度為限，可因應處理時間及次數需求，調整雷射之能量密度。如第1D圖所示之具體實施例中，以能量密度大於10.0mJ/cm2
雷射光即可使第一連接區111及第二連接區112之氧化物半導體具有導體之性能。由於該金屬層15本身即可作為遮罩，再輔以光輻射之高度準直性，使得第一連接區111及第二連接區112之導體化處理相當精準，無須使用特殊光罩亦不像電漿處理法需要高溫，甚至是真空環境，即可以自身結構設計並藉由簡便之導體化處理降低第一連接區111及第二連接區112之接觸電阻。
復參閱第1E圖，於該基板10上沉積金屬以形成源極17與汲極19，係分別連接該第一連接區111及第二連接區112，即可得到本發明之自我對準之頂閘極薄膜電晶體1。較佳地，該源極17與汲極19係分別覆蓋該第一連接區111及第二連接區112。
是以，根據前述之製法，本發明之自我對準之頂閘極薄膜電晶體1，係包括：基板10；氧化物半導體層11，係形成於該基板10表面；介電層13，係形成於該氧化物半導體層11上，使該氧化物半導體層11夾置於該基板10與介電層13之間；金屬層15，係形成於該介電層13上，使該介電層13夾置於該氧化物半導體層11與金屬層15之間，其中，該氧化物半導體層11之面積大於該介電層13及金屬層15，且該氧化物半導體層11具有外露出該介電層13及金屬層15之第一連接區111及第二連接區112，且該第一連接區111及第二連接區112之氧化物半導體具有導體之性能；源極17，係形成於該基板10上且連接該第一連接區111；以及汲極19，係形成於該基板10上且連接該第二連接區112。
於該自我對準之頂閘極薄膜電晶體中，該氧化物半導體層11之材質係包括選自氧化銦、氧化鋅、氧化鎵、氧化錫及氧化鎂所組成群組的一種或多種。另一方面，較佳地，該源極17與汲極19係分別覆蓋該第一連接區111及第二連接區112。
本發明之自我對準之頂閘極薄膜電晶體及其製法無須經由離子摻雜佈植製程即可降低第一連接區及第二連接區之接觸電阻，並減少遮罩定義次數與成本，在大幅簡化製程複雜度與要求下，仍可精準定位源極與汲極，提升元件特性。
10．．．基板
11‧‧‧氧化物半導體層
111‧‧‧第一連接區
112‧‧‧第二連接區
13‧‧‧介電層
15‧‧‧金屬層
17、38‧‧‧源極
19、39‧‧‧汲極
1、2‧‧‧頂閘極薄膜電晶體
20‧‧‧基底
22‧‧‧半導體層
24‧‧‧閘絕緣層
26‧‧‧光阻層
27‧‧‧重離子摻雜佈植製程
28‧‧‧N+
摻雜區域
3‧‧‧自我對準頂閘極薄膜電晶體
30‧‧‧閘極層
31‧‧‧輕離子摻雜佈植製程
32‧‧‧N-
摻雜區域
33‧‧‧絕緣層
34‧‧‧閘極
35‧‧‧源極區
36‧‧‧汲極區
37‧‧‧電性連接柱
第1A圖係顯示表面依序形成有氧化物半導體層、介電層及金屬層的基板示意圖；
第1B圖係顯示使部分氧化物半導體層導體化之示意圖；
第1C圖係顯示以紫外光使氧化物半導體層導體化之電流電壓特性圖；
第1D圖係顯示以雷射使氧化物半導體層導體化之電流電壓特性圖；
第1E圖係顯示本發明之自我對準之頂閘極薄膜電晶體示意圖；
第2A及2B圖係顯示習知頂閘極薄膜電晶體之製法示意圖；以及
第3圖係顯示習知之自我對準頂閘極薄膜電晶體示意圖。
1．．．頂閘極薄膜電晶體
10．．．基板
11．．．氧化物半導體層
111．．．第一連接區
112．．．第二連接區
13．．．介電層
15．．．金屬層
17．．．源極
19．．．汲極
Claims (6)
- 一種自我對準之頂閘極薄膜電晶體之製法，係包括：提供一表面依序形成有氧化物半導體層、介電層及金屬層的基板，其中，該氧化物半導體層之面積大於該介電層及金屬層，且該氧化物半導體層具有外露出該介電層及金屬層之第一連接區及第二連接區；以該金屬層作為遮罩，對第一連接區及第二連接區施加熱處理或紫外光波長之輻射，俾使該第一連接區及第二連接區之氧化物半導體具有導體之性能；以及於該基板上形成源極與汲極，係分別覆蓋連接該第一連接區及第二連接區。
- 如申請專利範圍第1項所述之自我對準之頂閘極薄膜電晶體之製法，其中，該氧化物半導體層之材質係包括選自氧化銦、氧化鋅、氧化鎵、氧化錫及氧化鎂所組成群組的一種或多種。
- 如申請專利範圍第1項所述之自我對準之頂閘極薄膜電晶體之製法，其中，該紫外光波長之輻射係指波長低於400nm之紫外光。
- 如申請專利範圍第1項所述之自我對準之頂閘極薄膜電晶體之製法，其中，該熱處理係雷射熱處理。
- 一種自我對準之頂閘極薄膜電晶體，係包括：基板；氧化物半導體層，係形成於該基板表面；介電層，係形成於該氧化物半導體層上，使該氧化 物半導體層夾置於該基板與介電層之間；金屬層，係形成於該介電層上，使該介電層夾置於該氧化物半導體層與金屬層之間，其中，該氧化物半導體層之面積大於該介電層及金屬層，且該氧化物半導體層具有外露出該介電層及金屬層之第一連接區及第二連接區，且該第一連接區及第二連接區之氧化物半導體具有導體之性能；源極，係形成於該基板上且覆蓋連接該第一連接區；以及汲極，係形成於該基板上且覆蓋連接該第二連接區。
- 如申請專利範圍第5項所述之自我對準之頂閘極薄膜電晶體，其中，該氧化物半導體層之材質係包括選自氧化銦、氧化鋅、氧化鎵、氧化錫及氧化鎂所組成群組的一種或多種。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099123917A TWI475615B (zh) | 2010-07-21 | 2010-07-21 | 自我對準之頂閘極薄膜電晶體及其製法 |
| US12/927,835 US20120018718A1 (en) | 2010-07-21 | 2010-11-26 | Self-aligned top-gate thin film transistors and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099123917A TWI475615B (zh) | 2010-07-21 | 2010-07-21 | 自我對準之頂閘極薄膜電晶體及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201205682A TW201205682A (en) | 2012-02-01 |
| TWI475615B true TWI475615B (zh) | 2015-03-01 |
Family
ID=45492842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099123917A TWI475615B (zh) | 2010-07-21 | 2010-07-21 | 自我對準之頂閘極薄膜電晶體及其製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120018718A1 (zh) |
| TW (1) | TWI475615B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10153302B2 (en) | 2015-08-18 | 2018-12-11 | Chunghwa Picture Tubes, Ltd. | Pixel structure |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201427025A (zh) * | 2012-12-25 | 2014-07-01 | Hon Hai Prec Ind Co Ltd | 薄膜電晶體 |
| CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN108122759B (zh) | 2016-11-30 | 2021-01-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| WO2020226045A1 (ja) * | 2019-05-09 | 2020-11-12 | 国立大学法人 奈良先端科学技術大学院大学 | 薄膜トランジスタ及びその製造方法 |
| CN110752159B (zh) * | 2019-10-28 | 2023-08-29 | 中国科学技术大学 | 对氧化镓材料退火的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070054507A1 (en) * | 2005-09-06 | 2007-03-08 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
| US20100123132A1 (en) * | 2008-11-19 | 2010-05-20 | Mitsuru Nakata | Thin film device and manufacturing method of the same |
-
2010
- 2010-07-21 TW TW099123917A patent/TWI475615B/zh not_active IP Right Cessation
- 2010-11-26 US US12/927,835 patent/US20120018718A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070054507A1 (en) * | 2005-09-06 | 2007-03-08 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
| US20100123132A1 (en) * | 2008-11-19 | 2010-05-20 | Mitsuru Nakata | Thin film device and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10153302B2 (en) | 2015-08-18 | 2018-12-11 | Chunghwa Picture Tubes, Ltd. | Pixel structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120018718A1 (en) | 2012-01-26 |
| TW201205682A (en) | 2012-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275350B (zh) | 阵列基板及其制作方法和显示装置 | |
| JP5775253B2 (ja) | 薄膜トランジスタ基板とその製造方法 | |
| US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
| US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
| KR101675114B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| US9224868B2 (en) | Pixel structure | |
| TWI475615B (zh) | 自我對準之頂閘極薄膜電晶體及其製法 | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| TW201304129A (zh) | 半導體元件及電致發光元件及其製作方法 | |
| US20120223308A1 (en) | Thin-film transistor, process for production of same, and display device equipped with same | |
| US10431694B2 (en) | Thin film transistor, display apparatus having the same, and fabricating method thereof | |
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| WO2016180016A1 (en) | Thin film transistor, array substrate and display device having the same, and method of manufacturing thereof | |
| CN111682034A (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2011004624A1 (ja) | 薄膜トランジスタの製造方法 | |
| TWI419336B (zh) | 半導體元件及其製作方法 | |
| US20150380565A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| TW201810681A (zh) | 顯示面板之薄膜電晶體及其製作方法 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| TW201314782A (zh) | 薄膜電晶體的製造方法 | |
| CN113141780A (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| JP5117711B2 (ja) | 表示装置とその製造方法 | |
| TWI599050B (zh) | 薄膜電晶體及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |