TWI474260B - 電腦系統與其主機板上之記憶體電路和開機方法 - Google Patents
電腦系統與其主機板上之記憶體電路和開機方法 Download PDFInfo
- Publication number
- TWI474260B TWI474260B TW98104839A TW98104839A TWI474260B TW I474260 B TWI474260 B TW I474260B TW 98104839 A TW98104839 A TW 98104839A TW 98104839 A TW98104839 A TW 98104839A TW I474260 B TWI474260 B TW I474260B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- computer system
- selector
- main memory
- coupled
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 212
- 238000000034 method Methods 0.000 title claims description 35
- 238000012545 processing Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 13
- 238000001727 in vivo Methods 0.000 claims 1
- 238000010998 test method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明是有關於一種電腦系統的開機方法,且特別是有關於一種具有內建記憶體的電腦系統的開機方法。
在電腦系統開機時,當使用者使用次級或未符合標準的記憶體模組,常常會造成電腦系統不穩定,嚴重時甚至無法開機。若系統無法開機,電腦便無法提示使用者發生錯誤的原因。在無從判斷何處發生問題的狀況下,使用者只能透過客服協助或是將系統送修。不但對使用者造成困擾,也同時造成廠商客服與維修部門的負擔。
為減少上述問題,電腦系統或是主機板工程師會在研發階段儘量與市面上流通的記憶體模組作相容度測試。如果遭遇到相容度問題,則需要針對個別記憶體模組調整出最佳的參數。然而如此多次往覆地”調整”與”測試”會耗費掉大量的研發與驗證資源,而且若使用者使用到未經過調整參數的次級記憶體模組,仍然無法避免相容度的問題。
本發明提供一種主機板上之記憶體電路和電腦系統,可在遇到不相容的記憶體時利用內建的記憶體自行開機。
本發明也提供一種電腦系統的開機方法,可以在遇到不相容的記憶體時仍然能夠自行開機。此外還能進一步進行自我訓練,找出最適合的記憶體參數。
本發明提供一種主機板上之記憶體電路包括主記憶體、備
用記憶體、選擇器、開關控制器及記憶體控制器。其中,開關控制器耦接選擇器,可以依據電腦系統的開機狀況而輸出一選擇訊號給選擇器。選擇器可以耦接主記憶體和備用記憶體。記憶體控制器可以耦接至選擇器。選擇器可以依據選擇訊號而選擇主記憶體和備用記憶體其中之一耦接至選擇器,使得記憶體控制器透過選擇器而對主記憶體或記憶體二者其中之一存取資料。
在本發明之一實施例中,上述之主記憶體為可插拔地設置在主機板上之記憶體電路中,而備用記憶體是固定設置在主機板上之記憶體電路中。
本發明也提出一種電腦系統包括處理運算模組、主記憶體、備用記憶體及基本輸入輸出系統單元。其中,處理運算模組分別耦接至主記憶體、備用記憶體耦及基本輸入輸出系統單元。基本輸入輸出系統單元負責處理電腦系統的開機作業。當基本輸入輸出系統單元在電腦系統開機時,若檢查出主記憶體無法正常運作,則告知該處理運算模組,以致於處理運算模組將基本輸入輸出系統單元所儲存的程式碼解壓縮至備用記憶體內。
本發明還提出一種電腦系統的開機方法,其步驟包括:提供一備用記憶體,當電腦系統被啟動,而電腦系統中的主記憶體無法正常運作時,將備用記憶體取代主記憶體。接著將基本輸入輸出系統的程式碼解壓縮至備用記憶體內,以進行備用開機程序。
在本發明之一實施例中,上述之電腦系統被啟動,而主記憶體被檢查為正常狀態時,則將基本輸入輸出系統的程式碼解壓縮至主記憶體內,以完成電腦系統的正常開機程序。
在本發明之一實施例中,上述之備用記憶體取代主記憶體時,更包括將備用記憶體進行初始化設定。
基於上述,本發明透過內建可供系統基本運作的記憶體,在遇到不相容的記憶體時仍然能夠自行開機。此外,還能搭配智慧型記憶體參數調整程式,進一步找出最適合的記憶體參數。即使最後無法得到穩定操作的參數,也能對使用者提出警示,告知偵錯結果。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1繪示本發明之一較佳實施例之主機板上之記憶體電路的方塊圖。請參照圖1,本實施例所提供的主機板上之記憶體電路100可以適用於一電腦系統。主機板上之記憶體電路100可以包括主記憶體102、備用記憶體104、選擇器106、選擇控制器108(例如IO Controller Hub)及記憶體控制器(Memory Controller)110。其中,主記憶體102在主機板上之記憶體電路100中可以是可插拔的裝置(例如DDR RAM、SDRAM等等),而備用記憶體104則是固定設置在主機板上之記憶體電路100中。耦接主記憶體102和備用記憶體104。選擇控制器108耦接選擇器106,選擇控制器108可依據電腦系統的開機狀況而輸出一選擇訊號給選擇器106。
另外,記憶體控制器110耦接至選擇器106。選擇器106可以依據選擇訊號而選擇主記憶體102和備用記憶體104二者其中之一耦接至選擇器106,使得記憶體控制器110可以透過選擇器106而對主記憶體102或備用記憶體104二者其中之一
存取資料。透過本實施例之主機板上之記憶體電路100,可以使電腦系統在不同的狀況下使用不同的記憶體來完成開機的程序。本發明列舉下列實施例,以更進一步詳細說明本實施例之主機板上之記憶體電路100的應用。
圖2繪示依照本發明第一實施例的一種電腦系統的方塊圖。請參照圖2,本實施例所提供的電腦系統200包括主記憶體102、備用記憶體104、處理運算模組202和基本輸入輸出系統(Basic Input/Output System,BIOS)單元208。其中,基本輸入輸出系統單元208、主記憶體102和備用記憶體104都可以耦接至處理運算模組202。其中,本實施例中的主記憶體102、備用記憶體104、選擇器106、選擇控制器108和記憶體控制器110即為上一實施例之主機板上之記憶體電路100。
在本實施例中,主記憶體102可插拔地設置在主機板上之記憶體電路100。因此,使用者可以自行拆除更換。特別的是,備用記憶體104較佳是內建固定在主機板上之記憶體電路100,以使用者無法對其插拔。基本輸入輸出系統單元208則可以負責電腦系統200的開機作業。處理運算模組202可以包括中央處理器210、晶片組212和選擇器106。中央處理器210可以耦接晶片組212,並且耦接選擇器106。
另外,晶片組212也可以耦接選擇器106,並且還可以耦接基本輸入輸出系統單元208。其中,選擇器106可以耦接主記憶體102和備用記憶體104。中央處理器210可以負責電腦系統200的運作,其可以透過晶片組212與電腦系統100中的其他物件溝通或傳輸資料。例如在本實施例中,中央處理器210
可以內嵌一記憶體控制器110,其可以耦接選擇器。藉此,中央處理器210就可以透過選擇器106對主記憶體102或是備用記憶體104存取資料,晶片組212可以在進行電腦系統200的開機作業時,依據電腦系統200的開機狀況而輸出選擇訊號給控制器108。
晶片組212可以包括北橋晶片218、南橋晶片220和選擇控制器108。南橋晶片220可以耦接北橋晶片218和基本輸入輸出系統單元208。其中,北橋晶片218可以處理高速信號(例如處理中央處理器210、隨機存取內存和南橋晶片220之間的通信等等)。南橋晶片220則可以處理I/O控制信號,通過北橋晶片218與中央處理器210聯繫。選擇控制器108可以耦接至選擇器106,以發出一選擇訊號給選擇器106。
圖3繪示依照本發明之一實施例的一種電腦系統的開機方法的流程圖。請合併參照圖2和圖3,當電腦系統200開機時,可以檢查主記憶體102是否正常運作(步驟S304)。詳細來說,在步驟S304中,可以先啟動一計時器以產生一計時值(步驟S306)。然後判斷此計時值到達一預設時間之前,主記憶體102是否可以通過一記憶體測試程序(步驟S308)。若是,則判斷主記憶體102為正常,並且將計時值歸零(步驟S310)。接著,可以將基本輸入輸出系統單元208所儲存的程式碼由快閃記憶體(Flash Memory)中解壓縮至主記憶體102內(步驟S312),以完成電腦系統200的正常開機程序;若否,則判斷主記憶體102無法正常運作,以備用記憶體104來取代主記憶體102,並且將備用記憶體104進行初始化設定(步驟S314)。接著,可以將基本輸入輸出系統單元208的程式碼解壓縮至備用記憶體104內(步驟S316),以進行一備用開機程序(步驟S318)。
舉例來說,當基本輸入輸出系統單元208檢查出主記憶體102無法正常運作時,基本輸入輸出系統單元208可以告知處理運算模組202,以使晶片組212中的選擇控制器108可以發出一選擇訊號給選擇器106。選擇器106收到選擇訊號後,可以將選擇器106改成耦接至備用記憶體104。如此處理運算模組202可以將基本輸入輸出系統單元208所儲存的程式碼解壓縮至備用記憶體104內。記憶體控制器110便可以從由主記憶體102存取資料,改為由備用記憶體104存取資料,以進行電腦系統200的開機程序。
詳細來說,在步驟S318中,可以先提示主記憶體102發生問題的資訊(步驟S320),然後在提示是否執行一記憶體自動校正程序(步驟S322),接著,便可以選擇是否執行記憶體自動校正程序(步驟S324)。若是,則記憶體自動校正程序被啟動,進行主動調整主記憶體102的電性參數的流程(步驟S326);若否,則可以進入基本輸入輸出系統單元208的設定介面。
另外,在步驟S326中,主記憶體102的電性參數可以是時間參數(例如CAS Latency)、時脈參數(例如頻率)、電壓參數(例如記憶體控制器核心電壓)或參考電壓(例如記憶體控制器參考電壓)等等。詳細來說,圖4繪示本發明一實施例之主動調整主記憶體102的參數的方法流程圖,請參照圖4。首先,可以設定一組要調整的主記憶體102的參數(步驟S402),以進行主記憶體102的參數相容測試(步驟S404)。接著,檢查是否已完成此組參數的極限測試(Margin Test)(步驟S406)。若否,則微調此組參數(步驟S408);若是,則紀錄此組參數的操作範圍(步驟S410)。
舉例來說,當要調整主記憶體102的時間參數時,可以先
設定主記憶體102的原始時間參數,以進行主記憶體102的時間參數測試。將主記憶體102的時間參數值逐次加1,並測試主記憶體102的時間參數的相容性,當主記憶體102的時間參數已達一預設的時間參數值時,則將主記憶體102的原始時間參數值逐次減1,並測試主記憶體102的時間參數的相容性。透過如此逐次微調測試主記憶體102的時間參數是否相容,可以記錄下主記憶體102的時間參數的操作範圍與最佳的參數值。
接著,檢查是否已完成所有主記憶體102的參數的極限測試(Margin Test)(步驟S412)。若否,則設定下一組調整的主記憶體102的參數(步驟S414);若是,則檢查是否至少得到一組可穩定操作的參數(步驟S416)。若是,則可以得到主記憶體102的參數的操作範圍與最佳設定值(步驟S418),以進行開機;若否,則提示使用者主記憶體102的參數調校失敗(步驟S420)。
圖5繪示依照本發明第二實施例的一種電腦系統的方塊圖。第二實施例與第一實施例不同的是,在圖2中,內嵌在中央處理器210的記憶體控制器110,也可以內嵌於北橋晶片218中(如圖5所示)。其中選擇器106耦接到記憶體控制器110、主記憶體102和備用記憶體104。當中央處理器210需要存取資料時,可以利用記憶體控制器110透過選擇器106對主記憶體102或是備用記憶體104存取資料,以進行電腦系統500的開機程序。在本實施例中,電腦系統500裡的其它裝置之耦接方式及功能與第一實施例相同,在此不再贅述。
圖6繪示依照本發明第三實施例的一種電腦系統的方塊圖。在本實施例中,第一實施例的選擇控制器108的功能可以由一超級輸入輸出(Super I/O)晶片602來實現。其中超級輸入輸出晶片602耦接到南橋晶片220和選擇器106,選擇器106耦接到超級輸入輸出晶片602、記憶體控制器110、主記憶體102和備用記憶體104。當主記憶體102無法正常運作時,超級輸入輸出晶片602可以發出一選擇訊號給選擇器106。選擇器106收到選擇訊號後,可以將選擇器106由耦接到主記憶體102改成耦接到備用記憶體104。如此記憶體控制器110便可以從備用記憶體104存取資料,以進行電腦系統600的開機程序。
在本實施例中,電腦系統600裡的其它裝置之耦接方式及功能與第一實施例相同,在此不再贅述。另外,雖然本實施例的記憶體控制器110內嵌於北橋晶片218中,但實際應用上不以本實施例為限。
綜上所述,本發明在遇到不相容的記憶體時仍然能夠自行開機。此外還能進一步進行自我調整,找出最適合的記憶體參數。若最後無法得到穩定操作的參數,也可以對使用者提出警示,告知偵錯結果,進一步指導使用者問題排除方式。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧主機板上之記憶體電路
102‧‧‧主記憶體
104‧‧‧備用記憶體
106‧‧‧選擇器
108‧‧‧選擇控制器
110‧‧‧記憶體控制器
200‧‧‧電腦系統
202‧‧‧處理運算模組
208‧‧‧基本輸入輸出系統單元
210‧‧‧中央處理器
212‧‧‧晶片組
218‧‧‧北橋晶片
220‧‧‧南橋晶片
500‧‧‧電腦系統
600‧‧‧電腦系統
602‧‧‧超級輸入輸出晶片
S304~S328‧‧‧電腦系統的開機方法之步驟流程
S402~S416‧‧‧主動調整主記憶體時間參數的方法之步驟流程
圖1繪示依照本發明之一較佳實施例的一種主機板上之記憶體電路的示意圖。
圖2繪示依照本發明之一較佳實施例的一種電腦系統的示意圖。
圖3繪示依照本發明之一較佳實施例的電腦系統的開機方法之步驟流程圖。
圖4繪示依照本發明之一較佳實施例的主動調整主記憶體時間參數的方法之步驟流程圖。
圖5繪示依照本發明之另一較佳實施例的一種電腦系統的示意圖。
圖6繪示依照本發明之另一較佳實施例的一種電腦系統的示意圖。
S304~S328‧‧‧電腦系統的開機方法之步驟流程
Claims (17)
- 一種主機板上之記憶體電路,適用於一電腦系統,而該記憶體電路包括:一主記憶體;一備用記憶體;一選擇器,耦接該主記憶體和該備用記憶體;一選擇控制器,耦接該選擇器,並依據該電腦系統的開機狀況而輸出一選擇訊號給該選擇器;以及一記憶體控制器,耦接至該選擇器,其中該選擇器依據該選擇訊號而選擇該主記憶體或該備用記憶體二者其中之一耦接至該選擇器,使得該記憶體控制器透過該選擇器而對該主記憶體和該備用記憶體二者其中之一存取資料。
- 如申請專利範圍第1項所述之記憶體電路,其中該主記憶體為可插拔地設置在主機板上之記憶體電路中。
- 如申請專利範圍第1項所述之記憶體電路,其中該備用記憶體是固定設置在該主機板上之記憶體電路中。
- 一種電腦系統,包括:一處理運算模組;一主記憶體,耦接至該處理運算模組;一備用記憶體,耦接至該處理運算模組;一基本輸入輸出系統單元,耦接至該處理運算模組,以負責處理該電腦系統的開機作業,而當該基本輸入輸出系統單元在該電腦系統開機時檢查出該主記憶體無法使電腦系統正常開機時,則告知該處理運算模組,以致於該處理運算模組將該基本輸入輸出系統單元所儲存的程式碼解壓縮至該備用記憶 體內。
- 如申請專利範圍第4項所述之電腦系統,更具有一主機板,而該主記憶體則為可插拔地設置在該主機板上。
- 如申請專利範圍第5項所述之電腦系統,其中該備用記憶體是固定設置在該主機板上。
- 如申請專利範圍第4項所述之電腦系統,其中該處理運算模組包括:一中央處理器;一晶片組,耦接該中央處理器和該基本輸入輸出系統單元,並依據該電腦系統的開機狀況而輸出一選擇訊號;一選擇器,耦接至該主記憶體和該備用記憶體,並依據該選擇訊號而選擇該主記憶體或該備用記憶體二者其中之一耦接至該選擇器;以及一記憶體控制器,耦接至該選擇器,以透過該選擇器對該主記憶體和該備用記憶體二者其中之一存取資料。
- 如申請專利範圍第7項所述之電腦系統,其中該晶片組具有:一北橋晶片,耦接該中央處理器;以及一南橋晶片,耦接該北橋晶片和該基本輸入輸出系統單元。
- 如申請專利範圍第8項所述之電腦系統,其中該晶片組更包括一超級輸入輸出晶片,耦接至該南橋晶片和該選擇器,以輸出該選擇訊號給該選擇器。
- 如申請專利範圍第8項所述之電腦系統,其中該晶片組更包括一選擇控制器,耦接至該選擇器,以輸出該選擇訊號給該選擇器。
- 如申請專利範圍第8項所述之電腦系統,其中該記憶體控制器內嵌於該北橋晶片中。
- 如申請專利範圍第7項所述之電腦系統,其中該記憶體控制器內嵌於該中央處理器中。
- 一種電腦系統的開機方法,其中該電腦系統具有一主記憶體,而該開機方法包括下列步驟:提供一備用記憶體;當該電腦系統被啟動,而該主記憶體無法使電腦系統正常開機時,則將該備用記憶體取代該主記憶體;以及將一基本輸入輸出系統的程式碼解壓縮至該備用記憶體內,以進行一備用開機程序。
- 如申請專利範圍第13項所述之開機方法,其中當該電腦系統被啟動,而該主記憶體被檢查為正常狀態時,則將該基本輸入輸出系統的程式碼解壓縮至該主記憶體內,以完成該電腦系統的正常開機程序。
- 如申請專利範圍第13項所述之開機方法,其中該備用開機程序包括下列步驟;提示該主記憶體發生問題的資訊;提示是否執行一記憶體自動校正程序;當該記憶體自動校正程序被啟動時,則主動調整該主記憶體的電性參數;以及當該記憶體自動校正程序未被啟動時,則進入該基本輸入輸出系統的設定介面。
- 如申請專利範圍第13項所述之開機方法,其中檢查該主記憶體在該電腦系統開機時是否正常的步驟,則包括下列步驟: 啟動一計時器,並產生一計時值;判斷該計時值到達一預設時間之前,該主記憶體是否可以通過一記憶體測試程序;當該主記憶體在該計時值等於該預設時間時,還無法通過該記憶體測試程序,則判斷該主記憶體無法正常運作;以及當該主記憶體在該計時值到達該預設時間之前通過該記憶體測試程序,則判斷該主記憶體為正常,並將該計時值歸零。
- 如申請專利範圍第13項所述之開機方法,其中當選擇該備用記憶體來取代該主記憶體時,更包括將該備用記憶體進行初始化設定。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104839A TWI474260B (zh) | 2009-02-16 | 2009-02-16 | 電腦系統與其主機板上之記憶體電路和開機方法 |
US12/699,049 US8543801B2 (en) | 2009-02-16 | 2010-02-03 | Booting method using a backup memory in place of a failed main memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104839A TWI474260B (zh) | 2009-02-16 | 2009-02-16 | 電腦系統與其主機板上之記憶體電路和開機方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201032133A TW201032133A (en) | 2010-09-01 |
TWI474260B true TWI474260B (zh) | 2015-02-21 |
Family
ID=42560893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98104839A TWI474260B (zh) | 2009-02-16 | 2009-02-16 | 電腦系統與其主機板上之記憶體電路和開機方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8543801B2 (zh) |
TW (1) | TWI474260B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI777259B (zh) * | 2020-09-30 | 2022-09-11 | 神雲科技股份有限公司 | 開機方法 |
US11579810B2 (en) | 2020-04-08 | 2023-02-14 | Changxin Memory Technologies, Inc. | Semiconductor memory training method and related device |
US11867760B2 (en) | 2020-09-27 | 2024-01-09 | Changxin Memory Technologies, Inc. | Parameter setting method and apparatus, system, and storage medium |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112011105687T5 (de) | 2011-09-30 | 2014-07-17 | Hewlett-Packard Development Company, L.P. | Verwendung eines Option-ROM-Speichers |
TWI514389B (zh) * | 2012-09-03 | 2015-12-21 | Silicon Motion Inc | 快閃記憶體控制器和快閃記憶體控制方法 |
TWI468913B (zh) * | 2012-12-12 | 2015-01-11 | Asustek Comp Inc | 電腦系統及其啟動與設定方法 |
JP6034990B2 (ja) * | 2013-09-29 | 2016-11-30 | 華為技術有限公司Huawei Technologies Co.,Ltd. | サーバ制御方法及びサーバ制御装置 |
TW201512831A (zh) * | 2013-09-30 | 2015-04-01 | Hon Hai Prec Ind Co Ltd | 電腦開機啟動偵測系統及方法 |
CN104461657B (zh) * | 2014-12-29 | 2018-01-26 | 迈普通信技术股份有限公司 | 一种主备嵌入式引导程序的启动方法及装置 |
US10582636B2 (en) * | 2017-08-07 | 2020-03-03 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Server having a dual-mode serial bus port enabling selective access to a baseboard management controller |
KR102445674B1 (ko) | 2017-12-18 | 2022-09-22 | 삼성전자주식회사 | 선택적으로 메모리를 부팅시키도록 구성되는 램 컨트롤러 및 그 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
TWI241482B (en) * | 2002-09-30 | 2005-10-11 | Yu-Mei Li | Built-in power-on memory testing method of computer |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2514208B2 (ja) | 1987-07-15 | 1996-07-10 | 富士通株式会社 | ホットスタンドバイメモリ−コピ−方式 |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5850562A (en) * | 1994-06-27 | 1998-12-15 | International Business Machines Corporation | Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code |
US6178526B1 (en) * | 1998-04-08 | 2001-01-23 | Kingston Technology Company | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board |
US6438670B1 (en) | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
US6253319B1 (en) * | 1998-10-22 | 2001-06-26 | Compaq Computer Corporation | Method and apparatus for restoring a computer to a clear CMOS configuration |
US6473856B1 (en) * | 1999-06-30 | 2002-10-29 | International Business Machines Corporation | Gold code backup for corrupt boot code recovery |
KR100319292B1 (ko) | 1999-12-02 | 2002-01-05 | 윤종용 | 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법 |
US7272709B2 (en) * | 2002-12-26 | 2007-09-18 | Micron Technology, Inc. | Using chip select to specify boot memory |
CN1567228A (zh) | 2003-07-04 | 2005-01-19 | 鸿富锦精密工业(深圳)有限公司 | 单一内存的开机备援***及方法 |
US7370238B2 (en) | 2003-10-31 | 2008-05-06 | Dell Products L.P. | System, method and software for isolating dual-channel memory during diagnostics |
JP4616586B2 (ja) | 2004-06-30 | 2011-01-19 | 富士通株式会社 | メモリ初期化制御装置 |
US7162627B2 (en) | 2004-07-28 | 2007-01-09 | Inventec Corporation | Method of sequentially selecting bootable memory module for booting |
JP4474648B2 (ja) * | 2005-03-25 | 2010-06-09 | 日本電気株式会社 | メモリシステム及びそのホットスワップ方法 |
US7716506B1 (en) * | 2006-12-14 | 2010-05-11 | Nvidia Corporation | Apparatus, method, and system for dynamically selecting power down level |
US8015438B2 (en) * | 2007-11-29 | 2011-09-06 | Qimonda Ag | Memory circuit |
-
2009
- 2009-02-16 TW TW98104839A patent/TWI474260B/zh active
-
2010
- 2010-02-03 US US12/699,049 patent/US8543801B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
TWI241482B (en) * | 2002-09-30 | 2005-10-11 | Yu-Mei Li | Built-in power-on memory testing method of computer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11579810B2 (en) | 2020-04-08 | 2023-02-14 | Changxin Memory Technologies, Inc. | Semiconductor memory training method and related device |
US11867760B2 (en) | 2020-09-27 | 2024-01-09 | Changxin Memory Technologies, Inc. | Parameter setting method and apparatus, system, and storage medium |
TWI777259B (zh) * | 2020-09-30 | 2022-09-11 | 神雲科技股份有限公司 | 開機方法 |
Also Published As
Publication number | Publication date |
---|---|
US8543801B2 (en) | 2013-09-24 |
US20100211767A1 (en) | 2010-08-19 |
TW201032133A (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474260B (zh) | 電腦系統與其主機板上之記憶體電路和開機方法 | |
CN105786421B (zh) | 一种服务器显示方法及装置 | |
JP4629778B2 (ja) | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 | |
US7123514B2 (en) | Memory device for improved reference current configuration | |
US8935558B2 (en) | Overclocking module, a computer system and a method for overclocking | |
JP6139727B2 (ja) | Eccで保護されたメモリを用いる使用のためのmbistデバイス | |
JP4308296B2 (ja) | デバイスの真の電気的特性を測定するためのシステム | |
TW201603040A (zh) | 以記憶體控制器來處理資料錯誤事件之方法、設備及系統 | |
CN113590511B (zh) | 一种带宽降速修复方法、装置及电子设备 | |
JP2009199623A (ja) | デバイスの真の電気的特性を測定するためのシステム | |
US20170337066A1 (en) | Computer and controlling method thereof | |
JP2016136292A (ja) | 半導体デバイス、ログ取得方法及び電子機器 | |
US11862224B2 (en) | Method for performing memory calibration, associated system on chip integrated circuit and non-transitory computer-readable medium | |
US20060236084A1 (en) | Method and system for providing an auxiliary bios code in an auxiliary bios memory utilizing time expiry control | |
US8381073B2 (en) | System-on-a-chip storing chip data and/or security data and method of processing chip data and/or security data for a device | |
CN101807148B (zh) | 电脑***与其主机板上的存储器电路和开机方法 | |
US7120772B2 (en) | Micro-system for burn-in system program from a plug-able subsystem into main memory and method thereof | |
US10114437B2 (en) | Portable device and calibration method thereof | |
CN112912958A (zh) | 使用内置自测控制器测试只读存储器 | |
JP2015072675A (ja) | 電子機器、制御方法およびプログラム | |
JP4976817B2 (ja) | プログラム処理装置及びプログラム処理方法 | |
US20220351797A1 (en) | Computer system with redundancy having fail test mode | |
CN114121138B (zh) | 内存电压测试方法、装置、计算设备及*** | |
CN112394769B (zh) | 支持不同种类存储器的主机板 | |
JP2004021421A (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 |