JP4629778B2 - チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 - Google Patents
チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 Download PDFInfo
- Publication number
- JP4629778B2 JP4629778B2 JP2008533972A JP2008533972A JP4629778B2 JP 4629778 B2 JP4629778 B2 JP 4629778B2 JP 2008533972 A JP2008533972 A JP 2008533972A JP 2008533972 A JP2008533972 A JP 2008533972A JP 4629778 B2 JP4629778 B2 JP 4629778B2
- Authority
- JP
- Japan
- Prior art keywords
- dcc
- circuit
- test
- counter
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc-Dc Converters (AREA)
- Pulse Circuits (AREA)
Description
Claims (16)
- 負荷サイクル補正(DCC)回路と、
前記DCC回路に結合されたDCC回路コントローラと、
前記DCC回路に結合されたアレイと、
前記アレイ及び前記DCC回路コントローラに結合された組込み自己テスト回路と、
を含み、
前記組込み自己テスト回路は、前記DCC回路の現在の設定値を用いて前記アレイの自己テストを実行し、
前記DCC回路コントローラは、前記アレイの不合格を示す前記組込み自己テスト回路からの結果に応答して、前記DCC回路の設定値を次の増分設定値に増分し、前記アレイの合格を示す前記組込み自己テスト回路からの結果に応答して、前記DCC回路の前記現在の設定値をチップのDCC設定値として設定する、装置。 - 前記DCC回路は複数のステージを含み、前記複数のステージにおける各々のステージは、有効なときに前記アレイの負荷サイクルに増分変化を与え、前記複数のステージにおける各々のステージは、前記DCC回路コントローラからの入力に基づいて個別に有効になる、請求項1に記載の装置。
- 前記複数のステージにおける各々のステージは、
少なくとも1つの増幅器と、
前記少なくとも1つの増幅器に結合された少なくとも1つのスイッチと、
を含み、前記少なくとも1つのスイッチは、前記DCC回路コントローラからの前記入力によって制御される、請求項2に記載の装置。 - 前記DCC回路コントローラは、
カウンタと、
前記カウンタに結合されたデコーダと、
を含み、
前記カウンタは、前記自己テストの結果が合格であったか不合格であったかを示す信号を入力として受信し、前記自己テストが不合格であったことを前記入力信号が示しているときには増分し、カウンタ値信号を前記デコーダに出力し、
前記デコーダは、前記カウンタから前記カウンタ値信号を受信し、該カウンタ値信号に基づいて制御信号を生成し、前記制御信号を前記DCC回路に出力する、
請求項1ないし3のいずれか1つの請求項に記載の装置。 - 前記DCC回路コントローラは、前記自己テストが合格であったか不合格であったかを示す前記組込み自己テスト回路からの第1の信号と前記カウンタを駆動するクロック信号である第2の信号とを入力として受信するANDゲートをさらに含む、請求項4に記載の装置。
- 前記DCC回路コントローラは、前記カウンタに結合されたカウンタ・オーバーフロー検出器をさらに含み、前記カウンタ・オーバーフロー検出器は、カウンタ・オーバーフロー条件が生じたときにそれを検出し、前記カウンタ・オーバーフロー条件が生じたときには前記カウンタを再初期化する、請求項4又は請求項5に記載の装置。
- 前記DCC回路コントローラは、前記カウンタ・オーバーフロー検出器に結合されたチップ動作特性セレクタをさらに含み、前記カウンタ・オーバーフロー検出器は、前記カウンタ・オーバーフロー条件が生じたときにオーバーフロー信号を前記チップ動作特性セレクタに送信し、前記チップ動作特性セレクタは、前記オーバーフロー信号を受信したことに応答して前記チップの新たな動作特性を選択する、請求項6に記載の装置。
- 前記チップの新たな動作特性は、動作電圧又は動作周波数の少なくとも一方であり、新たな動作特性を選択することは、前記動作電圧を次のより高い動作電圧に増分することか又は前記動作周波数を次のより低い動作周波数に増分することの少なくとも一方を含む、請求項7に記載の装置。
- 前記DCC回路は、最初に最も低い設定値に設定され、前記DCC回路の設定値が、動作電圧又は動作周波数の少なくとも一方が修正され前記DCC回路が再初期化される最大設定値に達するまで、前記組込み自己テスト回路が前記アレイに適用された自己テストの不合格を示すごとに、次のより高い設定値に増分される、請求項1ないし8のいずれか1つの請求項に記載の装置。
- データ処理デバイスにおける較正方法であって、
前記データ処理デバイスの初期動作周波数を選択するステップと、
前記データ処理デバイスの動作電圧を可能な最も低い電圧値に初期化するステップと、
負荷サイクル補正(DCC)デバイス設定値を最も低いDCC設定値に初期化するステップと、
前記データ処理デバイスの要素のテストを実行するステップと、
前記テストの実行結果に基づいて前記DCCデバイス設定値を修正するかどうかを判定するステップと、
前記DCCデバイス設定値が修正されるべきであると判定された場合には前記DCCデバイス設定値を修正するステップと、
を含む方法。 - 前記データ処理デバイスは集積回路デバイスであり、前記方法はオンチップ負荷サイクル補正デバイスに実装される、請求項10に記載の方法。
- 前記データ処理デバイスの前記要素は、前記集積回路デバイス上のアレイの一部である、請求項11に記載の方法。
- 前記データ処理デバイスの要素のテストを実行する前記ステップは、現在の動作電圧、動作周波数、及びDCC設定値で前記アレイの前記一部の自己テストを実行するために、前記アレイの前記一部に結合された組込み自己テスト回路を用いるステップを含む、請求項12に記載の方法。
- 前記テストの実行結果に基づいて前記DCCデバイス設定値を修正するかどうかを判定する前記ステップは、
テストが合格又は不合格であったことを前記テストの実行結果が示しているかどうかを判定するステップと、
前記テストが不合格であったことを前記テストの実行結果が示している場合には、前記DCCデバイス設定値を前記DCCデバイスの次の増分設定値に増分するステップと、
を含む、請求項10ないし13のいずれか1つの請求項に記載の方法。 - 前記テストが合格であったことを前記テストの実行結果が示している場合には、前記DCCデバイスの現在の設定値が、前記データ処理デバイスにおける負荷サイクル補正のための設定値として用いられる、請求項14に記載の方法。
- 前記DCCデバイス設定値を修正する前記ステップによってオーバーフロー条件が生じるかどうかを判定するステップと、
前記DCCデバイス設定値の修正によってオーバーフロー条件が生じた場合には、前記動作電圧及び前記動作周波数の一方又は両方を増分するステップと、
をさらに含む、請求項10ないし15のいずれか1つの請求項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/242,677 US7322001B2 (en) | 2005-10-04 | 2005-10-04 | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
PCT/EP2006/066739 WO2007039516A1 (en) | 2005-10-04 | 2006-09-26 | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009510793A JP2009510793A (ja) | 2009-03-12 |
JP2009510793A5 JP2009510793A5 (ja) | 2009-04-23 |
JP4629778B2 true JP4629778B2 (ja) | 2011-02-09 |
Family
ID=37460149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008533972A Active JP4629778B2 (ja) | 2005-10-04 | 2006-09-26 | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7322001B2 (ja) |
EP (1) | EP1932235B1 (ja) |
JP (1) | JP4629778B2 (ja) |
KR (1) | KR101020394B1 (ja) |
CN (1) | CN101278481B (ja) |
AT (1) | ATE464694T1 (ja) |
DE (1) | DE602006013667D1 (ja) |
WO (1) | WO2007039516A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577859B2 (en) * | 2004-02-20 | 2009-08-18 | International Business Machines Corporation | System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits |
US7322001B2 (en) * | 2005-10-04 | 2008-01-22 | International Business Machines Corporation | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
US7417480B2 (en) * | 2006-07-14 | 2008-08-26 | International Business Machines Corporation | Duty cycle correction circuit whose operation is largely independent of operating voltage and process |
US7913199B2 (en) * | 2006-07-14 | 2011-03-22 | International Business Machines Corporation | Structure for a duty cycle correction circuit |
KR100925364B1 (ko) * | 2007-02-13 | 2009-11-09 | 주식회사 하이닉스반도체 | 듀티 비를 보정하기 위한 클럭 변조 회로, 및 이를포함하는 스펙트럼 확산 클럭 발생 장치 |
US7917785B2 (en) * | 2007-05-11 | 2011-03-29 | International Business Machines Corporation | Method of optimizing performance of multi-core chips and corresponding circuit and computer program product |
WO2009001232A1 (en) * | 2007-06-22 | 2008-12-31 | Nxp B.V. | Method for in-system testing of communication systems |
US8108813B2 (en) * | 2007-11-20 | 2012-01-31 | International Business Machines Corporation | Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler |
US20090128206A1 (en) * | 2007-11-20 | 2009-05-21 | Boerstler David W | Apparatus and Method for Obtaining Desired Phase Locked Loop Duty Cycle without Pre-Scaler |
US8381143B2 (en) * | 2008-05-29 | 2013-02-19 | International Business Machines Corporation | Structure for a duty cycle correction circuit |
KR100945797B1 (ko) * | 2008-05-30 | 2010-03-08 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 방법 |
KR100933805B1 (ko) * | 2008-06-30 | 2009-12-24 | 주식회사 하이닉스반도체 | 듀티비 보정회로 및 그를 포함하는 지연고정루프회로 |
US8161313B2 (en) * | 2008-09-30 | 2012-04-17 | Mosaid Technologies Incorporated | Serial-connected memory system with duty cycle correction |
US8181056B2 (en) * | 2008-09-30 | 2012-05-15 | Mosaid Technologies Incorporated | Serial-connected memory system with output delay adjustment |
DE102008059502A1 (de) * | 2008-11-28 | 2010-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Kompensation der Leistungsbeeinträchtigung von Halbleiterbauelementen durch Anpassung des Tastgrades des Taktsignals |
CN102035508B (zh) * | 2010-05-28 | 2016-01-20 | 上海华虹宏力半导体制造有限公司 | 一种时钟产生电路 |
KR20130086423A (ko) * | 2012-01-25 | 2013-08-02 | 삼성전자주식회사 | 데이터 스트로브 신호의 듀티비 보정 방법 |
US9484894B2 (en) | 2012-07-09 | 2016-11-01 | International Business Machines Corporation | Self-adjusting duty cycle tuner |
US9319030B2 (en) | 2013-12-12 | 2016-04-19 | International Business Machines Corporation | Integrated circuit failure prediction using clock duty cycle recording and analysis |
US9306547B2 (en) | 2013-12-12 | 2016-04-05 | International Business Machines Corporation | Duty cycle adjustment with error resiliency |
GB2539459A (en) * | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Waveform generation |
CN107196656B (zh) * | 2016-03-15 | 2020-11-06 | 联发科技(新加坡)私人有限公司 | 一种信号校准电路及信号校准方法 |
KR20210000740A (ko) | 2018-05-29 | 2021-01-05 | 마이크론 테크놀로지, 인크. | 클럭 듀티 사이클 개선을 위한 듀티 사이클 조절기 설정 장치 및 방법 |
US11189334B2 (en) | 2018-11-21 | 2021-11-30 | Micron Technology, Inc. | Apparatuses and methods for a multi-bit duty cycle monitor |
US10715127B2 (en) | 2018-11-21 | 2020-07-14 | Micron Technology, Inc. | Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation |
CN113075531A (zh) * | 2021-03-24 | 2021-07-06 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06249922A (ja) * | 1993-02-24 | 1994-09-09 | Matsushita Electric Ind Co Ltd | デューティサイクル制御装置 |
JP3379209B2 (ja) * | 1994-03-16 | 2003-02-24 | 安藤電気株式会社 | クロックデューティ比自動調整回路 |
US5757218A (en) * | 1996-03-12 | 1998-05-26 | International Business Machines Corporation | Clock signal duty cycle correction circuit and method |
JP3688392B2 (ja) * | 1996-05-31 | 2005-08-24 | 三菱電機株式会社 | 波形整形装置およびクロック供給装置 |
US5883523A (en) * | 1997-04-29 | 1999-03-16 | Credence Systems Corporation | Coherent switching power for an analog circuit tester |
JPH1141925A (ja) * | 1997-07-24 | 1999-02-12 | Fujitsu Ltd | スイッチング電源 |
US6363507B1 (en) * | 1998-10-19 | 2002-03-26 | Teradyne, Inc. | Integrated multi-channel analog test instrument architecture providing flexible triggering |
US6535986B1 (en) * | 2000-03-14 | 2003-03-18 | International Business Machines Corporation | Optimizing performance of a clocked system by adjusting clock control settings and clock frequency |
KR100366618B1 (ko) | 2000-03-31 | 2003-01-09 | 삼성전자 주식회사 | 클럭 신호의 듀티 사이클을 보정하는 지연 동기 루프 회로및 지연 동기 방법 |
KR100360403B1 (ko) * | 2000-04-10 | 2002-11-13 | 삼성전자 주식회사 | 듀티 싸이클 보정회로 및 방법 |
US6452843B1 (en) * | 2000-12-19 | 2002-09-17 | Winbond Electronics Corporation | Method and apparatus for testing high-speed circuits based on slow-speed signals |
JP2002216481A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置 |
US6750689B2 (en) * | 2001-03-29 | 2004-06-15 | Intel Corporation | Method and apparatus for correcting a clock duty cycle in a clock distribution network |
US6518809B1 (en) * | 2001-08-01 | 2003-02-11 | Cypress Semiconductor Corp. | Clock circuit with self correcting duty cycle |
US6426660B1 (en) * | 2001-08-30 | 2002-07-30 | International Business Machines Corporation | Duty-cycle correction circuit |
US6509766B1 (en) * | 2001-10-26 | 2003-01-21 | International Business Machines Corporation | Adjustable clock multiplier and method |
US6593789B2 (en) * | 2001-12-14 | 2003-07-15 | International Business Machines Corporation | Precise and programmable duty cycle generator |
KR100432883B1 (ko) * | 2001-12-18 | 2004-05-22 | 삼성전자주식회사 | 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로 |
US6583657B1 (en) * | 2002-06-20 | 2003-06-24 | International Business Machines Corporation | Single-edge clock adjustment circuits for PLL-compatible, dynamic duty-cycle correction circuits |
KR100486268B1 (ko) * | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
US6967514B2 (en) * | 2002-10-21 | 2005-11-22 | Rambus, Inc. | Method and apparatus for digital duty cycle adjustment |
JP2004185691A (ja) * | 2002-11-29 | 2004-07-02 | Nec Electronics Corp | 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置 |
JP4015937B2 (ja) * | 2002-12-06 | 2007-11-28 | 松下電器産業株式会社 | デューティ比補正回路 |
KR100560660B1 (ko) * | 2003-03-28 | 2006-03-16 | 삼성전자주식회사 | 듀티 사이클 보정을 위한 장치 및 방법 |
US6844766B2 (en) * | 2003-03-28 | 2005-01-18 | Infineon Technologies Ag | VCDL with linear delay characteristics and differential duty-cycle correction |
KR100473813B1 (ko) * | 2003-07-10 | 2005-03-14 | 학교법인 포항공과대학교 | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 |
US6960952B2 (en) * | 2003-09-11 | 2005-11-01 | Rambus, Inc. | Configuring and selecting a duty cycle for an output driver |
US7225092B2 (en) * | 2004-10-21 | 2007-05-29 | International Business Machines Corporation | Method and apparatus for measuring and adjusting the duty cycle of a high speed clock |
US7322001B2 (en) * | 2005-10-04 | 2008-01-22 | International Business Machines Corporation | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
-
2005
- 2005-10-04 US US11/242,677 patent/US7322001B2/en active Active
-
2006
- 2006-09-26 WO PCT/EP2006/066739 patent/WO2007039516A1/en active Application Filing
- 2006-09-26 JP JP2008533972A patent/JP4629778B2/ja active Active
- 2006-09-26 CN CN2006800367368A patent/CN101278481B/zh active Active
- 2006-09-26 EP EP06806822A patent/EP1932235B1/en active Active
- 2006-09-26 KR KR1020087007983A patent/KR101020394B1/ko active IP Right Grant
- 2006-09-26 AT AT06806822T patent/ATE464694T1/de not_active IP Right Cessation
- 2006-09-26 DE DE602006013667T patent/DE602006013667D1/de active Active
-
2007
- 2007-08-31 US US11/848,314 patent/US7360135B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101278481A (zh) | 2008-10-01 |
KR20080056186A (ko) | 2008-06-20 |
CN101278481B (zh) | 2012-06-27 |
ATE464694T1 (de) | 2010-04-15 |
DE602006013667D1 (de) | 2010-05-27 |
JP2009510793A (ja) | 2009-03-12 |
US7360135B2 (en) | 2008-04-15 |
US20070079197A1 (en) | 2007-04-05 |
EP1932235B1 (en) | 2010-04-14 |
US7322001B2 (en) | 2008-01-22 |
WO2007039516A1 (en) | 2007-04-12 |
KR101020394B1 (ko) | 2011-03-09 |
US20070300113A1 (en) | 2007-12-27 |
EP1932235A1 (en) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629778B2 (ja) | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 | |
JP4920512B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム | |
JP5763233B2 (ja) | メモリシステムにおいてワード線パルス幅を適応させること | |
US8248095B2 (en) | Compensating for aging in integrated circuits | |
JP5638110B2 (ja) | 熱制御装置及び方法 | |
JP4939327B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール | |
US20140022008A1 (en) | Compensating for Aging in Integrated Circuits | |
JP2009510793A5 (ja) | ||
US7607055B2 (en) | Semiconductor memory device and method of testing the same | |
JP2007110711A (ja) | 電気ヒューズを用いてpll構成データを格納するための装置及び方法 | |
US8258861B2 (en) | Systems and methods for minimizing power consumption | |
US7948815B2 (en) | Semiconductor memory device and reset control circuit of the same | |
JP2012133887A (ja) | 半導体メモリのコラム選択信号制御装置及び方法 | |
JP5427564B2 (ja) | メモリインターフェース回路、及びメモリデバイスのドライブ能力調整方法 | |
US7868647B2 (en) | Semiconductor device | |
JP2007184080A (ja) | 半導体メモリ装置及びこれを具備するメモリシステム、並びにそのスイング幅制御方法 | |
US20100005350A1 (en) | Test mode control circuit and method for using the same in semiconductor memory device | |
GB2456656A (en) | Controlling timeouts of an error recovery procedure in a digital circuit | |
JP2004179320A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090522 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100914 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101028 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20101028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4629778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |