TWI473293B - 緊密型光電元件封裝件的製造 - Google Patents

緊密型光電元件封裝件的製造 Download PDF

Info

Publication number
TWI473293B
TWI473293B TW98121495A TW98121495A TWI473293B TW I473293 B TWI473293 B TW I473293B TW 98121495 A TW98121495 A TW 98121495A TW 98121495 A TW98121495 A TW 98121495A TW I473293 B TWI473293 B TW I473293B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
metallization
wafer
pad
photovoltaic element
Prior art date
Application number
TW98121495A
Other languages
English (en)
Other versions
TW201017931A (en
Inventor
Jochen Kuhmann
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201017931A publication Critical patent/TW201017931A/zh
Application granted granted Critical
Publication of TWI473293B publication Critical patent/TWI473293B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

緊密型光電元件封裝件的製造
本發明涉及光電元件封裝件(opto-electronic component package)。
發光二極體(LED)越來越多地在電子產品中使用，且在某些情況下，發光二極體正在取代傳統的光源，例如取代現有應用中的電燈泡。舉例來說，現在可以在手電筒、汽車前燈和LCD螢幕的背光單元中見到LED。
陶瓷，例如氧化鋁(Al2 O3 )或氮化鋁(AlN)被用於高亮度LED的封裝。除陶瓷外，還使用塑膠無引線晶圓載體(0“PLCC”)以及其他的引線框架結構。這些類型的封裝件通常覆蓋區大、導熱性差且機械容忍度大，且不適應設計的變化，因而使得特定應用設計很困難。
隨著消費電子產品的特點和能力的增多，越來越需要在更小的空間內安裝更多的電路元件(例如電路元件、積體電路芯片(integrated circuit die)、LED、熱敏電阻、二極體、整流器、溫度感測器和LED驅動器)。通常，印刷電路板(PCB)的尺寸由消費電子產品的大小和產品內可用空間決定。例如，在一些消費電子產品，例如在行動電話或其他的手持產品中，組裝好的PCB(例如，裝在PCB的兩側上的電路元件)的高度限制在約一毫米(mm)，而組裝好的PCB的典型高度是1.5mm(PCB的典型高度是500微米(μm)而電路元件的典型高度是500μm)。因此，必須減少組裝好的PCB的大小，或必須減少其特點和能力以將組裝好的PCB安裝到有限的可用空間內。另外，電路元件的熱性能也是需要考慮的因素。
本案揭露了製造光電元件封裝件的技術，在所述光電元件封裝件中，光電元件安裝到半導體晶圓。例如，封裝件可在晶圓級批量制法中製造。
本案揭露了光電元件封裝件的製造技術，在所述光電元件封裝件中，光電元件安裝到在晶圓的相對側具有第一表面和第二表面的半導體晶圓。所述第一表面包括電連接到所述光電元件的陽極和陰極接觸墊，所述光電元件安裝到所述半導體晶圓具有所述第二表面的一側。
在一方面，本方法包括在所述半導體晶圓的所述第一表面中蝕刻通孔。所述通孔部分地延伸通過所述半導體晶圓。在所述半導體晶圓的所述第一表面和所述通孔中的表面上提供金屬。金屬被結構化以界定用於從所述光電元件轉移走熱量的散熱墊以及界定電連接到所述通孔中的金屬化的所述陽極和陰極接觸墊。
在所述半導體晶圓具有所述第一表面的一側上黏接載體晶圓，且從所述半導體晶圓的第二表面使所述半導體晶圓變薄以暴露所述通孔中的金屬化。金屬提供在所述半導體晶圓的所述第二表面上並被結構化，以界定芯片黏接墊以及界定用於所述光電元件的附加的陽極和陰極墊。所述附加的陽極和陰極墊電連接到所述通孔中的金屬化，且所述光電元件安裝在所述芯片黏接墊上。在光電元件上形成對由所述光電元件發射或接收的光的波長透明的保護覆蓋物。
一些實施例導致較小或較薄的封裝件，其提供更好的熱隔離或熱性能並能保證更大的設計靈活性，這允許對設計容易地作出的改變包括到製造過程中。另外，可對該過程作出各種更改以使得該過程可以與具有積體電子電路結構的LED或其他光電元件封裝件一起使用。
本發明的一個或更多的實施方式的細節在附圖和下面的說明中描述。
根據詳細的說明以及附圖，以及根據申請專利範圍，其他的特點和優點將變得明顯。
第1圖a和第1圖b顯示了具有提高的熱性能的薄LED封裝件100和150的實例100和150。儘管第1圖a和第1圖b是關於LED 108而描述的，但LED 108可以由其他類型的光電元件替換。例如，在某些實施例中，用紅外發射器(例如，垂直共振腔面射型雷射器)、紅外接收器(例如，PIN二極體)或紅外收發器替換LED 108。同樣地，下面所描述的製造過程可用于製造不同於LED的光電元件的封裝件。
LED封裝件100包括基底102、反射器104、饋通金屬化(feed-through metallization)106、反射面107、LED 108、LED芯片黏接墊110a(位於LED 108下方)和引線鍵合墊110b。在顯示的實例中，基底102由矽或其他半導體晶圓形成。LED封裝件100的物理尺寸(例如，高度112、寬度114和深度116)可依賴於LED的尺寸、應用或LED封裝件的預期用途而改變。示例封裝件100的高度112約等於550μm，寬度114約等於3100μm而深度116約等於3100μm。高度112包括反射器104的高度和基底102的高度。例如，反射器104的高度可以是400μm而基底102的高度可以是150μm。物理尺寸可被增大或減小以適應不同大小的光電元件108，或基於LED封裝件100的預期用途。例如，基底102可具有100μm到400μm的高度。
基底102包含具有從基底的表面安裝設備(SMD)側118(即，將安裝到PCB的基底102的一側)延伸的饋通金屬化106的一個或更多的通孔。在每個通孔中的饋通金屬化106從基底的LED側119(即LED 108安裝到的並與SMD側118相對的基底102的一側)突出，並用於形成PCB和LED封裝件100之間的電互連。具有饋通金屬化106的通孔的數量一般是兩個，但依賴於安裝在基底102上的LED 108的數量而可以增加。例如，可在基底102上設置LED 108的陣列。
基底102包括反射面107，該表面可以是金屬的薄層，例如鋁、銀或某種其他的反射性材料的薄層。儘管第1圖a顯示了具有單一的圓形反射面107的LED封裝件100，但基底102可具有多個反射面107且不限於圓形的幾何形狀。例如，第1圖b顯示出矩形的反射面107。反射面107使光輸出效率提高並幫助將光導向LED封裝件。
反射器104可用于增加從LED封裝件100導出的光。例如，反射器104可以是具有抛物線型的壁或垂直壁的塑膠模塑結構。依賴于LED封裝件100的應用，反射器104可具有不同的幾何形狀。例如在某些實施例中，反射器104具有如第1圖a顯示的圓的抛物線型的壁。依賴于LED封裝件100的應用，抛物線型的壁的斜率可以是45度或任何其他的角度。在其他實施例中，反射器104沒有抛物線型的壁。例如，第1圖b顯示出有時稱為腔基板(cavity substrate)的具有垂直壁的反射器104。
反射器104也可用作為光學元件的支撐部(stand-off)。例如，用於光束成形的透鏡可安裝到反射器104的頂部。
儘管LED封裝件100和150都包括反射器104，在某些實施例中，省略了反射器104。例如，第1圖c是其中省略了反射器104的示例性LED封裝件190。代替反射器，LED封裝件190包括透鏡192，透鏡192黏接到基底的LED側119，並覆蓋LED 108。在某些實施例中，透鏡192可用於聚焦從LED封裝件190發射的光或提高LED封裝件190光輸出。
LED 108通過位於LED 108下方的LED芯片黏接墊110a而安裝到基底102。LED芯片黏接墊110a形成在基底的LED側119上並可連接到接地。LED 108也能夠電連接到引線鍵合墊110b，也稱為陽極和陰極墊(anode and cathode pad)。因此，靠近芯片黏接墊110a提供陽極和陰極墊110b。在某些實施例中，芯片黏接墊110a可以起電氣接地電極的作用，而引線鍵合墊110b形成只對LED 108的陰極的接觸。
第2圖是顯示形成LED封裝件100或150的晶圓級過程200的流程圖。流程200一般在矽或其他半導體晶圓上進行，以界定多個用於單獨的、分散的封裝件的基底102。第3圖中顯示了具有界定多個基底102的區域的半導體晶圓175的實例。儘管製造過程可在晶圓級進行，但為了討論和圖示的方便，流程200的各個步驟在以下描述為是關於界定單一的基底102的半導體晶圓175的一部分而進行的。
流程200以厚度例如650μm的矽或其他半導體晶圓開始。第4圖顯示出在發生任何處理之前界定單一的基底102的晶圓175的一部分。在基底102上生長介電光罩，例如二氧化矽(SiO2)或氮化矽(Six Ny )(方塊202)。隨後將通孔122蝕刻到基底的SMD側118(方塊204)。可使用濕蝕刻技術，例如氫氧化鉀(KOH)蝕刻或四甲基氫氧化銨(TMAH)蝕刻來蝕刻通孔122。可選地，可使用乾蝕刻技術來蝕刻通孔122。通孔122可以蝕刻到任何期望的深度，只要它們不穿透基底102的底部(即，通孔122保持為埋入的(buried))。第5圖顯示出蝕刻通孔122後的基底102。隨後基底的SMD側118和通孔122經歷氧化過程。例如，可在基底的SMD側118上、通孔122中以及LED側119上生長SiO2。
基底的SMD側118和通孔122經歷形成饋通金屬化106的金屬化過程(方塊206)。饋通金屬化106例如可通過在通孔122中沉積導電金屬而形成。金屬，例如鉻、鈦、金、銅、鎳、鋁及銀，沉積在基底的SMD側118的預定部分和通孔122上，且可沉積金屬的一層或更多層(即金屬堆疊(metal stack))。例如，在某些實施例中，金屬沉積在基底SMD側118和通孔122中的整個表面上。在其他實施方式中，金屬可有選擇地沉積在通孔122中以及沉積在基底的SMD側118的角落附近的區域。
如第6圖所示，隨後處理(即結構化)基底的SMD側118以產生散熱墊124和電接觸墊126(方塊208)。通過除去沉積在SMD側118上的金屬的預定部分而處理SMD側118。可通過施加光罩並使用已知的蝕刻技術而有選擇地除去金屬以形成散熱墊124和接觸墊126。例如，可使用濕蝕刻技術或乾蝕刻技術。散熱墊124與電接觸墊126電絕緣。散熱墊124允許從LED 108到封裝件100安裝的表面(例如PCB)有效的轉移熱量。接觸墊126充當陽極或陰極接觸墊，其允許LED封裝件100通過饋通金屬化電連接到PCB。第6圖是基底的SMD側118已結構化且散熱墊124和電接觸墊126已形成後的基底的SMD側118的圖示。儘管第6圖顯示了單一的散熱墊124，但基底的SMD側118可包括多個散熱墊124。例如，如果封裝件中包含多個LED或LED的陣列，則基底的SMD側118可包括多個散熱墊124。
除了形成散熱墊124和電接觸墊126，還可處理基底的SMD側118以在饋通金屬化106附近區域中形成焊料堤(solder dam)128。例如，可通過在基底的SMD側118上沉積光罩並有選擇地除去金屬堆疊的部分以暴露一層不可由焊料弄濕的(wetable)金屬堆疊而形成焊料堤128。例如，可除去金屬以暴露鈦層。焊料堤128防止焊料從電接觸墊126流入饋通金屬化106中。
如第7圖所示，載體晶圓130隨後粘到晶圓被提供的SMD側118(方塊210)。例如，載體晶圓130可以是矽晶圓、玻璃晶圓或某種其他材料的晶圓。載體晶圓130可例如用附著鍵合流程(adhesive bonding process)或某種其他類型的非永久性的鍵合流程而結合到基底102。
在黏接載體晶圓130後，處理基底的LED側119以暴露通孔122中的饋通金屬化106(方塊212)。可使用機械磨削技術(mechanical grinding technique)以從基底102的LED側119減小基底102的厚度。基底102由載體晶圓130支援，以便在磨削過程和後續處理步驟中在力學上能夠穩定。在某些實施例中，使基底102變薄直到其厚度約為210μm。隨後，乾蝕刻基底102的LED側119以打開饋通金屬化106。例如，可使用反應離子蝕刻(RIE)流程乾蝕刻基底102。在某些實施例中，RIE流程除去約60μm以打開饋通金屬化106。因為基底102由矽製成，而通孔122被金屬化並由通過在方塊204中進行的氧化過程沉積的介電材料層保護，因此，基底102的材料以比通孔122的介電塗層更快的速度去除。如第7圖所示，這種蝕刻速度的差別導致饋通金屬化106被暴露並稍微突出基底的SMD側118以外。
隨後在基底的SMD側118上沉積介電光罩以提供電絕緣(方塊213)。在某些實施例中，可通過電漿增強化學氣相沉積(PE-CVD)流程沉積介電光罩。隨後通過從饋通金屬化106除去介電塗層而打開饋通金屬化106。通過施加光罩，例如光阻，並蝕刻覆蓋饋通金屬化106的介電塗層而去除介電塗層。可使用濕蝕刻技術或乾蝕刻技術。可以使用其他技術以暴露饋通金屬化。
隨後在基底102的LED側119上沉積金屬(方塊214)以形成與饋通金屬化106及陽極和陰極墊110b以及反射面107的電連接。通過施加光阻光罩並使用濕或乾蝕刻流程可形成陽極和陰極墊110b和反射面107。金屬，例如鈦、鉻、鋁、鎳、銅、銀、金或這些金屬的組合可用于形成LED芯片黏接墊110a、墊110b和反射面107。沉積的金屬的量和厚度隨著沉積的金屬的類型而變化。例如在某些實施例中，鈦用作金屬並被沉積，使得鈦層具有約100nm的厚度。在其他實施例中，金用作金屬並被沉積，使得金層的厚度約為1000nm。可使用薄膜金屬化流程，如濺鍍沉積流程，並對LED芯片黏接墊110a和引線鍵合墊110b使用金整理(gold finish)，來沉積金屬。在其他實施例中，可使用電鍍技術沉積金屬。可通過施加光罩並使用已知的濕或乾蝕刻技術有選擇地除去金屬。在某些實施例中，陽極和陰極墊110b可電連接到饋通金屬化106。第8圖是LED芯片黏接墊110a、墊110b和反射面107形成後，基底的SMD側118的圖示。
反射器104與基底102的LED側對齊並隨後連結到基底102(方塊216)。例如通過使用附著鍵合流程或通過轉移模製或壓縮模製(compression molding)，反射器104可連結到基底102。反射器104設置在基底102上，以使得反射面107、LED芯片黏接墊110a和墊110b在由反射器104界定的腔內。在某些實施例中，代替具有抛物線型的壁的反射器，黏接腔基板。腔基板可由聚合物製成並黏接到基底102(例如使用附著鍵合流程或通過轉移模製或壓縮模製)。
在反射器104黏接到基底102後，從基底的SMD側118除去載體晶圓130(方塊218)。隨後在LED芯片黏接墊110a上安裝LED 108或其他的光電元件(方塊220)。LED 108可使用附著鍵合流程或某種其他安裝工藝，例如金-錫(AuSn)鍵合流程安裝在LED芯片黏接墊110a上。隨後LED 108電連接到陽極和陰極墊100b。在某些實施例中，細導線隨後黏接到LED 108以及陽極和陰極墊110b(即引線鍵合)(方塊222)。例如，細導線可用於將LED 108的陽極及/或陰極連接到墊110b。在其他實施例中，LED 108可通過倒裝鍵合(flip-chip bonding)電連接到陽極和陰極墊110b。
在完成引線鍵合後，在LED 108上沉積保護覆蓋物或保護膜(方塊224)。可使用各種類型的保護覆蓋物，但保護覆蓋物應對LED 108發射的光的波長透明。在由另一個光電元件，例如紅外收發器替換LED 108的實施例中，保護覆蓋物應對光電元件發射及/或接收的光的波長透明。例如在某些實施例中，在LED 108上施加矽膠覆蓋物。保護覆蓋物還可以由具有可以最小化LED 108的內部反射的折射率的材料製成。例如，可選擇折射率在LED的折射率和空氣的折射率之間的材料。在某些實施例中，保護覆蓋物起濾光器的作用或改變從LED 108發射的光的顏色。例如，磷矽膠覆蓋物(phosphor silicone cover)被可施加到藍色LED 108，以改變從LED 108發射的光的顏色。在某些實施例中，省略保護覆蓋物。
在保護覆蓋物沉積在LED 108上後，通過切割流程分離單獨的LED封裝件(方塊226)。第1圖a和第1圖b顯示出在反射器104黏接到基底102且已除去載體晶圓130後的單獨的LED封裝件100和150。
可對前述過程作出各種更改。例如，可更改流程200，使得不包括反射器104或透鏡可直接模製在基底的LED側119，類似於第1圖0中顯示的LED封裝件。另外，可更改流程200，使得在形成單獨的薄LED封裝件後(即在切割流程後除去載體晶圓130)，恰在切割工藝之前，在黏接反射器104、透鏡192或腔基板之前或在安裝LED芯片之前，從基底的SMD側118去除載體晶圓130。
可進一步更改流程200以形成具有由CMOS、MOS或雙極技術製造的積體電子電路結構的薄LED封裝件。第17圖顯示出在基底1002變薄之前，具有積體電子電路結構1004的薄LED封裝件1000的SMD側的實例。LED封裝件1000類似於以上結合流程200和封裝件100和150描述的LED封裝件；然而，LED封裝件1000包括電子電路結構1004，其包括與基底1002集成的電子電路。
電子電路結構1004包含電耦合到LED、LED封裝件1000及/或LED驅動器的一個或更多的電路。電子電路結構1004可通過LED芯片黏接墊或引線鍵合墊耦合到LED。這樣的電路可包括，例如LED驅動電路、AC/DC轉換器、靜電放電保護電路、暫態電壓抑制電路、放大器電路、溫度和光學感測電路，控制和回饋電路。電子電路結構1004通常包括半導體基板上的多層，或埋入半導體基板以容納電路的多層。
晶圓的SMD側1005是電子電路結構1004將安裝到PCB的表面，且包括散熱墊1007、接觸墊1009和饋通金屬化1011。散熱墊1007、接觸墊1009和饋通金屬化1011類似於以上結合流程200以及LED封裝件100和150描述的散熱墊124、接觸墊126和饋通金屬化106。然而，饋通金屬化1011從電子電路結構1004延伸通過基底1002(即到半導體基板的另一側)。
第9圖是顯示形成具有集成的電子電路結構1004的薄LED封裝件1000的晶圓級流程300的流程圖。流程300通常在具有已存在的電子電路層的矽或其他半導體晶圓上進行。為了討論和圖示的方便，流程300的單獨的步驟了描述為關於界定單一的基底1002的晶圓的一部分而進行。流程300包括各種避免損壞電子電路的細節。
流程300以起基底1002作用的矽或其他半導體晶圓開始。如第10圖所示，基底1002包括電子電路結構1004。電子電路結構1004經歷低溫鈍化流程(方塊302)。可使用各種類型的鈍化流程，但該流程不應影響電子電路結構1004中的載體或以其他方式損壞電子電路層。例如可使用PE-CVD流程。作為鈍化流程的結果，電子電路結構1004被薄光罩1008，例如基於氧化物或氮化物的光罩覆蓋。可以應用其他的鈍化流程。光罩隨後被打開以暴露電子電路層的預定部分。可使用濕蝕刻流程或乾蝕刻流程打開光罩。被暴露的電子電路層的預定部分通常對應於不包含電子電路並對應於基底1002的形成用於饋通金屬化的通孔1010的部分的區域。
如第11圖所示，蝕刻晶圓的頂部表面以除去電子電路層的預定部分並暴露基底1002的表面的部分1006(方塊304)。電子電路層1004可例如使用深反應式離子蝕刻(“DRIE”)工藝來蝕刻。在包括埋入半導體基板的電子電路層1004的實施例中，可使用濕蝕刻流程蝕刻電子電路層1004。被除去的電子電路層的預定部分通常對應於不包含電路元件並對應於基底1002的將形成用於饋通金屬化的通孔1010的部分的區域。在蝕刻完成後，光罩被除去(即被剝離)。第11圖顯示出除去電子電路層的預定部分和光罩後的電子電路結構1004。
電子電路結構1004和基底1002的暴露的部分1006經歷低溫鈍化流程(方塊306)。類似於以上結合方塊302描述的鈍化流程，鈍化流程不應影響電子電路結構1004中的電子電路載體或以其他方式損壞電子電路層。例如可使用PE-CVD流程。作為鈍化流程的結果，電子電路結構1004和基底1002的暴露的部分1006被薄光罩1008，例如基於氧化物或氮化物的光罩覆蓋。第12圖是由掩膜1008覆蓋的電子電路結構1004和基底1002的暴露的部分1006的圖示。
隨後使用例如乾蝕刻流程，比如RIE流程打開覆蓋基底1002的表面的掩膜1008的部分(方塊308)。然後蝕刻基底1002的暴露的部分1006以形成通孔1010(方塊310)。可使用各種類型的蝕刻流程，但蝕刻流程不應損壞電子電路結構1004或電子電路層中包含的電路。例如，四甲基氫氧化銨(TMAH)蝕刻流程可用于形成通孔1010。第13圖是形成通孔1010後的基底1002的圖示。剝離光罩並隨後使用PE-CVD鈍化流程鈍化電子電路結構1004和通孔1010。鈍化過程沉積基於氧化物或氮化物的光罩並提供電絕緣。
除了形成通孔1010，基底1002的暴露的部分1006被金屬化而以類似於流程200的方塊206的方式形成饋通金屬化1011(方塊312)。基底1002的暴露的部分1006也使用PE-CVD鈍化流程鈍化，且類似於流程200的方塊208，電子電路結構的SMD側1005經歷金屬化流程以形成散熱墊1007和電接觸墊1009(方塊314)。除了形成散熱墊1007和電接觸墊1009，還形成結合電子電路結構1004使用的互連線和其他的電連接。在電子電路結構1004的SMD側1005上形成散熱墊1007和電接觸墊1009。
如第14圖所示，載體晶圓1012隨後粘到晶圓被處理的SMD側1005(方塊316)。載體晶圓1012可以是矽晶圓、玻璃晶圓、玻璃晶圓或某種其他材料的晶圓，並可用附著鍵合流程或某種其他類型的非永久性的鍵合流程而粘到基底1002。
在黏接載體晶圓1012後，處理基底的LED側1013以暴露通孔1010中的饋通金屬化1011(方塊318)。可使用機械磨削技術以從基底1002的LED側1013減小基底1002的厚度。基底1002由載體晶圓1012支持，以便在磨削過程中在力學上能夠穩定。在某些實施例中，使基底1002變薄直到其厚度約為210μm。隨後乾蝕刻基底1002的LED側1013以暴露饋通金屬化106。第15圖顯示出具有暴露的饋通金屬化1011的基底1002。
隨後通過在LED側1013上沉積介電層來鈍化LEI)側1013(方塊319)。例如，PE-CVD流程可用於在LED側1013上沉積介電層。光光罩被施加到LED側1013，且通過蝕刻介電層有選擇地除去介電層的部分以打開饋通金屬化106。可使用濕或乾蝕刻流程有選擇地除去介電層。沉積在通孔1010中以形成饋通金屬化1011的金屬可用作蝕刻終止層(etch stop)(即蝕刻LED側1013上的介電層直到饋通金屬化1011被暴露)。例如在某些實施例中，鋁作為第一金屬層沉積在通孔1010中以形成饋通金屬化1011，且鋁起蝕刻終止層的作用，因為基底1002的材料以比饋通金屬化1011中的鋁快的速度被除去。
基底的LED側1013經歷金屬化流程以形成LED芯片黏接墊1014a、用於陽極及/或陰極的墊1014b，以及反射器(未顯示)(方塊320)。金屬化流程類似於流程200的方塊214。圖16是在基底的LED側1013上形成LED芯片黏接墊1014a和墊1014b後薄LED封裝件1000的圖示。
如以上結合流程200的方塊216和218描述的，反射器對齊並黏接到基底1002，且除去載體晶圓1012(方塊322)。LED 108隨後黏接到LED芯片黏接墊1014a(方塊324)。LED 108可使用附著鍵合流程或某種其他的安裝流程安裝在LED芯片黏接墊110a上。隨後LED 108電連接到陽極和陰極墊110b。在某些實施例中，細導線隨後黏接到LED 108，將LED連接到陽極和陰極墊110b(方塊326)。例如，細導線可用於將LED 108的陽極及/或陰極連接到引線鍵合墊110b。在其他實施例中，LED 108可通過倒裝鍵合電連接到陽極和陰極墊110b。
如以上結合流程200的方塊224描述的，在LED上沉積保護覆蓋物或保護膜(方塊328)。在保護覆蓋物沉積在LED上後，通過切割流程分離單獨的LED封裝件(方塊330)。如上所述，載體基板可在流程300中的不同時間除去。
以上描述的過程可提供優點。例如，流程200和300允許通孔更靠近于LED芯片黏接墊設置，這可導致具有比陶瓷、PLCC或引線架封裝件更小的覆蓋區的較薄的封裝件。薄封裝件還可保證LED佈置在陣列結構或有多個LED的應用中的更好的熱隔離和熱性能。由於較小的覆蓋區、較小的高度以及LED間較小的間距，薄封裝件還可提供增強的光學性能。另外，這些流程導致更大的製造靈活性，允許在製造過程中容易地包括特定應用設計和設計改變。
其他的實施例也在申請專利範圍的範圍內。
100．．．LED封裝件
102．．．基底
104．．．反射器
106．．．饋通金屬化
107．．．反射面
108．．．LED
110a．．．LED芯片黏接墊
110b．．．引線鍵合墊
112．．．高度
114．．．寬度
116．．．深度
118．．．SMD側
119．．．LED側
122．．．通孔
124．．．散熱墊
126．．．電接觸墊
128．．．焊料堤
130．．．載體晶片
150．．．LED封裝件
175．．．載體晶片
192．．．透鏡
1000．．．封裝件
1002．．．基底
1004．．．電子電路結構
1005．．．SMD側
1006．．．暴露的部分
1007．．．散熱墊
1008．．．光罩
1009．．．接觸墊
1010．．．通孔
1011．．．饋通金屬化
1012．．．載體晶片
1013．．．LED側
1014a．．．LED芯片黏接墊
1014b．．．用於陽極及/或陰極的墊
第1圖a是LED封裝件的實例。
第1圖b是LED封裝件的第二實例。
第1圖c是LED封裝件的第三實例。
第2圖顯示形成薄LED封裝件的過程的實例的流程圖。
第3圖是半導體晶圓的圖示。
第4圖是基底的圖示。
第5圖是具有通孔(via)的基底的圖示。
第6圖是金屬化過程後基底的SMD側的圖示。
第7圖是黏接(attach)載體晶圓後，基底的LED側的圖示。
第8圖是金屬化過程後基底的LED側的圖示。
第9圖顯示形成具有積體電子電路結構的薄LED封裝件的過程的實例的流程圖。
第10圖是粘到基底的電子電路結構的圖示。
第11圖是除去電子電路結構的預定部分後電子電路結構的圖示。
第12圖是經歷鈍化流程後電子電路結構的圖示。
第13圖是通過蝕刻流程形成通孔後基底的圖示。
第14圖是粘到電子電路結構的載體晶圓的圖示。
第15圖是具有暴露的饋通金屬化(feed-through metallization)的基底的圖示。
第16圖是形成散熱墊(thermal pad)和引線鍵合墊(wirebonding pad)後，具有積體電子電路結構的薄LED封裝件的圖示。
第17圖是具有積體電子電路結構的薄LED封裝件的SMD側的圖示。

Claims (34)

  1. 一種製造一光電元件封裝件的晶圓級方法，在該光電元件封裝件中，該光電元件安裝到一半導體晶圓，在該晶圓的相對側具有第一表面和第二表面，其中該第一表面包括電連接到該光電元件的陽極和陰極接觸墊，該光電元件安裝到該半導體晶圓具有該第二表面的一側，該方法包括：在該半導體晶圓的該第一表面中蝕刻通孔，該通孔部分地延伸通過該半導體晶圓；提供金屬化在該半導體晶圓的該第一表面和該通孔中的表面上，並結構化該金屬化，以界定用於從該光電元件轉移走熱量的一散熱墊以及界定電連接到該通孔中的該金屬化的該陽極和該陰極接觸墊；黏接一載體晶圓在具有該第一表面的該半導體晶圓的一側上；從該半導體晶圓的第二表面使該半導體晶圓變薄，以暴露該通孔中的該金屬化；提供金屬化在該半導體晶圓的該第二表面上，並結構化該金屬化以界定一芯片黏接墊以及界定用於該光電元件的附加的陽極和陰極墊，其中該附加的陽極和陰極墊電連接到該通孔中的金屬化；安裝該光電元件在該芯片黏接墊上；以及形成一保護覆蓋物在該光電元件上，其中該保護覆蓋物對由該光電元件發射或接收的光的波長為透明。
  2. 如申請專利範圍第1項的方法，進一步包括：在使該半導體晶圓變薄之後鈍化該第二表面，以形成一鈍化部分；以及在該半導體晶圓的該第二表面上提供金屬化之前，打開圍繞該金屬化的區域中的該鈍化部分。
  3. 如前述申請專利範圍第1項的方法，進一步包括將一光學反射器黏接到具有該第二表面的該半導體晶圓的一側，其中該反射器被設置來將光從該光電元件導出該封裝件。
  4. 如前述申請專利範圍第1項的方法，進一步包括形成一引線鍵合連接從該光電元件到該附加的陽極或陰極墊中至少一個。
  5. 如前述申請專利範圍第1項的方法，進一步包括切割該晶圓以形成單獨的封裝件，每個該封裝件都容納光電元件。
  6. 如前述申請專利範圍第1項的方法，進一步包括在使該半導體晶圓變薄的步驟之前，將該載體晶圓粘到該半導體晶圓。
  7. 如申請專利範圍第6項的方法，其中使該半導體晶圓變薄的步驟包括：機械磨削該半導體晶圓的該第二表面；以及蝕刻該半導體晶圓。
  8. 如申請專利範圍第7項的方法，其中蝕刻該半導體晶圓的步驟包括反應離子蝕刻。
  9. 如申請專利範圍第1項的方法，進一步包括在該變薄步驟後除去該載體晶圓。
  10. 如前述申請專利範圍第1項的方法，其中金屬化該半導體晶圓的該第二表面包括提供金屬化，該金屬化被設置來提高自該光電元件從該封裝件中出來的光學反射的光。
  11. 如前述申請專利範圍第1項的方法，進一步包括提供金屬在具有該第一表面的該半導體晶圓的一側上以形成一焊料堤。
  12. 如前述申請專利範圍第1項的方法，其中金屬化該半導體晶圓的該第二表面包括提供金屬化，該金屬化被設置來提高自該光電元件從該封裝件中出來的光學反射的光。
  13. 如申請專利範圍第1項的方法，包括將一模製的透鏡黏接到具有該第二表面的該半導體晶圓的一側，其中該模製的透鏡被設置來提高該光電元件的光輸出。
  14. 一種製造光電元件封裝件的晶圓級方法，在該光電元件封裝件中，該光電元件安裝到一半導體晶圓，在該晶圓的相對側具有第一表面和第二表面，其中該第一表面包括電連接到該光電元件的電子電路，該光電元件安裝到該半導體晶圓具有該第二表面的一側，該方法包括：有選擇地除去在該第一表面上的一部分的電子電路層以界定部分地延伸通過該半導體晶圓的通孔的區域，並從該半導體晶圓的該第一表面蝕刻該通孔； 提供金屬化在該半導體晶圓的該第一表面和該通孔中的表面上，並結構化該第一表面上的該金屬化以界定用於從該光電元件轉移走熱量的一散熱墊以及界定用於該光電元件的陽極和陰極接觸墊，其中該接觸墊電連接到該通孔中的金屬化；將一載體晶圓黏接到該半導體晶圓的該第一表面；從該半導體晶圓的第二表面使該半導體晶圓變薄以暴露該通孔中的該金屬化；在該半導體晶圓的該第二表面上提供金屬化並結構化該金屬化，以界定一芯片黏接墊以及界定用於該光電元件的附加的陽極和陰極墊，其中該附加的陽極和陰極墊電連接到該通孔中的金屬化；安裝該光電元件在該芯片黏接墊上；以及形成一保護覆蓋物在該光電元件上，其中該保護覆蓋物對由該光電元件發射或接收的光的波長為透明。
  15. 如申請專利範圍第14項的方法，其中有選擇地除去在該第一表面上的該電子電路層的部分以界定通孔的區域的步驟包括使用一反應離子蝕刻技術。
  16. 如申請專利範圍第14至15項中任一項的方法，進一步包括：在除去在該第一表面上的該電子電路層的部分以界定部分地延伸通過該半導體晶圓的通孔的區域的步驟之後，且在從該半導體晶圓的該第一表面蝕刻該通孔的步驟之前： 使用低溫鈍化流程形成一鈍化層在該電子電路層和在下面的半導體材料的暴露的部分上；以及除去在該通孔將要被蝕刻的區域中該鈍化層的部分。
  17. 如申請專利範圍第16項的方法，其中該鈍化層使用電漿增強化學氣相沉積形成。
  18. 如申請專利範圍第16項的方法，進一步包括，在蝕刻該通孔後：剝離該鈍化層；使用低溫鈍化流程在該電子電路層上形成另一鈍化層；以及接著在該半導體晶圓的該第一表面和該通孔中的表面上提供該金屬化，並結構化該第一表面上的該金屬化。
  19. 如申請專利範圍第14項的方法，包括使用TMAH來蝕刻該通孔。
  20. 如申請專利範圍第14項的方法，進一步包括將一光學反射器黏接到具有該第二表面的該半導體晶圓的一側，其中該反射器被設置來將光從該光電元件導出該封裝件。
  21. 如申請專利範圍第14項的方法，進一步包括將一模製的透鏡黏接到具有該第二表面的該半導體晶圓的一側，其中該模製的透鏡被設置來提高該光電元件的光輸出。
  22. 如申請專利範圍第14項的方法，進一步包括形 成一引線鍵合連接從該光電元件到該附加的陽極或陰極墊中的至少一個。
  23. 如申請專利範圍第14項的方法，進一步包括切割該晶圓以形成單獨的封裝件，每個該封裝件都容納光電元件。
  24. 如申請專利範圍第14項的方法，進一步包括在使該半導體晶圓變薄的步驟之前，將該載體晶圓鍵合到該半導體晶圓。
  25. 如申請專利範圍第24項的方法，其中使該半導體晶圓變薄的步驟包括：機械磨削該半導體晶圓的該第二表面；以及蝕刻該半導體晶圓。
  26. 如申請專利範圍第25項的方法，其中蝕刻該半導體晶圓的步驟包括反應離子蝕刻。
  27. 如申請專利範圍第24項的方法，進一步包括在變薄步驟後除去該載體晶圓。
  28. 如申請專利範圍第14項的方法，進一步包括提供金屬在具有該第一表面的該半導體晶圓的一側上以形成一焊料堤。
  29. 如申請專利範圍第14項的方法，進一步包括：在使該半導體晶圓變薄之後鈍化該第二表面；以及在該半導體晶圓的該第二表面上提供金屬化之前，打開圍繞該金屬化的區域中的該鈍化部分。
  30. 一種光電元件封裝件，包括： 一半導體晶圓，其在該晶圓的相對側上包括第一表面和第二表面，其中該半導體晶圓的高度是100μm到400μm；通孔，其從該第一表面通過該晶圓延伸到該第二表面，在該通孔的內表面上具有金屬化；一散熱墊，其在該第一表面上，從該光電元件轉移走熱量；陽極和陰極接觸墊，該陽極和陰極接觸墊在該晶圓的該第一表面上並電連接到該通孔中的該金屬化，其中該陽極和陰極接觸墊電性隔離於該散熱墊；一芯片黏接墊，其在該第二表面上，且該光電元件安裝在該芯片黏接墊上；一光電元件，其安裝到該芯片黏接墊；陽極和陰極墊，該陽極和陰極墊在該晶圓的該第二表面上並電連接到該光電元件與該通孔中的該金屬化；以及一光學元件，其安裝到該晶圓的該第二表面並被設置來將光從該光電元件導出該封裝件。
  31. 如申請專利範圍第30項的光電元件封裝件，進一步包括電子電路，該電子電路在該晶圓的該第一表面上並電連接到該光電元件。
  32. 如申請專利範圍第30至31項中任一項的光電元件封裝件，其中該光學元件是一光學反射器或一模製的透鏡中的至少其中之一。
  33. 如申請專利範圍第30項的光電元件封裝件，進一步包括在該光電元件上的一保護覆蓋物，其中該保護覆蓋物對由該光電元件發射或接收的光的波長為透明。
  34. 如申請專利範圍第30項的光電元件封裝件，其中該半導體晶圓通過機械磨削該半導體晶圓的表面並蝕刻該半導體晶圓而變薄。
TW98121495A 2008-06-27 2009-06-26 緊密型光電元件封裝件的製造 TWI473293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7626308P 2008-06-27 2008-06-27
US12/236,182 US7851818B2 (en) 2008-06-27 2008-09-23 Fabrication of compact opto-electronic component packages

Publications (2)

Publication Number Publication Date
TW201017931A TW201017931A (en) 2010-05-01
TWI473293B true TWI473293B (zh) 2015-02-11

Family

ID=41213331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98121495A TWI473293B (zh) 2008-06-27 2009-06-26 緊密型光電元件封裝件的製造

Country Status (6)

Country Link
US (2) US7851818B2 (zh)
JP (1) JP2011525715A (zh)
CN (1) CN102388469B (zh)
DE (1) DE112009001543B4 (zh)
TW (1) TWI473293B (zh)
WO (1) WO2009156354A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
CN103915381B (zh) * 2010-03-18 2017-12-19 亿光电子工业股份有限公司 具有荧光粉层的发光二极管晶片的制作方法
US8340941B2 (en) * 2010-06-04 2012-12-25 Tyco Electronics Corporation Temperature measurement system for a light emitting diode (LED) assembly
US20120098006A1 (en) * 2010-10-22 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode package with photoresist reflector and method of manufacturing
US8486724B2 (en) 2010-10-22 2013-07-16 Tsmc Solid State Lighting Ltd. Wafer level reflector for LED packaging
EP2656700B8 (en) 2010-12-22 2022-03-02 Linxens Holding Circuit for a light emitting component and method of manufacturing the same
US8564012B2 (en) 2012-02-10 2013-10-22 Intersil Americas LLC Optoelectronic apparatuses and methods for manufacturing optoelectronic apparatuses
US8796052B2 (en) 2012-02-24 2014-08-05 Intersil Americas LLC Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same
US9142693B2 (en) * 2012-04-12 2015-09-22 Sae Magnetics (H.K.) Ltd. Optoelectronic package and method for making same
FR3003403B1 (fr) 2013-03-14 2016-11-04 Commissariat Energie Atomique Procede de formation de diodes electroluminescentes
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
TWI636602B (zh) * 2017-03-21 2018-09-21 機光科技股份有限公司 有機光電元件結構與製程方法
TWI813314B (zh) * 2017-06-30 2023-08-21 日商日亞化學工業股份有限公司 發光裝置
KR102333727B1 (ko) * 2018-09-21 2021-12-01 닝보 세미컨덕터 인터내셔널 코포레이션 (상하이 브랜치) 이미지 센서 모듈 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US20030071272A1 (en) * 2001-06-29 2003-04-17 Tom Faska Topside active optical device apparatus and method
US20040089948A1 (en) * 2002-11-07 2004-05-13 Yu-Ting Cheng Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
JP3405402B2 (ja) * 1999-06-23 2003-05-12 日本電気株式会社 並列伝送型光モジュールおよびその製造方法
KR100518616B1 (ko) 2001-01-18 2005-10-04 노키아 코포레이션 필터디바이스 및 필터디바이스를 제조하는 방법
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US20050269688A1 (en) 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
JP4239902B2 (ja) * 2004-06-07 2009-03-18 セイコーエプソン株式会社 インクジェットヘッド及びインクジェットプリンタ
JP2006003818A (ja) * 2004-06-21 2006-01-05 Mitsubishi Electric Corp 半導体集積回路チップ及びその製造方法
WO2006003563A2 (en) * 2004-06-29 2006-01-12 Koninklijke Philips Electronics N.V. Light emitting diode module
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP4828248B2 (ja) * 2006-02-16 2011-11-30 新光電気工業株式会社 発光装置及びその製造方法
EP1848042A1 (en) 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
US20100044853A1 (en) 2007-01-17 2010-02-25 Nxp, B.V. System-in-package with through substrate via holes
JP2008254670A (ja) 2007-04-06 2008-10-23 Yokohama Rubber Co Ltd:The 空気入りタイヤ
US20090181500A1 (en) * 2008-01-15 2009-07-16 Jochen Kuhmann Fabrication of Compact Semiconductor Packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071272A1 (en) * 2001-06-29 2003-04-17 Tom Faska Topside active optical device apparatus and method
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US20040089948A1 (en) * 2002-11-07 2004-05-13 Yu-Ting Cheng Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer

Also Published As

Publication number Publication date
DE112009001543T5 (de) 2011-05-12
CN102388469B (zh) 2015-06-03
WO2009156354A1 (en) 2009-12-30
DE112009001543B4 (de) 2021-02-11
US20110045618A1 (en) 2011-02-24
CN102388469A (zh) 2012-03-21
US8852969B2 (en) 2014-10-07
US7851818B2 (en) 2010-12-14
US20090321760A1 (en) 2009-12-31
JP2011525715A (ja) 2011-09-22
TW201017931A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI473293B (zh) 緊密型光電元件封裝件的製造
US8188488B2 (en) Power surface mount light emitting die package
US8608349B2 (en) Power surface mount light emitting die package
EP1537603B1 (en) Power surface mount light emitting die package
EP2075856B1 (en) Power Light Emitting Die Package With Reflecting Lens And The Method Of Making The Same
US20120037935A1 (en) Substrate Structure of LED (light emitting diode) Packaging and Method of the same
KR101295606B1 (ko) 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자
JP5340417B2 (ja) サブマウント及びサブマウントの形成方法
US20090194777A1 (en) Optoelectronic device submount
US9548434B2 (en) Wafer level packaging of electronic device
EP2628194B1 (en) Method of manufacturing a light emitting device
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees